CN107359116A - 一种埋层外延超结二极管及其制作方法 - Google Patents
一种埋层外延超结二极管及其制作方法 Download PDFInfo
- Publication number
- CN107359116A CN107359116A CN201710564651.7A CN201710564651A CN107359116A CN 107359116 A CN107359116 A CN 107359116A CN 201710564651 A CN201710564651 A CN 201710564651A CN 107359116 A CN107359116 A CN 107359116A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- epitaxy layer
- buried
- type epitaxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 35
- 238000000407 epitaxy Methods 0.000 claims abstract description 119
- 238000002347 injection Methods 0.000 claims abstract description 59
- 239000007924 injection Substances 0.000 claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Abstract
本发明提供了一种埋层外延超结二极管及其制作方法。所述埋层外延超结二极管的制作方法包括：在第一N型外延层形成P型埋层；在所述第一N型外延层表面制作第二N型外延层并形成沟槽；在所述第二N型外延层的沟槽进行P型注入并在所述第二N型外延层形成P型注入区；在所述第二N型外延层表面形成P型外延层，所述P型外延层与所述第二N型外延层的P型注入区相接触；通过退火激活所述第一N型外延层的P型埋层和所述第二N型外延层的P型注入区的注入离子，并且在退火之后所述P型注入区延伸到与P型埋层相接触。本发明提供的埋层外延超结二极管的制作方法工艺简单，可以有效降低器件的制造成本，并提高器件的性能。
Description
【技术领域】
本发明涉及半导体芯片制造工艺技术领域,具体为功率器件制造工艺流程领域；特别地，涉及一种埋层外延超结二极管以及所述埋层外延超结二极管的制作方法。
【背景技术】
功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管朝向着两个重要方向拓展：
(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；
(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。
为了满足低功耗、高频、高温、小型化等应用要求对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。肖特基二极管属于多子器件或单极型器件，具有低导通压降和高正向导通电流的优势，自身耐压较低与漏电流比较高。
超结的本质是利用在漂移区中插入的P区所产生的电场对N区进行电荷补偿，达到提高击穿电压并降低导通电阻的目的。超结是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽，形成理想的平顶电场分布和均匀的电势分布，从而达到提高击穿电压并降低导通电阻的目的。要达到理想的效果，其前提条件就是电荷平衡。因此，超结技术从诞生开始，其制造工艺就是围绕如何制造电荷平衡的P区和N区进行的。
目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽技术。然而，采用现有制作工艺得到的超结二极管的耐压和漏电流均难以达到要求，且器件制作成本相对较高。
有鉴于此，有必要提供一种埋层外延超结二极管及其制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种埋层外延超结二极管及其制作方法。
本发明提供的埋层外延超结二极管的制作方法，包括：在第一N型外延层形成P型埋层；在所述第一N型外延层表面制作第二N型外延层并形成沟槽；在所述第二N型外延层的沟槽进行P型注入并在所述第二N型外延层形成P型注入区；在所述第二N型外延层表面形成P型外延层，所述P型外延层与所述第二N型外延层的P型注入区相接触；通过退火激活所述第一N型外延层的P型埋层和所述第二N型外延层的P型注入区的注入离子，并且在退火之后所述P型注入区延伸到与P型埋层相接触。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，所述沟槽的P型注入包括垂直注入和倾斜注入，且所述P型注入区形成在沟槽底部和沟槽侧壁。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，还包括：在所述P型注入区形成之后，在所述第二N型外延层的沟槽填充多晶硅；其中所述多晶硅填满所述沟槽，并覆盖所述第二N型外延层的水平表面。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，还包括：通过干法刻蚀工艺去除所述第二N型外延层水平表面的多晶硅，且保留所述沟槽内部的多晶硅。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，所述在第一N型外延层形成P型埋层的步骤包括：提供一个硅衬底，并在所述硅衬底表面形成第一N型外延层；以所述第一N型外延层表面的光刻胶作为掩膜制作出注入窗口；通过所述注入窗口对所述第一N型外延层进行P型离子注入，从而在所述第一N型外延层形成所述P型埋层。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，在所述第一N型外延层表面制作第二N型外延层并形成沟槽的步骤包括：在所述P型埋层形成之后，去除所述第一N型外延层表面的光刻胶；在所述第一N型外延层表面形成第二N型外延层，所述第二N型外延层覆盖所述P型埋层；以所述第二N型外延层表面的光刻胶作为掩膜制作出刻蚀窗口；利用所述刻蚀窗口，通过干法刻蚀工艺在所述第二N型外延层刻蚀出所述沟槽。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，所述第二N型外延层的沟槽的位置与所述第一N型外延层的P型埋层的位置相对应。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，所述P型注入区在所述第二N型外延层的横截面呈U型分布，并且其恰好位于所述第一N型外延层的P型埋层的上方。
作为在本发明提供的埋层外延超结二极管的制作方法的一种改进，在一种优选实施例中，还包括：
在所述P型外延层的表面和所述N型衬底的底面分别形成正面金属和背面金属；其中，所述正面金属和所述背面金属作为所述埋层外延超结二极管的金属电极。
本发明提供的埋层外延超结二极管，包括N型衬底、第一N型外延层、第二N型外延层和P型外延层；其中，所述第一N型外延层形成在所述N型衬底的表面，且其具有P型埋层；所述第二N型外延层形成在所述第一N型外延层的表面，且其具有P型注入区；所述P型注入区与所述P型埋层相接触；所述P型外延层形成在所述第二N型外延层的表面，同时与所述P型注入区相接触。
相较于现有技术，本发明提供的埋层外延超结二极管及其制作方法采用埋层超结结构，使用N型外延片，通过刻蚀沟槽，离子注入形成P型埋层。在正向工作时，电流通过N型外延流向衬底；反向工作时，超结结构的P型埋层耗尽层展开，提高了耐压，减小了漏电。并且，所述埋层外延超结二极管的制作方法工艺简单，可以有效降低器件的制造成本，并提高器件的性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的埋层外延超结二极管一种实施例的剖面结构示意图；
图2为本发明提供的埋层外延超结二极管的制作方法一种实施例的流程示意图；
图3为图2所示的埋层外延超结二极管的制作方法中在第一N型外延层形成P型埋层的剖面示意图；
图4为在图3所示的第一N型外延层表面制作第二N型外延层并形成沟槽的剖面示意图；
图5为在图4所示的第二N型外延层的沟槽形成P型注入区的剖面示意图；
图6为在图5所示的具有P型注入区的沟槽进行多晶硅填充的剖面示意图；
图7为对图6所示的第二N型外延层水平表面的多晶硅进行刻蚀的剖面示意图；
图8为在图7所示的第二N型外延层表面形成P型外延层的剖面结构示意图；
图9为在图8所示的P型外延层形成之后进行退火来激活所述P型埋层和所述P型注入区的剖面示意图；
图10为在图9所示的P型外延层和N型衬底的表面分别形成正面金属和背面金属的剖面示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术的超结二极管存在的问题，本发明提供一种埋层外延超结二极管，其采用埋层超结结构，使用N型外延片，通过刻蚀沟槽，离子注入形成P型埋层。在正向工作时，电流通过N型外延流向衬底；反向工作时，超结结构的P型埋层耗尽层展开，提高了耐压，减小了漏电。并且，所述埋层外延超结二极管的制作方法工艺简单，可以有效降低器件的制造成本，并提高器件的性能。
请参阅图1，其为本发明提供的埋层外延超结二极管一种实施例的剖面结构示意图。所述埋层外延超结二极管包括N型衬底、第一N型外延层、第二N型外延层和P型外延层。其中，所述第一N型外延层形成在所述N型衬底的表面，且其具有P型埋层。所述第二N型外延层形成在所述第一N型外延层的表面，且其具有P型注入区；所述P型注入区通过在所述第二N型外延层制作的沟槽进行P型离子注入来形成在所述P型埋层上方，并在退火之后与所述P型埋层相接触；并且，所述第二N型外延层的沟槽内部填充有多晶硅。所述P型外延层形成在所述第二N型外延层的表面，并且覆盖所述多晶硅，同时与所述P型注入区相接触。
另外，在具体实施例中，所述P型外延层的表面和所述N型衬底的底面还分别形成有正面金属和背面金属，所述正面金属和所述背面金属可以作为所述埋层外延超结二极管的金属电极。
请参阅图2，其为本发明提供的埋层外延超结二极管的制作方法一种实施例的流程图。具体地，所述埋层外延超结二极管的制作方法主要包括以下步骤：
步骤S1，在第一N型外延层形成P型埋层；
请参阅图3，在步骤S1中，首先提供一个硅衬底，并在所述硅衬底表面形成第一N型外延层；接着，在所述第一N型外延层表面涂覆光刻胶，并利用所述光刻胶作为掩膜，制作出注入窗口，如图3所示。在所述注入窗口形成之后，通过所述注入窗口对所述第一N型外延层进行P型离子注入，从而形成P型埋层。
步骤S2，在所述第一N型外延层表面制作第二N型外延层并形成沟槽。
请参阅图4，在步骤S2中，在所述P型埋层形成之后，首先去除所述第一N型外延层表面的光刻胶；接着，在所述第一N型外延层表面进行N型外延生长，形成第二N型外延层，其中，所述第二N型外延层覆盖所述P型埋层。在所述第二N型外延层形成之后，进一步在所述第二N型外延层表面涂覆光刻胶，并利用所述光刻胶作为掩膜，制作出刻蚀窗口，所述刻蚀窗口的位置和开口尺寸与所述P型埋层相对应。最后，利用所述刻蚀窗口，通过干法刻蚀工艺在所述第二N型外延层刻蚀出沟槽。所述沟槽的宽度与所述刻蚀窗口的开口尺寸相一致，且所述沟槽的深度可以根据所述第二N型外延层的厚度以及实际工艺情况而定，但需要保证所述沟槽不会穿透所述第二N型外延层并到达所述P型埋层。
步骤S3，在所述第二N型外延层的沟槽进行P型注入并在所述第二N型外延层形成P型注入区。
请参阅图5，在所述第二N型外延层的沟槽形成之后，在所述沟槽进行P型离子注入，包括垂直注入以及倾斜注入；在所述P型离子注入完成之后，在所述第二N型外延层的沟槽底部和沟槽侧壁分别形成P型注入区，如图5所示，所述P型注入区在所述第二N型外延层的横截面呈U型分布，并且其恰好位于所述第一N型外延层的P型埋层的上方。
步骤S4，在具有所述P型注入区的沟槽进行多晶硅填充。
请参阅图6，在步骤S4中，在所述P型注入区形成之后，先将所述第二N型外延层表面的光刻胶去除，在此之后，在所述第二N型外延层的沟槽进行多晶硅填充。所述多晶硅填充之后，所述沟槽的内部空间被所述多晶硅填满，并且所述沟槽注入的第一P型注入区位于所述多晶硅的外围。另一方面，所述第二N型外延层的水平表面也被所述多晶硅覆盖。
步骤S5，去除所述第二N型外延层表面的多晶硅。
具体地，请参阅图7，在步骤S5中，通过干法刻蚀工艺去除掉所述第二N型外延层水平表面的多晶硅，而所述沟槽内部填充的多晶硅被保留，所述沟槽内部的多晶硅可以保证所述第二N型外延层的表面的平整性。
步骤S6，在所述第二N型外延层表面形成P型外延层。
请参阅图8，在所述第二N型外延层表面的多晶硅去除之后，可以通过外延生长工艺在所述第二N型外延层表面生长出P型外延层。所述P型外延层覆盖所述第二N型外延层的沟槽内部填充的多晶硅，并且与所述沟槽注入的P型注入区相接触。
步骤S7，通过退火激活所述P型埋层和所述P型注入区注入的离子；
具体地，请参阅图9，在所述P型外延层形成之后，可以通过退火工艺来激活在所述第一N型外延层的P型埋层以及在所述第二N型外延层的P型注入区注入的P型离子。并且，在退火之后，所述P型注入区和所述P型埋层在空间分布上均对外延伸，更具体地，所述第二N型外延层的P型注入区延伸到与所述第一N型外延层的P型埋层相接触，如图9所示。
步骤S8，在所述P型外延层的表面和所述N型衬底的底面分别形成正面金属和背面金属；其中所述正面金属和所述背面金属可以作为所述埋层外延超结二极管的金属电极，如图10所示。
本发明提供的埋层外延超结二极管及其制作方法采用埋层超结结构，使用N型外延片，通过刻蚀沟槽，离子注入形成P型埋层。在正向工作时，电流通过N型外延流向衬底；反向工作时，超结结构的P型埋层耗尽层展开，提高了耐压，减小了漏电。并且，所述埋层外延超结二极管的制作方法工艺简单，可以有效降低器件的制造成本，并提高器件的性能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种埋层外延超结二极管的制作方法，其特征在于，包括：
在第一N型外延层形成P型埋层；
在所述第一N型外延层表面制作第二N型外延层并形成沟槽；
在所述第二N型外延层的沟槽进行P型注入并在所述第二N型外延层形成P型注入区；
在所述第二N型外延层表面形成P型外延层，所述P型外延层与所述第二N型外延层的P型注入区相接触；
通过退火激活所述第一N型外延层的P型埋层和所述第二N型外延层的P型注入区的注入离子，并且在退火之后所述P型注入区延伸到与P型埋层相接触。
2.根据权利要求1所述的埋层外延超结二极管的制作方法，其特征在于，所述沟槽的P型注入包括垂直注入和倾斜注入，且所述P型注入区形成在沟槽底部和沟槽侧壁。
3.根据权利要求2所述的埋层外延超结二极管的制作方法，其特征在于，还包括：
在所述P型注入区形成之后，在所述第二N型外延层的沟槽填充多晶硅；其中所述多晶硅填满所述沟槽，并覆盖所述第二N型外延层的水平表面。
4.根据权利要求3所述的埋层外延超结二极管的制作方法，其特征在于，还包括：
通过干法刻蚀工艺去除所述第二N型外延层水平表面的多晶硅，且保留所述沟槽内部的多晶硅。
5.根据权利要求1所述的埋层外延超结二极管的制作方法，其特征在于，所述在第一N型外延层形成P型埋层的步骤包括：
提供一个硅衬底，并在所述硅衬底表面形成第一N型外延层；
以所述第一N型外延层表面的光刻胶作为掩膜制作出注入窗口；
通过所述注入窗口对所述第一N型外延层进行P型离子注入，从而在所述第一N型外延层形成所述P型埋层。
6.根据权利要求1所述的埋层外延超结二极管的制作方法，其特征在于，在所述第一N型外延层表面制作第二N型外延层并形成沟槽的步骤包括：
在所述P型埋层形成之后，去除所述第一N型外延层表面的光刻胶；
在所述第一N型外延层表面形成第二N型外延层，所述第二N型外延层覆盖所述P型埋层；
以所述第二N型外延层表面的光刻胶作为掩膜制作出刻蚀窗口；
利用所述刻蚀窗口，通过干法刻蚀工艺在所述第二N型外延层刻蚀出所述沟槽。
7.根据权利要求6所述的埋层外延超结二极管的制作方法，其特征在于，所述第二N型外延层的沟槽的位置与所述第一N型外延层的P型埋层的位置相对应。
8.根据权利要求7所述的埋层外延超结二极管的制作方法，其特征在于，所述P型注入区在所述第二N型外延层的横截面呈U型分布，并且其恰好位于所述第一N型外延层的P型埋层的上方。
9.根据权利要求1所述的埋层外延超结二极管的制作方法，其特征在于，还包括：
在所述P型外延层的表面和所述N型衬底的底面分别形成正面金属和背面金属；其中，所述正面金属和所述背面金属作为所述埋层外延超结二极管的金属电极。
10.一种埋层外延超结二极管，其特征在于，包括N型衬底、第一N型外延层、第二N型外延层和P型外延层；其中，所述第一N型外延层形成在所述N型衬底的表面，且其具有P型埋层；所述第二N型外延层形成在所述第一N型外延层的表面，且其具有P型注入区；所述P型注入区与所述P型埋层相接触；所述P型外延层形成在所述第二N型外延层的表面，同时与所述P型注入区相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710564651.7A CN107359116B (zh) | 2017-07-12 | 2017-07-12 | 一种埋层外延超结二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710564651.7A CN107359116B (zh) | 2017-07-12 | 2017-07-12 | 一种埋层外延超结二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107359116A true CN107359116A (zh) | 2017-11-17 |
| CN107359116B CN107359116B (zh) | 2020-12-04 |
Family
ID=60292494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710564651.7A Active CN107359116B (zh) | 2017-07-12 | 2017-07-12 | 一种埋层外延超结二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107359116B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063159A (zh) * | 2017-12-08 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 半导体功率器件的终端结构、半导体功率器件及其制作方法 |
| CN108987460A (zh) * | 2018-07-25 | 2018-12-11 | 阳林涛 | 一种二极管及其制备方法 |
| CN111192826A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| CN112530805A (zh) * | 2019-09-19 | 2021-03-19 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体器件及制作方法、电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273875A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| CN103578941A (zh) * | 2012-07-18 | 2014-02-12 | 英飞凌科技股份有限公司 | 使用离子注入制造半导体器件的方法以及半导体器件 |
| CN105575781A (zh) * | 2016-01-29 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN106463544A (zh) * | 2014-06-23 | 2017-02-22 | 维西埃-硅化物公司 | 具有复合沟槽和植入柱的半导体器件 |
-
2017
- 2017-07-12 CN CN201710564651.7A patent/CN107359116B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273875A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| CN103578941A (zh) * | 2012-07-18 | 2014-02-12 | 英飞凌科技股份有限公司 | 使用离子注入制造半导体器件的方法以及半导体器件 |
| CN106463544A (zh) * | 2014-06-23 | 2017-02-22 | 维西埃-硅化物公司 | 具有复合沟槽和植入柱的半导体器件 |
| CN105575781A (zh) * | 2016-01-29 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063159A (zh) * | 2017-12-08 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 半导体功率器件的终端结构、半导体功率器件及其制作方法 |
| CN108063159B (zh) * | 2017-12-08 | 2020-09-18 | 上海芯龙半导体技术股份有限公司 | 半导体功率器件的终端结构、半导体功率器件及其制作方法 |
| CN108987460A (zh) * | 2018-07-25 | 2018-12-11 | 阳林涛 | 一种二极管及其制备方法 |
| CN111192826A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| CN111192826B (zh) * | 2019-05-31 | 2023-05-26 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| CN112530805A (zh) * | 2019-09-19 | 2021-03-19 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体器件及制作方法、电子装置 |
| CN112530805B (zh) * | 2019-09-19 | 2022-04-05 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体器件及制作方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107359116B (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107359116A (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN106298967B (zh) | 碳化硅二极管及其制备方法 | |
| CN107591324A (zh) | 结终端扩展终端结构的制备方法及结构 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN107403839A (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| KR20110108256A (ko) | 반도체장치와 그 제조방법 | |
| KR20130118306A (ko) | 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN108292682A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN104393056A (zh) | 一种积累型二极管 | |
| CN104900718B (zh) | 一种肖特基二极管及其制造方法 | |
| CN106785335A (zh) | 频率可重构偶极子天线的Ge基等离子pin二极管的制备工艺 | |
| CN102054866B (zh) | 横向高压mos器件及其制造方法 | |
| CN104078516A (zh) | 基于离子注入的沟槽式浮动结碳化硅sbd器件及其制造方法 | |
| CN205177848U (zh) | 一种具有特殊耐压环的高压功率器件 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN106098561A (zh) | 一种mosfet器件的制造方法及其器件 | |
| CN106158933A (zh) | SiC-LDMOS功率表器件及其制备方法 | |
| CN106298975B (zh) | 一种肖特基二极管及制作方法 | |
| CN107359117A (zh) | 高压快恢复pin二极管及其制造方法 | |
| CN106158983A (zh) | 一种超结二极管的制作方法及超结二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201105 Address after: 317000 No.88 Funan Road, Duqiao Town, Linhai City, Taizhou City, Zhejiang Province Applicant after: Ye Hao Address before: 131399 Fourth Group of the Fifth Committee of Jinhua Street, Da'an City, Baicheng City, Jilin Province Applicant before: Zhang Zhengyu |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |