CN106298967B - 碳化硅二极管及其制备方法 - Google Patents
碳化硅二极管及其制备方法 Download PDFInfo
- Publication number
- CN106298967B CN106298967B CN201510296838.4A CN201510296838A CN106298967B CN 106298967 B CN106298967 B CN 106298967B CN 201510296838 A CN201510296838 A CN 201510296838A CN 106298967 B CN106298967 B CN 106298967B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- epitaxial layer
- step surface
- diode
- carbide epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 151
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 149
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 59
- 230000008569 process Effects 0.000 claims abstract description 43
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 26
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000002829 reductive effect Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 32
- 230000000694 effects Effects 0.000 description 11
- 239000000126 substance Substances 0.000 description 9
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 230000000670 limiting effect Effects 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Abstract
本发明公开了一种碳化硅二极管，包括碳化硅衬底以及形成于所述碳化硅衬底上的碳化硅外延层，所述碳化硅外延层中，按照从顶部到底部的顺序依次设置有第一台阶面和第二台阶面；其中，在所述第一台阶面上，通过离子注入工艺形成一P+保护环；在所述第二台阶面上，通过离子注入工艺形成一P+收集环。本发明还公开了如上碳化硅二极管的制备方法。该碳化硅二极管的结构中，不仅能提高了碳化硅二极管的击穿电压，还能减少SiC外延层面积的使用，进而降低器件的制造成本。
Description
技术领域
本发明涉及大功率、高频率的电力电子器件技术领域，尤其涉及一种碳化硅二极管及其制备方法。
背景技术
和传统的Si单晶相比，SiC单晶具有禁带宽度大，临界击穿场强高，饱和漂移速率大和热导率高等优势，特别适合于制备大功率、高频率的电力电子器件。基于SiC单晶材料的优势，SiC二极管作为一种性能优异的电力电子器件，具有击穿电压高、频率快等优势，在逆变器等领域具有广阔的应用前景。
由于在加反向偏压时，在SiC二极管结边缘处会产生电场集中现象，导致器件提前击穿，因此需要对结终端进行保护。当前结终端技术主要有金属场板技术，结终端扩展技术，场限环技术等。但是，每一种技术都存在自身的不足之处。例如，金属场板技术虽然能一定程度上优化结边缘电场分布，但是在场板边缘同样存在电场集中现象，导致器件提前击穿，而且该技术对场板氧化层的性能要求较高。结终端扩展技术也能在一定程度上改善结边缘电场分布，但起到的效果有限。场限环技术虽然能够有效地改善结边缘电场分布，提高器件的击穿电压，但是其结构复杂，需要非常精确计算场限环的个数、环的宽度和环之间的距离。此外，场限环技术还大大占用了非有源区的面积，增加了器件的制造成本，特别是在SiC外延片还比较昂贵的情况下。另外，多个场限环的引入还导致了电荷存储效应，降低了SiC二极管的使用频率。因此，寻找更加经济、有效的方法来改善SiC二极管结边缘处的电场分布是很有必要的。
发明内容
有鉴于此，本发明提供了一种碳化硅二极管及其制备方法，达到既改善SiC 二极管结边缘电场集中现象，提高器件的击穿电压，又减少电荷存储效应并减少SiC外延层的使用面积的目的。
为了实现上述的目的，本发明采用了如下的技术方案：
一种碳化硅二极管，包括碳化硅衬底以及形成于所述碳化硅衬底上的碳化硅外延层，所述碳化硅外延层中，按照从顶部到底部的顺序依次设置有第一台阶面和第二台阶面；其中，在所述第一台阶面上，通过离子注入工艺形成一P+ 保护环；在所述第二台阶面上，通过离子注入工艺形成一P+收集环。
进一步地，所述第一台阶面与二极管结边缘的距离为0～10μm；所述第一台阶面的宽度为1～20μm，深度为0.5～10μm。
进一步地，所述P+保护环的结深为0.5～5μm，宽度为0.5～10μm；所述P+ 保护环的掺杂浓度为1×1016～1×1021cm-3。
进一步地，所述第二台阶面的宽度为1～50μm，深度为1～10μm。
进一步地，所述P+收集环的结深为0.5～5μm，宽度为0.5～10μm；所述P+ 收集环的掺杂浓度为1×1016～1×1021cm-3。
进一步地，所述第一台阶面的刻蚀角度为90～150°，所述第二台阶面的刻蚀角度为90～150°。
进一步地，所述碳化硅二极管为肖特基二极管，其中，所述碳化硅外延层的顶部还连接有一金属电极，所述金属电极与所述碳化硅外延层形成肖特基接触；所述碳化硅衬底上还连接有一欧姆电极。
进一步地，所述碳化硅二极管为PIN二极管，其中，所述碳化硅外延层的顶部设置有一P区，所述P区与所述碳化硅外延层形成PN结；所述P区上还连接有一金属电极，所述碳化硅衬底上还连接有一欧姆电极。
如上所述的碳化硅二极管的制备方法，包括：提供一碳化硅衬底并在该碳化硅衬底上形成一碳化硅外延层；应用刻蚀工艺在碳化硅外延层上制备第一台阶面；应用离子注入工艺在第一台阶面上形成一P+保护环；应用刻蚀工艺在碳化硅外延层上制备第二台阶面；应用离子注入工艺在第二台阶面上形成一P+收集环。
本发明实施例提供的碳化硅(SiC)二极管，在该二极管结构中，首先在外延层上刻蚀第一台阶面，使碳化硅肖特基二极管或PIN二极管结边缘处集中的电场无法横向扩展，而只能纵向扩展。进一步地，在所刻蚀台面的转角处通过离子注入技术形成P+保护环，一方面减弱二极管结边缘处的电场集中效应，另一方面将高电场向碳化硅外延层的纵向进行引导。在此基础上，继续刻蚀第二个台面，从而避免P+保护环处的电场横向扩展，而只能继续纵向扩展，然后在第二个刻蚀的台面处继续通过离子注入技术形成P+收集环，从而将前面P+保护环处的高电场继续往碳化硅外延层的纵向引导，减弱前面P+保护环处的电场集中效应。通过两次台面刻蚀和两次离子注入工艺，将碳化硅二极管结边缘处的高电场向整个碳化硅外延层的纵向进行引导，从而充分利用到了碳化硅外延层的厚度，并减弱了电场集中效应。该结构不仅能提高了碳化硅二极管的击穿电压，还能减少碳化硅外延层面积的使用，进而降低器件的制造成本。
附图说明
图1是本发明实施例1提供的碳化硅二极管的结构剖面图。
图2是如图1所示的剖面图中A部分的放大示意图。
图3是如图1所示的剖面图中B部分的放大示意图。
图4是本发明实施例2提供的碳化硅二极管的结构剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细地描述，显然，所描述的实施例仅仅是本发明一部分实例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护范围。
实施例1
本实施例提供了一种碳化硅二极管，该碳化硅二极管为肖特基二极管。如图1所示，该碳化硅二极管包括包括碳化硅衬底10以及形成于所述碳化硅衬底 10上的碳化硅外延层20。其中，所述碳化硅外延层20中，按照从顶部到底部的顺序依次设置有第一台阶面201和第二台阶面202。进一步地，在所述第一台阶面201上，通过离子注入工艺形成一P+保护环30；在所述第二台阶面202上，通过离子注入工艺形成一P+收集环40。其中，所述碳化硅外延层20上还覆盖有一钝化层50；所述碳化硅外延层20的顶部还连接有一金属电极60，所述金属电极60通过开设于钝化层50中的窗口连接到碳化硅外延层20，所述金属电极60与所述碳化硅外延层20形成肖特基接触。进一步地，所述碳化硅衬底10 上还连接有一欧姆电极70。
具体地，参阅图1-图3，该碳化硅二极管中，首先在距肖特基结边缘x个μm的距离L(0<x<＝10)进行刻蚀，形成第一台阶面201(第一台阶面201的深度H1在0.5～10μm的范围内，宽度D1在1～20μm的范围内)，从而在加反向偏压时，使肖特基结边缘处的高电场无法向碳化硅外延层20的横向扩展，只能向纵向扩展。
进一步的，在第一台阶面201的转角处，通过离子注入的方式(注入浓度为1×1016～1×1021cm-3，注入结深H3在0.5～5μm的范围内，注入宽度D3在 0.5～10μm的范围内)，形成一个P+保护环30。该P+保护环30的作用是防止肖特基结边缘处电场过于集中，引起器件提前击穿。同时该P+保护环30还可以将电场垂直引导，充分利用到碳化硅外延层20的厚度。
进一步的，在第一台阶面201的边缘进行刻蚀，形成第二台阶面202(第二台阶面202的深度H2在1～10μm的范围内，宽度D2在1～50μm的范围内)。第二台阶面202的目的是在加反向偏压时，使之前形成的P+保护环30处的高电场无法向碳化硅外延层20的横向扩展，只能继续向纵向扩展。
进一步的，在第二台阶面202上，通过离子注入的方式(注入浓度为1×1016～1×1021cm-3，注入结深H4在0.5～5μm的范围内，注入宽度D4在0.5～10μm 的范围内)，形成一个P+收集环40。该P+收集环40的作用是在加反向偏压时，吸引P+保护环30处的电荷，抑制电场在P+保护环30处过于集中。
由此，通过两次台面刻蚀和两次离子注入工艺，将碳化硅二极管结边缘处的高电场向整个碳化硅外延层的纵向进行引导，从而充分利用到了碳化硅外延层的厚度，并减弱了电场集中效应。该结构不仅能提高了碳化硅二极管的击穿电压，还能减少碳化硅外延层面积的使用，进而降低器件的制造成本。
下面结合图1-图3介绍如上所述的碳化硅肖特基二极管的制备工艺。其主要包括以下步骤：
一、提供一碳化硅衬底10并在其上生长碳化硅外延层20。
二、通过第一次刻蚀工艺在碳化硅外延层20上制备第一台阶面201。具体地，首先在第一台阶面201上镀上一金属掩膜，形成第一台阶面201的刻蚀窗口；然后通过ICP(电感耦合等离子体刻蚀工艺)或RIE(反应离子刻蚀工艺) 刻蚀形成第一台阶面201；最后通过化学方法去除碳化硅外延层20上其余的金属掩膜。其中，如图2所示的，本实施例中，第一台阶面201的刻蚀角度α为 90°，在另外的一些实施例中，刻蚀角度α可以选择的范围是90～150°。在此，刻蚀角度α是指第一台阶面201与该台阶面对应侧壁的夹角。
三、通过离子注入工艺在第一台阶面201上制备P+保护环30。具体地，首先在碳化硅外延层20表面镀上一层SiO2掩膜，并光刻形成第一次离子注入的窗口；然后离子注入形成P+保护环30；最后通过化学方法去除碳化硅外延层20 上其余的SiO2掩膜。
四、通过第二次刻蚀工艺在碳化硅外延层20上制备第二台阶面202。具体地，首先在第一台阶面201的表面镀上一金属掩膜，光刻形成第二台阶面202 的刻蚀窗口；然后通过ICP(电感耦合等离子体刻蚀工艺)或RIE(反应离子刻蚀工艺)刻蚀形成第二台阶面201；最后通过化学方法去除碳化硅外延层20上其余的金属掩膜。其中，如图3所示的，本实施例中，第二台阶面202的刻蚀角度β为90°，在另外的一些实施例中，刻蚀角度β可以选择的范围是90～150°。在此，刻蚀角度β是指第二台阶面202与该台阶面对应侧壁的夹角。
五、通过离子注入工艺在第二台阶面202上制备P+收集环40。具体地，首先在碳化硅外延层20表面镀上一层SiO2掩膜，并光刻形成第二次离子注入的窗口；然后离子注入形成P+收集环40；最后通过化学方法去除碳化硅外延层20 上其余的SiO2掩膜。
六、激活离子注入的元素。具体地，首先在离子注入之后的碳化硅外延层 20表面上制备一层C保护膜，然后通过高温退火激活离子注入的元素，最后去除碳化硅外延层20表面的C保护膜。
七、在碳化硅外延层20表面镀上一层SiO2薄膜，形成钝化层50。
八、在碳化硅衬底10的背面镀上一层金属，退火形成欧姆电极70。
九、在碳化硅外延层20的顶部上，刻蚀掉钝化层50的SiO2薄膜，形成肖特基接触区域，在肖特基接触区域上制备金属电极60。
实施例2
本实施例提供了一种碳化硅二极管，与实施例1不同的是，本实施例中的碳化硅二极管为PIN二极管。如图4所示，该碳化硅二极管包括包括碳化硅衬底10以及形成于所述碳化硅衬底10上的碳化硅外延层20。其中，所述碳化硅外延层20中，按照从顶部到底部的顺序依次设置有第一台阶面201和第二台阶面202。进一步地，在所述第一台阶面201上，通过离子注入工艺形成一P+保护环30；在所述第二台阶面202上，通过离子注入工艺形成一P+收集环40。其中，所述碳化硅外延层的顶部设置有一P区80，所述P区80与所述碳化硅外延层20形成PN结。进一步地，所述碳化硅外延层20上还覆盖有一钝化层50，所述P区80上还连接有一金属电极60，所述金属电极60通过开设于钝化层50中的窗口连接到所述P区80，所述碳化硅衬底10上还连接有一欧姆电极70。
其中，本实施例中的第一台阶面201、P+保护环30、第二台阶面202以及 P+收集环40的各参数以及所起的作用请参阅实施例1中的实施方式。其主要也是，通过两次台面刻蚀和两次离子注入工艺，将碳化硅二极管结边缘处的高电场向整个碳化硅外延层的纵向进行引导，从而充分利用到了碳化硅外延层的厚度，并减弱了电场集中效应。
下面结合图4进一步介绍本实施例中的碳化硅PIN二极管的制备工艺。其主要包括以下步骤：
一、提供一碳化硅衬底10并在其上生长碳化硅外延层20。
二、在碳化硅外延层20的顶部形成P区80。具体地，首先在碳化硅外延层 20表面镀上一层SiO2掩膜，并光刻形成第一次离子注入的窗口；然后离子注入形成P区80；最后通过化学方法去除碳化硅外延层20上其余的SiO2掩膜。
三、通过第一次刻蚀工艺在碳化硅外延层20上制备第一台阶面201。具体地，首先在第一台阶面201上镀上一金属掩膜，形成第一台阶面201的刻蚀窗口；然后通过ICP(电感耦合等离子体刻蚀工艺)或RIE(反应离子刻蚀工艺) 刻蚀形成第一个台阶面201；最后通过化学方法去除碳化硅外延层20上其余的金属掩膜。其中，第一个台阶面201的刻蚀角度可以选择的范围是90～150°。
四、通过离子注入工艺在第一台阶面201上制备P+保护环30。具体地，首先在碳化硅外延层20表面镀上一层SiO2掩膜，并光刻形成第二次离子注入的窗口；然后离子注入形成P+保护环30；最后通过化学方法去除碳化硅外延层20 上其余的SiO2掩膜。
五、通过第二次刻蚀工艺在碳化硅外延层20上制备第二台阶面202。具体地，首先在第一台阶面201的表面镀上一金属掩膜，光刻形成第二台阶面202 的刻蚀窗口；然后通过ICP(电感耦合等离子体刻蚀工艺)或RIE(反应离子刻蚀工艺)刻蚀形成第二个台阶面201；最后通过化学方法去除碳化硅外延层20 上其余的金属掩膜。其中，第二个台阶面202的刻蚀角度的范围可以是90～150°。
六、通过离子注入工艺在第二台阶面202上制备P+收集环40。具体地，首先在碳化硅外延层20表面镀上一层SiO2掩膜，并光刻形成第三次离子注入的窗口；然后离子注入形成P+收集环40；最后通过化学方法去除碳化硅外延层20 上其余的SiO2掩膜。
七、激活离子注入的元素。具体地，首先在离子注入之后的碳化硅外延层 20表面上制备一层C保护膜，然后通过高温退火激活离子注入的元素，最后去除碳化硅外延层20表面的C保护膜。
八、在碳化硅外延层20表面镀上一层SiO2薄膜，形成钝化层50。
九、在碳化硅衬底10的背面镀上一层金属，退火形成欧姆电极70。
十、在碳化硅外延层20的顶部上，刻蚀掉P区80上的SiO2薄膜钝化层50，在P区80上制备金属电极60并退火，使P区80与金属电极60形成欧姆接触。
综上所述，本发明实施例提供的碳化硅(SiC)二极管，在该二极管结构中，首先在外延层上刻蚀第一台阶面，使碳化硅肖特基二极管或PIN二极管结边缘处集中的电场无法横向扩展，而只能纵向扩展。进一步地，在所刻蚀台面的转角处通过离子注入技术形成P+保护环，一方面减弱二极管结边缘处的电场集中效应，另一方面将高电场向碳化硅外延层的纵向进行引导。在此基础上，继续刻蚀第二个台面，从而避免P+保护环处的电场横向扩展，而只能继续纵向扩展，然后在第二个刻蚀的台面处继续通过离子注入技术形成P+收集环，从而将前面 P+保护环处的高电场继续往碳化硅外延层的纵向引导，减弱前面P+保护环处的电场集中效应。通过两次台面刻蚀和两次离子注入工艺，将碳化硅二极管结边缘处的高电场向整个碳化硅外延层的纵向进行引导，从而充分利用到了碳化硅外延层的厚度，并减弱了电场集中效应。该结构不仅能提高了碳化硅二极管的击穿电压，还能减少碳化硅外延层面积的使用，进而降低器件的制造成本。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (5)
1.一种碳化硅二极管，包括碳化硅衬底以及形成于所述碳化硅衬底上的碳化硅外延层，其特征在于，所述碳化硅外延层中，按照从顶部到底部的顺序依次设置有第一台阶面和第二台阶面；其中，在所述第一台阶面上，通过离子注入工艺形成一P+保护环；在所述第二台阶面上，通过离子注入工艺形成一P+收集环；
其中，所述第一台阶面与二极管结边缘的距离为0～10μm；所述第一台阶面的宽度为1～20μm，深度为0.5～10μm；所述P+保护环的结深为0.5～5μm，宽度为0.5～10μm；所述P+保护环的掺杂浓度为1×1016～1×1021cm-3；
其中，所述第二台阶面的宽度为1～50μm，深度为1～10μm；所述P+收集环的结深为0.5～5μm，宽度为0.5～10μm；所述P+收集环的掺杂浓度为1×1016～1×1021cm-3。
2.根据权利要求1所述的碳化硅二极管，其特征在于，所述第一台阶面的刻蚀角度为90～150°，所述第二台阶面的刻蚀角度为90～150°。
3.根据权利要求1所述的碳化硅二极管，其特征在于，所述碳化硅二极管为肖特基二极管，其中，所述碳化硅外延层的顶部还连接有一金属电极，所述金属电极与所述碳化硅外延层形成肖特基接触；所述碳化硅衬底上还连接有一欧姆电极。
4.根据权利要求1所述的碳化硅二极管，其特征在于，所述碳化硅二极管为PIN二极管，其中，所述碳化硅外延层的顶部设置有一P区，所述P区与所述碳化硅外延层形成PN结；所述P区上还连接有一金属电极，所述碳化硅衬底上还连接有一欧姆电极。
5.一种权利要求1-4任一所述的碳化硅二极管的制备方法，其特征在于，包括：
提供一碳化硅衬底并在该碳化硅衬底上形成一碳化硅外延层；
应用刻蚀工艺在碳化硅外延层上制备第一台阶面；
应用离子注入工艺在第一台阶面上形成一P+保护环；
应用刻蚀工艺在碳化硅外延层上制备第二台阶面；
应用离子注入工艺在第二台阶面上形成一P+收集环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510296838.4A CN106298967B (zh) | 2015-06-02 | 2015-06-02 | 碳化硅二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510296838.4A CN106298967B (zh) | 2015-06-02 | 2015-06-02 | 碳化硅二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298967A CN106298967A (zh) | 2017-01-04 |
| CN106298967B true CN106298967B (zh) | 2019-12-27 |
Family
ID=57655407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510296838.4A Active CN106298967B (zh) | 2015-06-02 | 2015-06-02 | 碳化硅二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298967B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950323B (zh) * | 2017-12-20 | 2022-04-08 | 中国科学院苏州纳米技术与纳米仿生研究所 | 极化超结的ⅲ族氮化物二极管器件及其制作方法 |
| CN108701694B (zh) * | 2018-03-27 | 2022-09-27 | 香港应用科技研究院有限公司 | 高压碳化硅肖特基二极管倒装芯片阵列 |
| CN109473354A (zh) * | 2018-10-10 | 2019-03-15 | 华中科技大学 | 一种基于碳化硅的漂移阶跃恢复二极管的制备方法及产品 |
| CN112038416B (zh) * | 2020-09-15 | 2021-09-03 | 西安电子科技大学 | 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 |
| CN112489848A (zh) * | 2020-12-07 | 2021-03-12 | 中国科学院长春光学精密机械与物理研究所 | 一种半导体辐射电池 |
| CN113130625B (zh) * | 2021-03-26 | 2021-11-12 | 先之科半导体科技(东莞)有限公司 | 一种高压快速的碳化硅二极管及其制备方法 |
| CN113517356B (zh) * | 2021-05-21 | 2023-08-04 | 浙江芯科半导体有限公司 | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 |
| CN113517355B (zh) * | 2021-05-21 | 2023-07-21 | 浙江芯科半导体有限公司 | 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法 |
| CN113809072B (zh) * | 2021-07-26 | 2024-04-02 | 浙江芯国半导体有限公司 | 一种包含肖特基二极管的电路及相关应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562706B1 (en) * | 2001-12-03 | 2003-05-13 | Industrial Technology Research Institute | Structure and manufacturing method of SiC dual metal trench Schottky diode |
| CN103441152A (zh) * | 2013-08-28 | 2013-12-11 | 中国科学院半导体研究所 | 沟槽型mos势垒肖特基二极管及制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3873798B2 (ja) * | 2002-04-11 | 2007-01-24 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子およびその製造方法 |
| TW201330283A (zh) * | 2012-01-04 | 2013-07-16 | Univ Nat Taiwan | 具有台面終端的碳化矽蕭基二極體元件及製造方法 |
-
2015
- 2015-06-02 CN CN201510296838.4A patent/CN106298967B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562706B1 (en) * | 2001-12-03 | 2003-05-13 | Industrial Technology Research Institute | Structure and manufacturing method of SiC dual metal trench Schottky diode |
| CN103441152A (zh) * | 2013-08-28 | 2013-12-11 | 中国科学院半导体研究所 | 沟槽型mos势垒肖特基二极管及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298967A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298967B (zh) | 碳化硅二极管及其制备方法 | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN103904135B (zh) | 肖特基二极管及其制造方法 | |
| US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
| CN108281491A (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| US20190019904A1 (en) | Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells | |
| CN103928532A (zh) | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
| CN104282766A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN102779858B (zh) | 一种功率二极管器件及其制备方法 | |
| CN107359116A (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN106783956A (zh) | 具有侧壁可变角度的沟槽场限环终端结构及制备方法 | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| CN107393952B (zh) | 一种具有复合介质层结构的结势垒肖特基二极管 | |
| CN105226104A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN103531465B (zh) | 快恢复二极管制备方法 | |
| WO2021003806A1 (zh) | 半导体器件及其制造方法 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN105762198A (zh) | 沟槽式快恢复二极管及其制备方法 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |