JP3873798B2 - 炭化けい素半導体素子およびその製造方法 - Google Patents
炭化けい素半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP3873798B2 JP3873798B2 JP2002109177A JP2002109177A JP3873798B2 JP 3873798 B2 JP3873798 B2 JP 3873798B2 JP 2002109177 A JP2002109177 A JP 2002109177A JP 2002109177 A JP2002109177 A JP 2002109177A JP 3873798 B2 JP3873798 B2 JP 3873798B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- impurity concentration
- conductivity type
- region
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 264
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 43
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 38
- 238000000034 method Methods 0.000 title description 12
- 239000012535 impurity Substances 0.000 claims description 88
- 238000005468 ion implantation Methods 0.000 claims description 44
- 230000007423 decrease Effects 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 239000003610 charcoal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 46
- 238000005530 etching Methods 0.000 description 15
- 150000004767 nitrides Chemical class 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000014616 translation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化けい素半導体素子およびその製造方法に関し、特に逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えた炭化けい素半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
炭化けい素は、シリコンと比較して、バンドギャッブが大きい、飽和ドリフト速度が大きい、熱伝導度が高い、絶縁破壊電界強度が１桁程度大きいなどの利点を有する。そのため、炭化けい素は、シリコンの限界を超える特性を具えたパワーデバイス用材料として期待されている。
【０００３】
パワーデバイスでは、逆方向電圧印加時に電極周辺で起こる電界集中による破壊電圧の低下を避けるため、電極周辺に終端構造を形成することが重要である。従来より、終端構造としてメサエッチング構造、抵抗プレート構造（米国特許５９７７６０５号）、またはフィールドプレート構造（特開平６−２６８２０２号）などが用いられている。また、注入ガードリング構造、フローティングフィールドリング構造（Ｍ．Ｂｈａｔｎａｇａｒ ｅｔ．ａ１．，Ｐｒｏｃ． ５ｔｈ Ｉｎｔ． Ｓｙｍｐ． Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ ＩＣｓ，１９９３，ｐ８９（１９９３））、またはＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｔｉｏｎ）なども用いられている。
【０００４】
炭化けい素半導体素子では、不純物の拡散係数が非常に小さいため、イオン注入により不純物領域を形成する方法が主流となっている。以上のような終端構造を用いることにより、電極終端での電界集中が緩和される。したがって、エピタキシャル層の膜厚と不純物濃度から予測される理想耐圧よりも著しく低い逆方向電圧で破壊するのを防止することができるので、理想耐圧に近い逆方向耐圧が得られる。
【０００５】
上述した終端構造のうち、ＪＴＥは高電圧の終端構造として用いられている。たとえば特表２０００−５１６７６７号および米国特許６００２１５９号には、ｐｎ接合の終端構造において、総電荷または有効表面電荷密度が中心部から最外エッジの方へ半径方向にしたがって階段状にまたは均一に減少する電荷プロファイルを示す終端構造が開示されている。
【０００６】
図２１に、従来の炭化けい素半導体素子のＪＴＥよりなる終端構造の断面構成を模式的に示す。図２１において、符号１は炭化けい素よりなるｎ型半導体基板であり、符号２はｎ型半導体基板１上にエピタキシャル成長したｎ型半導体層である。また、符号３はショットキー電極であり、符号４は酸化膜であり、符号５は裏面電極である。図２１に示すように、ｎ型半導体層２の表面層には終端構造として、ショットキー電極３の終端側から素子の外側（図の右側）へ向かって不純物濃度が低くなるように、高濃度ｐ型半導体領域６、中濃度ｐ型半導体領域７および低濃度ｐ型半導体領域８が設けられている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のＪＴＥよりなる終端構造では、複数のｐ型半導体領域６，７，８をイオン注入法により形成しているため、複数個のイオン注入マスクパターニングと複数回のイオン注入処理が必要である。たとえば、上記特表２０００−５１６７６７号および米国特許６００２１５９号では、ＪＴＥ構造を構成する４つの領域を形成するために、４回のイオン注入マスクパターニングと４回のイオン注入処理を繰り返しており、プロセスが複雑であるという問題点がある。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、不純物濃度が異なる複数の領域からなる終端構造を簡素なプロセスで作製することができる炭化けい素半導体素子の製造方法と、その製造方法により製造された炭化けい素半導体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、前記第１導電型の半導体層に、深さが段階的に変化する凹部を形成し、該凹部内に前記第２導電型の半導体領域を、不純物濃度が異なるようにエピタキシャル成長させるか、または前記第１導電型の半導体層に凹部を形成し、該凹部内に不純物濃度が異なる半導体膜をエピタキシャル成長させ、該エピタキシャル成長膜を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする。この発明によれば、第２導電型不純物の濃度を高くしながら、第２導電型の半導体領域を構成するエピタキシャル膜を成長させることにより、ＪＴＥよりなる終端構造が形成される。
【００１０】
また、上記目的を達成するため、本発明は、炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、前記第２導電型の半導体領域の形成領域上に、厚さの異なる領域を有するイオン注入マスク、もしくは注入阻止能力の異なる領域を有するイオン注入マスクを設け、該イオン注入マスクを用いて浅いほど不純物濃度が高くなるようにイオン注入をおこなうか、または前記第２導電型の半導体領域の形成領域に、浅いほど不純物濃度が高くなるようにイオン注入をおこない、該イオン注入領域を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする。この発明によれば、第２導電型不純物のドーズ量を高くしながらイオン注入を１回おこなうことにより、ＪＴＥよりなる終端構造が形成される。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の各実施の形態では、本発明をショットキーダイオードに適用した例について説明する。また、第１導電型をｎ型とし、第２導電型をｐ型とするが、本発明は導電型が逆の場合にも同様に成り立つ。また、各図において左側をショットキーダイオードの中心側とし、右側を素子の外側とする。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる終端構造を模式的に示す断面図である。図１に示すように、炭化けい素よりなるｎ型半導体基板１上に、炭化けい素よりなるｎ型半導体層２が積層されている。ｎ型半導体層２の表面の一部はショットキー電極３により被覆されている。ショットキー電極３の終端部分の下側には、第１のｐ型半導体領域１１がショットキー電極３に接して設けられている。第１のｐ型半導体領域１１の下側には、浅い方から順にたとえば第２のｐ型半導体領域２１および第３のｐ型半導体領域３１が設けられている。
【００１３】
第１および第２のｐ型半導体領域１１，２１に接してその外側には、浅い方から順にたとえば第４のｐ型半導体領域２２および第５のｐ型半導体領域３２が設けられている。第４のｐ型半導体領域２２に接してその外側には第６のｐ型半導体領域３３が設けられている。ショットキー電極３の周囲の第１、第４および第６のｐ型半導体領域１１，２２，３３とｎ型半導体層２の表面は酸化膜４により覆われている。ショットキー電極３の終端は酸化膜４の上に積層されており、フィールドプレート９を形成している。また、ｎ型半導体基板１の裏面には裏面電極５が設けられている。
【００１４】
第１のｐ型半導体領域１１、第４のｐ型半導体領域２２および第６のｐ型半導体領域３３の深さはたとえばゼロ〜０．４μｍである。ここで、第１のｐ型半導体領域１１とショットキー電極３との接触面を深さゼロとする。第２のｐ型半導体領域２１および第５のｐ型半導体領域３２の深さはたとえば０．４〜０．８μｍである。第３のｐ型半導体領域３１の深さはたとえば０．８〜１．２μｍである。
【００１５】
また、第１のｐ型半導体領域１１の不純物濃度はたとえば６×１０17ｃｍ-3である。第２のｐ型半導体領域２１および第４のｐ型半導体領域２２の不純物濃度はたとえば３×１０17ｃｍ-3である。第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３の不純物濃度はたとえば１．５×１０17ｃｍ-3である。
【００１６】
また、第１のｐ型半導体領域１１、第２のｐ型半導体領域２１および第３のｐ型半導体領域３１の幅はたとえば３３μｍである。第４のｐ型半導体領域２２および第５のｐ型半導体領域３２の幅はたとえば３３μｍである。第６のｐ型半導体領域３３の幅はたとえば３４μｍである。
【００１７】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、図２に示すように、ｎ型半導体基板１の表面上にｎ型半導体層２をエピタキシャル成長させる。そして、ｎ型半導体層２に対して複数のマスクによるレジストパターン形成とエッチングを複数回交互におこない、ｎ型半導体層２の表面層に、素子の外側に向かうにつれて段階的に浅くなる凹部４１を形成する。
【００１８】
ここでは、凹部４１は３段の階段状に成形されているとする。最も深い部分の深さはたとえば１．２μｍであり、幅はたとえば３３μｍである。そのつぎに深い部分はたとえば０．８μｍの深さであり、その幅はたとえば３３μｍである。最も浅い部分はたとえば０．４μｍの深さであり、その幅はたとえば３４μｍである。
【００１９】
ついで、図３に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部４１内に、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３が形成される。凹部４１の周りのｎ型半導体層２の表面上にはｐ型半導体膜３４が積層される。
【００２０】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３１および第５のｐ型半導体領域３２の上にそれぞれ第２のｐ型半導体領域２１および第４のｐ型半導体領域２２が形成される。第６のｐ型半導体領域３３およびｐ型半導体膜３４の上にはそれぞれｐ型半導体膜２３およびｐ型半導体膜２４が積層される。
【００２１】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２１の上に第１のｐ型半導体領域１１が形成される。第４のｐ型半導体領域２２およびｐ型半導体膜２３，２４の上にはそれぞれｐ型半導体膜１２およびｐ型半導体膜１３，１４が積層される。
【００２２】
ついで、表面研磨をおこない、図４に示すように、ｎ型半導体層２の上の膜、すなわちｐ型半導体膜１２，１３，１４，２３，２４，３４を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００２３】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図５に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上に、酸化膜４３を積層する。この酸化膜４３に対して複数のマスクによるレジストパターン形成とエッチングを複数回交互におこない、酸化膜４３に、素子の外側に向かうにつれて段階的に浅くなる凹部４４を形成する。残った酸化膜４３はイオン注入マスクとなる。
【００２４】
凹部４４はたとえば３段の階段状に成形されており、最も深い部分とつぎに深い部分の幅はたとえば３３μｍである。最も浅い部分の幅はたとえば３４μｍである。このような凹部４４の形成後、後のイオン注入工程において不純物イオンを注入したくない領域上の酸化膜４３の表面を注入マスクとなるレジスト４５で被覆する。
【００２５】
ついで、図６に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３が形成される。
【００２６】
ここで、酸化膜４３の、第４のｐ型半導体領域２２の上の部分は、不純物濃度が３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第４および第５のｐ型半導体領域２２，３２が丁度形成され、かつ不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４３の、第４のｐ型半導体領域２２の上の部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。
【００２７】
また、酸化膜４３の、第６のｐ型半導体領域３３の上の部分は、不純物濃度が１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第６のｐ型半導体領域３３が丁度形成され、かつ不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４３の、第６のｐ型半導体領域３３の上の部分は、不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域２５，１５となる。
【００２８】
ついで、ｎ型半導体層２の上の酸化膜４３およびレジスト４５を除去する。それによって、酸化膜４３の不純物注入領域１５，２５も除去される（図４参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００２９】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスのさらに別の例について説明する。まず、図７に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上に、酸化膜４７を積層する。この酸化膜４７をパターニングして、ｎ型半導体層２の、第１のｐ型半導体領域１１を形成する領域上の表面を露出させる。この露出面の幅はたとえば３３μｍである。
【００３０】
その後、酸化膜４７の上に、イオン注入による不純物注入阻止能力が酸化膜４７とは異なる膜、たとえば窒化膜４８を積層する。この窒化膜４８をパターニングして、酸化膜４７の、第４のｐ型半導体領域２２を形成する領域上の表面を露出させる。この露出面の幅もたとえば３３μｍである。そして、後のイオン注入工程において不純物イオンを注入したくない領域上の酸化膜４７および窒化膜４８の表面を注入マスクとなるレジスト４５で被覆する。窒化膜４８上のレジスト４５は、窒化膜４８が幅３４μｍで露出するように後退させられている。残った酸化膜４７および窒化膜４８はイオン注入マスクとなる。窒化膜４８の存在により、このイオン注入マスクには注入阻止能力の異なる領域が形成されていることになる。
【００３１】
ついで、図８に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３が形成される。
【００３２】
ここで、酸化膜４７の露出部分は、不純物濃度が３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第４および第５のｐ型半導体領域２２，３２が丁度形成され、かつ不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４７の露出部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。
【００３３】
また、窒化膜４８の露出部分、および酸化膜４７の、窒化膜露出部分の下側の部分は、不純物濃度が１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第６のｐ型半導体領域３３が丁度形成され、かつ不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。それによって、窒化膜４８の露出部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。酸化膜４７の、窒化膜露出部分の下側の部分は、不純物濃度が３×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域２５となる。
【００３４】
ついで、ｎ型半導体層２の上の酸化膜４７、窒化膜４８およびレジスト４５を除去する。それによって、酸化膜４７と窒化膜４８の不純物注入領域１５，２５も除去される（図４参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００３５】
実施の形態２．
図９は、本発明の実施の形態２にかかる終端構造を模式的に示す断面図である。図９に示すように、実施の形態２にかかる終端構造では、ショットキー電極３の終端部分の下側に浅い方から順にたとえば第１のｐ型半導体領域１１、第２のｐ型半導体領域２１および第３のｐ型半導体領域３１が設けられている。そして、第２および第３のｐ型半導体領域２１，３１に接してその外側には、浅い方から順にたとえば第４のｐ型半導体領域２２および第５のｐ型半導体領域３２が設けられている。
【００３６】
さらに、第５のｐ型半導体領域３２に接してその外側に第６のｐ型半導体領域３３が設けられている。これら第１のｐ型半導体領域１１、第４のｐ型半導体領域２２および第６のｐ型半導体領域３３により、ショットキー電極３の終端周辺領域は、素子の外側に向かって階段を降りるような形状となっている。そして、ショットキー電極３の周囲の第１、第４および第６のｐ型半導体領域１１，２２，３３とｎ型半導体層２の表面を覆う酸化膜４は階段状になっている。その他の構成、寸法や不純物濃度などは実施の形態１と同じである。
【００３７】
つぎに、図９に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、図１０に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２に、エッチングにより深さが一定の凹部５１を形成する。凹部５１の深さはたとえば１．２μｍであり、幅はたとえば１００μｍである。
【００３８】
ついで、図１１に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部５１内に、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３が形成される。凹部５１の周りのｎ型半導体層２の表面上にはｐ型半導体膜３４が積層される。
【００３９】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３の上にそれぞれ第２のｐ型半導体領域２１、第４のｐ型半導体領域２２およびｐ型半導体膜２３が形成される。ｐ型半導体膜３４の上にはｐ型半導体膜２４が積層される。
【００４０】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２１、第４のｐ型半導体領域２２およびｐ型半導体膜２３の上にそれぞれ第１のｐ型半導体領域１１、ｐ型半導体膜１２およびｐ型半導体膜１３が形成される。ｐ型半導体膜２４の上にはｐ型半導体膜１４が積層される。
【００４１】
ついで、表面研磨をおこない、図１２に示すように、ｎ型半導体層２の上の膜、すなわちｐ型半導体膜１４，２４，３４を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。ついで、図１３に示すように、第１のｐ型半導体領域１１の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成する。そして、エッチングによりｐ型半導体膜１２，１３およびその外側（図の右側）の部分を除去する。
【００４２】
つづいて、再度、第４のｐ型半導体領域２２の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成し、エッチングによりｐ型半導体膜２３およびその外側（図の右側）の部分を除去する。さらに、第６のｐ型半導体領域３３の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成し、エッチングにより第６のｐ型半導体領域３３の外側（図の右側）の部分を除去する（図１３参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図９に示す構成のショットキーダイオードが完成する。
【００４３】
つぎに、図９に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図１４に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上にレジスト５３を被着させる。そして、レジスト５３のパターン形成をおこない、ｎ型半導体層２の、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３を形成する領域の表面を１００μｍの幅で露出させる。
【００４４】
ついで、図１５に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３、第４のｐ型半導体領域２２上のｐ型半導体膜１２および第６のｐ型半導体領域３３上のｐ型半導体膜１３，２３が形成される。
【００４５】
ついで、レジスト５３を除去した後、上述したように、第１のｐ型半導体領域１１の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、エッチング、第４のｐ型半導体領域２２の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、エッチング、第６のｐ型半導体領域３３の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、およびエッチングを順次おこない、ｐ型半導体膜１２，１３，２３およびその外側（図の右側）の部分を除去して階段状にする。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図９に示す構成のショットキーダイオードが完成する。
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
実施の形態３．
図１６は、本発明の実施の形態３にかかる終端構造を模式的に示す断面図である。図１６に示すように、実施の形態３にかかる終端構造では、浅い方から順にたとえば不純物濃度が６×１０17ｃｍ-3の第１のｐ型半導体領域１６、不純物濃度が３×１０17ｃｍ-3の第２のｐ型半導体領域２６、および不純物濃度が１．５×１０17ｃｍ-3の第３のｐ型半導体領域３６が設けられている。
【００５７】
第１のｐ型半導体領域１６の深さはたとえばゼロ〜０．４μｍである。第２のｐ型半導体領域２６の深さはたとえば０．４〜０．８μｍである。第３のｐ型半導体領域３６の深さはたとえば０．８〜１．２μｍである。ショットキー電極３の終端周辺領域は、素子の外側に向かって連続的に下る傾斜状となっている。そのため、第１のｐ型半導体領域１６、第２のｐ型半導体領域２６および第３のｐ型半導体領域３６は、ショットキー電極３の終端から素子の外側に向かってこの順に露出することになる。そして、その露出面を酸化膜４が被覆している。ショットキー電極３および裏面電極５については実施の形態１と同じである。
【００５８】
つぎに、図１６に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２に、エッチングにより深さが一定の凹部を形成する（図１０参照）。この凹部の深さはたとえば１．２μｍであり、幅はたとえば１００μｍである。
【００５９】
ついで、図１７に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部内に第３のｐ型半導体領域３６が形成される。凹部の周りにはｐ型半導体膜３４が積層される。
【００６０】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３６の上に第２のｐ型半導体領域２６が形成される。ｐ型半導体膜３４の上にはｐ型半導体膜２４が積層される。
【００６１】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２６の上に第１のｐ型半導体領域１６が形成される。ｐ型半導体膜２４の上にはｐ型半導体膜１４が積層される。
【００６２】
ついで、表面研磨をおこない、図１８に示すように、ｎ型半導体層２の上の部分を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。ついで、図１９に示すように、第１〜第３のｐ型半導体領域１６，２６，３６よりもショットキーダイオードの中心側の表面をレジスト５９で被覆する。そして、第１〜第３のｐ型半導体領域１６，２６，３６およびそれよりも素子の外側の部分に対してメサエッチングをおこない、傾斜状とする。レジスト５９を除去した後、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１６に示す構成のショットキーダイオードが完成する。
【００６３】
つぎに、図１６に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図２０に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上にレジスト５３を被着させる。そして、レジスト５３のパターン形成をおこない、ｎ型半導体層２の表面を１００μｍの幅で露出させる。
【００６４】
ついで、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第３のｐ型半導体領域１６，２６，３６が形成される。
【００６５】
ついで、レジスト５３を除去した後、上述したように、第１〜第３のｐ型半導体領域１６，２６，３６およびそれよりも素子の外側の部分に対してメサエッチングをおこない、傾斜状とする。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１６に示す構成のショットキーダイオードが完成する。
【００６６】
上述した各実施の形態によれば、エピタキシャル成長により、または１回のイオン注入により、ショットキー電極３の終端周辺領域に第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３または第１〜第３のｐ型半導体領域１６，２６，３６を形成することができるので、逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えたショットキーダイオードを簡素なプロセスで得ることができる。
【００６７】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、基板横方向および深さ方向のいずれについても、２分割の構成としてもよいし、あるいは４分割以上の構成としてもよい。また、終端構造を構成するｐ型半導体領域の不純物濃度が深さ方向に連続的に変化する構成としてもよい。また、フィールドプレート９がない構成としてもよい。また、酸化膜４以外のパッシベーション膜を用いた構成としてもよい。また、イオン注入マスクとして、レジストや酸化膜以外の膜を用いた構成としてもよい。また、上述した各実施の形態の終端構造は、ショットキーダイオードに限らず、ｐｎダイオードやその他のデバイスにも適用可能である。
【００６８】
【発明の効果】
本発明によれば、第２導電型不純物の濃度を高くしながら、第２導電型の半導体領域を構成するエピタキシャル膜を成長させることにより、また第２導電型不純物のドーズ量を高くしながらイオン注入を１回おこなうことにより、ＪＴＥよりなる終端構造が形成されるため、逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えた炭化けい素半導体素子を簡素なプロセスで得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図２】 図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図３】 図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図４】 図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図５】 図１に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図６】 図１に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図７】 図１に示す終端構造の第３の製造方法による製造途中の状態を模式的に示す断面図である。
【図８】 図１に示す終端構造の第３の製造方法による製造途中の状態を模式的に示す断面図である。
【図９】 本発明の実施の形態２にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図１０】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１１】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１２】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１３】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１４】 図９に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図１５】 図９に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図１６】 本発明の実施の形態３にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図１７】 図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１８】 図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１９】 図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図２０】 図１６に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図２１】 従来の炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【符号の説明】
１ ｎ型半導体基板
２ 第１導電型の半導体層（ｎ型半導体層）
３ ショットキー電極
１１，１６，２１，２２，２６，３１，３２，３３，３６ 第２導電型の半導体領域（ｐ型半導体領域）
４１ 凹部
４３ イオン注入マスク（酸化膜）
４８ イオン注入マスク（窒化膜）
【発明の属する技術分野】
本発明は、炭化けい素半導体素子およびその製造方法に関し、特に逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えた炭化けい素半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
炭化けい素は、シリコンと比較して、バンドギャッブが大きい、飽和ドリフト速度が大きい、熱伝導度が高い、絶縁破壊電界強度が１桁程度大きいなどの利点を有する。そのため、炭化けい素は、シリコンの限界を超える特性を具えたパワーデバイス用材料として期待されている。
【０００３】
パワーデバイスでは、逆方向電圧印加時に電極周辺で起こる電界集中による破壊電圧の低下を避けるため、電極周辺に終端構造を形成することが重要である。従来より、終端構造としてメサエッチング構造、抵抗プレート構造（米国特許５９７７６０５号）、またはフィールドプレート構造（特開平６−２６８２０２号）などが用いられている。また、注入ガードリング構造、フローティングフィールドリング構造（Ｍ．Ｂｈａｔｎａｇａｒ ｅｔ．ａ１．，Ｐｒｏｃ． ５ｔｈ Ｉｎｔ． Ｓｙｍｐ． Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ ＩＣｓ，１９９３，ｐ８９（１９９３））、またはＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｔｉｏｎ）なども用いられている。
【０００４】
炭化けい素半導体素子では、不純物の拡散係数が非常に小さいため、イオン注入により不純物領域を形成する方法が主流となっている。以上のような終端構造を用いることにより、電極終端での電界集中が緩和される。したがって、エピタキシャル層の膜厚と不純物濃度から予測される理想耐圧よりも著しく低い逆方向電圧で破壊するのを防止することができるので、理想耐圧に近い逆方向耐圧が得られる。
【０００５】
上述した終端構造のうち、ＪＴＥは高電圧の終端構造として用いられている。たとえば特表２０００−５１６７６７号および米国特許６００２１５９号には、ｐｎ接合の終端構造において、総電荷または有効表面電荷密度が中心部から最外エッジの方へ半径方向にしたがって階段状にまたは均一に減少する電荷プロファイルを示す終端構造が開示されている。
【０００６】
図２１に、従来の炭化けい素半導体素子のＪＴＥよりなる終端構造の断面構成を模式的に示す。図２１において、符号１は炭化けい素よりなるｎ型半導体基板であり、符号２はｎ型半導体基板１上にエピタキシャル成長したｎ型半導体層である。また、符号３はショットキー電極であり、符号４は酸化膜であり、符号５は裏面電極である。図２１に示すように、ｎ型半導体層２の表面層には終端構造として、ショットキー電極３の終端側から素子の外側（図の右側）へ向かって不純物濃度が低くなるように、高濃度ｐ型半導体領域６、中濃度ｐ型半導体領域７および低濃度ｐ型半導体領域８が設けられている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のＪＴＥよりなる終端構造では、複数のｐ型半導体領域６，７，８をイオン注入法により形成しているため、複数個のイオン注入マスクパターニングと複数回のイオン注入処理が必要である。たとえば、上記特表２０００−５１６７６７号および米国特許６００２１５９号では、ＪＴＥ構造を構成する４つの領域を形成するために、４回のイオン注入マスクパターニングと４回のイオン注入処理を繰り返しており、プロセスが複雑であるという問題点がある。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、不純物濃度が異なる複数の領域からなる終端構造を簡素なプロセスで作製することができる炭化けい素半導体素子の製造方法と、その製造方法により製造された炭化けい素半導体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、前記第１導電型の半導体層に、深さが段階的に変化する凹部を形成し、該凹部内に前記第２導電型の半導体領域を、不純物濃度が異なるようにエピタキシャル成長させるか、または前記第１導電型の半導体層に凹部を形成し、該凹部内に不純物濃度が異なる半導体膜をエピタキシャル成長させ、該エピタキシャル成長膜を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする。この発明によれば、第２導電型不純物の濃度を高くしながら、第２導電型の半導体領域を構成するエピタキシャル膜を成長させることにより、ＪＴＥよりなる終端構造が形成される。
【００１０】
また、上記目的を達成するため、本発明は、炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、前記第２導電型の半導体領域の形成領域上に、厚さの異なる領域を有するイオン注入マスク、もしくは注入阻止能力の異なる領域を有するイオン注入マスクを設け、該イオン注入マスクを用いて浅いほど不純物濃度が高くなるようにイオン注入をおこなうか、または前記第２導電型の半導体領域の形成領域に、浅いほど不純物濃度が高くなるようにイオン注入をおこない、該イオン注入領域を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする。この発明によれば、第２導電型不純物のドーズ量を高くしながらイオン注入を１回おこなうことにより、ＪＴＥよりなる終端構造が形成される。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の各実施の形態では、本発明をショットキーダイオードに適用した例について説明する。また、第１導電型をｎ型とし、第２導電型をｐ型とするが、本発明は導電型が逆の場合にも同様に成り立つ。また、各図において左側をショットキーダイオードの中心側とし、右側を素子の外側とする。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる終端構造を模式的に示す断面図である。図１に示すように、炭化けい素よりなるｎ型半導体基板１上に、炭化けい素よりなるｎ型半導体層２が積層されている。ｎ型半導体層２の表面の一部はショットキー電極３により被覆されている。ショットキー電極３の終端部分の下側には、第１のｐ型半導体領域１１がショットキー電極３に接して設けられている。第１のｐ型半導体領域１１の下側には、浅い方から順にたとえば第２のｐ型半導体領域２１および第３のｐ型半導体領域３１が設けられている。
【００１３】
第１および第２のｐ型半導体領域１１，２１に接してその外側には、浅い方から順にたとえば第４のｐ型半導体領域２２および第５のｐ型半導体領域３２が設けられている。第４のｐ型半導体領域２２に接してその外側には第６のｐ型半導体領域３３が設けられている。ショットキー電極３の周囲の第１、第４および第６のｐ型半導体領域１１，２２，３３とｎ型半導体層２の表面は酸化膜４により覆われている。ショットキー電極３の終端は酸化膜４の上に積層されており、フィールドプレート９を形成している。また、ｎ型半導体基板１の裏面には裏面電極５が設けられている。
【００１４】
第１のｐ型半導体領域１１、第４のｐ型半導体領域２２および第６のｐ型半導体領域３３の深さはたとえばゼロ〜０．４μｍである。ここで、第１のｐ型半導体領域１１とショットキー電極３との接触面を深さゼロとする。第２のｐ型半導体領域２１および第５のｐ型半導体領域３２の深さはたとえば０．４〜０．８μｍである。第３のｐ型半導体領域３１の深さはたとえば０．８〜１．２μｍである。
【００１５】
また、第１のｐ型半導体領域１１の不純物濃度はたとえば６×１０17ｃｍ-3である。第２のｐ型半導体領域２１および第４のｐ型半導体領域２２の不純物濃度はたとえば３×１０17ｃｍ-3である。第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３の不純物濃度はたとえば１．５×１０17ｃｍ-3である。
【００１６】
また、第１のｐ型半導体領域１１、第２のｐ型半導体領域２１および第３のｐ型半導体領域３１の幅はたとえば３３μｍである。第４のｐ型半導体領域２２および第５のｐ型半導体領域３２の幅はたとえば３３μｍである。第６のｐ型半導体領域３３の幅はたとえば３４μｍである。
【００１７】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、図２に示すように、ｎ型半導体基板１の表面上にｎ型半導体層２をエピタキシャル成長させる。そして、ｎ型半導体層２に対して複数のマスクによるレジストパターン形成とエッチングを複数回交互におこない、ｎ型半導体層２の表面層に、素子の外側に向かうにつれて段階的に浅くなる凹部４１を形成する。
【００１８】
ここでは、凹部４１は３段の階段状に成形されているとする。最も深い部分の深さはたとえば１．２μｍであり、幅はたとえば３３μｍである。そのつぎに深い部分はたとえば０．８μｍの深さであり、その幅はたとえば３３μｍである。最も浅い部分はたとえば０．４μｍの深さであり、その幅はたとえば３４μｍである。
【００１９】
ついで、図３に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部４１内に、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３が形成される。凹部４１の周りのｎ型半導体層２の表面上にはｐ型半導体膜３４が積層される。
【００２０】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３１および第５のｐ型半導体領域３２の上にそれぞれ第２のｐ型半導体領域２１および第４のｐ型半導体領域２２が形成される。第６のｐ型半導体領域３３およびｐ型半導体膜３４の上にはそれぞれｐ型半導体膜２３およびｐ型半導体膜２４が積層される。
【００２１】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２１の上に第１のｐ型半導体領域１１が形成される。第４のｐ型半導体領域２２およびｐ型半導体膜２３，２４の上にはそれぞれｐ型半導体膜１２およびｐ型半導体膜１３，１４が積層される。
【００２２】
ついで、表面研磨をおこない、図４に示すように、ｎ型半導体層２の上の膜、すなわちｐ型半導体膜１２，１３，１４，２３，２４，３４を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００２３】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図５に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上に、酸化膜４３を積層する。この酸化膜４３に対して複数のマスクによるレジストパターン形成とエッチングを複数回交互におこない、酸化膜４３に、素子の外側に向かうにつれて段階的に浅くなる凹部４４を形成する。残った酸化膜４３はイオン注入マスクとなる。
【００２４】
凹部４４はたとえば３段の階段状に成形されており、最も深い部分とつぎに深い部分の幅はたとえば３３μｍである。最も浅い部分の幅はたとえば３４μｍである。このような凹部４４の形成後、後のイオン注入工程において不純物イオンを注入したくない領域上の酸化膜４３の表面を注入マスクとなるレジスト４５で被覆する。
【００２５】
ついで、図６に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３が形成される。
【００２６】
ここで、酸化膜４３の、第４のｐ型半導体領域２２の上の部分は、不純物濃度が３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第４および第５のｐ型半導体領域２２，３２が丁度形成され、かつ不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４３の、第４のｐ型半導体領域２２の上の部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。
【００２７】
また、酸化膜４３の、第６のｐ型半導体領域３３の上の部分は、不純物濃度が１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第６のｐ型半導体領域３３が丁度形成され、かつ不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４３の、第６のｐ型半導体領域３３の上の部分は、不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域２５，１５となる。
【００２８】
ついで、ｎ型半導体層２の上の酸化膜４３およびレジスト４５を除去する。それによって、酸化膜４３の不純物注入領域１５，２５も除去される（図４参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００２９】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスのさらに別の例について説明する。まず、図７に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上に、酸化膜４７を積層する。この酸化膜４７をパターニングして、ｎ型半導体層２の、第１のｐ型半導体領域１１を形成する領域上の表面を露出させる。この露出面の幅はたとえば３３μｍである。
【００３０】
その後、酸化膜４７の上に、イオン注入による不純物注入阻止能力が酸化膜４７とは異なる膜、たとえば窒化膜４８を積層する。この窒化膜４８をパターニングして、酸化膜４７の、第４のｐ型半導体領域２２を形成する領域上の表面を露出させる。この露出面の幅もたとえば３３μｍである。そして、後のイオン注入工程において不純物イオンを注入したくない領域上の酸化膜４７および窒化膜４８の表面を注入マスクとなるレジスト４５で被覆する。窒化膜４８上のレジスト４５は、窒化膜４８が幅３４μｍで露出するように後退させられている。残った酸化膜４７および窒化膜４８はイオン注入マスクとなる。窒化膜４８の存在により、このイオン注入マスクには注入阻止能力の異なる領域が形成されていることになる。
【００３１】
ついで、図８に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３が形成される。
【００３２】
ここで、酸化膜４７の露出部分は、不純物濃度が３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第４および第５のｐ型半導体領域２２，３２が丁度形成され、かつ不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４７の露出部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。
【００３３】
また、窒化膜４８の露出部分、および酸化膜４７の、窒化膜露出部分の下側の部分は、不純物濃度が１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第６のｐ型半導体領域３３が丁度形成され、かつ不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。それによって、窒化膜４８の露出部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。酸化膜４７の、窒化膜露出部分の下側の部分は、不純物濃度が３×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域２５となる。
【００３４】
ついで、ｎ型半導体層２の上の酸化膜４７、窒化膜４８およびレジスト４５を除去する。それによって、酸化膜４７と窒化膜４８の不純物注入領域１５，２５も除去される（図４参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００３５】
実施の形態２．
図９は、本発明の実施の形態２にかかる終端構造を模式的に示す断面図である。図９に示すように、実施の形態２にかかる終端構造では、ショットキー電極３の終端部分の下側に浅い方から順にたとえば第１のｐ型半導体領域１１、第２のｐ型半導体領域２１および第３のｐ型半導体領域３１が設けられている。そして、第２および第３のｐ型半導体領域２１，３１に接してその外側には、浅い方から順にたとえば第４のｐ型半導体領域２２および第５のｐ型半導体領域３２が設けられている。
【００３６】
さらに、第５のｐ型半導体領域３２に接してその外側に第６のｐ型半導体領域３３が設けられている。これら第１のｐ型半導体領域１１、第４のｐ型半導体領域２２および第６のｐ型半導体領域３３により、ショットキー電極３の終端周辺領域は、素子の外側に向かって階段を降りるような形状となっている。そして、ショットキー電極３の周囲の第１、第４および第６のｐ型半導体領域１１，２２，３３とｎ型半導体層２の表面を覆う酸化膜４は階段状になっている。その他の構成、寸法や不純物濃度などは実施の形態１と同じである。
【００３７】
つぎに、図９に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、図１０に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２に、エッチングにより深さが一定の凹部５１を形成する。凹部５１の深さはたとえば１．２μｍであり、幅はたとえば１００μｍである。
【００３８】
ついで、図１１に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部５１内に、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３が形成される。凹部５１の周りのｎ型半導体層２の表面上にはｐ型半導体膜３４が積層される。
【００３９】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３の上にそれぞれ第２のｐ型半導体領域２１、第４のｐ型半導体領域２２およびｐ型半導体膜２３が形成される。ｐ型半導体膜３４の上にはｐ型半導体膜２４が積層される。
【００４０】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２１、第４のｐ型半導体領域２２およびｐ型半導体膜２３の上にそれぞれ第１のｐ型半導体領域１１、ｐ型半導体膜１２およびｐ型半導体膜１３が形成される。ｐ型半導体膜２４の上にはｐ型半導体膜１４が積層される。
【００４１】
ついで、表面研磨をおこない、図１２に示すように、ｎ型半導体層２の上の膜、すなわちｐ型半導体膜１４，２４，３４を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。ついで、図１３に示すように、第１のｐ型半導体領域１１の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成する。そして、エッチングによりｐ型半導体膜１２，１３およびその外側（図の右側）の部分を除去する。
【００４２】
つづいて、再度、第４のｐ型半導体領域２２の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成し、エッチングによりｐ型半導体膜２３およびその外側（図の右側）の部分を除去する。さらに、第６のｐ型半導体領域３３の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成し、エッチングにより第６のｐ型半導体領域３３の外側（図の右側）の部分を除去する（図１３参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図９に示す構成のショットキーダイオードが完成する。
【００４３】
つぎに、図９に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図１４に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上にレジスト５３を被着させる。そして、レジスト５３のパターン形成をおこない、ｎ型半導体層２の、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３を形成する領域の表面を１００μｍの幅で露出させる。
【００４４】
ついで、図１５に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３、第４のｐ型半導体領域２２上のｐ型半導体膜１２および第６のｐ型半導体領域３３上のｐ型半導体膜１３，２３が形成される。
【００４５】
ついで、レジスト５３を除去した後、上述したように、第１のｐ型半導体領域１１の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、エッチング、第４のｐ型半導体領域２２の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、エッチング、第６のｐ型半導体領域３３の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、およびエッチングを順次おこない、ｐ型半導体膜１２，１３，２３およびその外側（図の右側）の部分を除去して階段状にする。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図９に示す構成のショットキーダイオードが完成する。
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
実施の形態３．
図１６は、本発明の実施の形態３にかかる終端構造を模式的に示す断面図である。図１６に示すように、実施の形態３にかかる終端構造では、浅い方から順にたとえば不純物濃度が６×１０17ｃｍ-3の第１のｐ型半導体領域１６、不純物濃度が３×１０17ｃｍ-3の第２のｐ型半導体領域２６、および不純物濃度が１．５×１０17ｃｍ-3の第３のｐ型半導体領域３６が設けられている。
【００５７】
第１のｐ型半導体領域１６の深さはたとえばゼロ〜０．４μｍである。第２のｐ型半導体領域２６の深さはたとえば０．４〜０．８μｍである。第３のｐ型半導体領域３６の深さはたとえば０．８〜１．２μｍである。ショットキー電極３の終端周辺領域は、素子の外側に向かって連続的に下る傾斜状となっている。そのため、第１のｐ型半導体領域１６、第２のｐ型半導体領域２６および第３のｐ型半導体領域３６は、ショットキー電極３の終端から素子の外側に向かってこの順に露出することになる。そして、その露出面を酸化膜４が被覆している。ショットキー電極３および裏面電極５については実施の形態１と同じである。
【００５８】
つぎに、図１６に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２に、エッチングにより深さが一定の凹部を形成する（図１０参照）。この凹部の深さはたとえば１．２μｍであり、幅はたとえば１００μｍである。
【００５９】
ついで、図１７に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部内に第３のｐ型半導体領域３６が形成される。凹部の周りにはｐ型半導体膜３４が積層される。
【００６０】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３６の上に第２のｐ型半導体領域２６が形成される。ｐ型半導体膜３４の上にはｐ型半導体膜２４が積層される。
【００６１】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２６の上に第１のｐ型半導体領域１６が形成される。ｐ型半導体膜２４の上にはｐ型半導体膜１４が積層される。
【００６２】
ついで、表面研磨をおこない、図１８に示すように、ｎ型半導体層２の上の部分を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。ついで、図１９に示すように、第１〜第３のｐ型半導体領域１６，２６，３６よりもショットキーダイオードの中心側の表面をレジスト５９で被覆する。そして、第１〜第３のｐ型半導体領域１６，２６，３６およびそれよりも素子の外側の部分に対してメサエッチングをおこない、傾斜状とする。レジスト５９を除去した後、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１６に示す構成のショットキーダイオードが完成する。
【００６３】
つぎに、図１６に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図２０に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上にレジスト５３を被着させる。そして、レジスト５３のパターン形成をおこない、ｎ型半導体層２の表面を１００μｍの幅で露出させる。
【００６４】
ついで、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第３のｐ型半導体領域１６，２６，３６が形成される。
【００６５】
ついで、レジスト５３を除去した後、上述したように、第１〜第３のｐ型半導体領域１６，２６，３６およびそれよりも素子の外側の部分に対してメサエッチングをおこない、傾斜状とする。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１６に示す構成のショットキーダイオードが完成する。
【００６６】
上述した各実施の形態によれば、エピタキシャル成長により、または１回のイオン注入により、ショットキー電極３の終端周辺領域に第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３または第１〜第３のｐ型半導体領域１６，２６，３６を形成することができるので、逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えたショットキーダイオードを簡素なプロセスで得ることができる。
【００６７】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、基板横方向および深さ方向のいずれについても、２分割の構成としてもよいし、あるいは４分割以上の構成としてもよい。また、終端構造を構成するｐ型半導体領域の不純物濃度が深さ方向に連続的に変化する構成としてもよい。また、フィールドプレート９がない構成としてもよい。また、酸化膜４以外のパッシベーション膜を用いた構成としてもよい。また、イオン注入マスクとして、レジストや酸化膜以外の膜を用いた構成としてもよい。また、上述した各実施の形態の終端構造は、ショットキーダイオードに限らず、ｐｎダイオードやその他のデバイスにも適用可能である。
【００６８】
【発明の効果】
本発明によれば、第２導電型不純物の濃度を高くしながら、第２導電型の半導体領域を構成するエピタキシャル膜を成長させることにより、また第２導電型不純物のドーズ量を高くしながらイオン注入を１回おこなうことにより、ＪＴＥよりなる終端構造が形成されるため、逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えた炭化けい素半導体素子を簡素なプロセスで得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図２】 図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図３】 図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図４】 図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図５】 図１に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図６】 図１に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図７】 図１に示す終端構造の第３の製造方法による製造途中の状態を模式的に示す断面図である。
【図８】 図１に示す終端構造の第３の製造方法による製造途中の状態を模式的に示す断面図である。
【図９】 本発明の実施の形態２にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図１０】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１１】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１２】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１３】 図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１４】 図９に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図１５】 図９に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図１６】 本発明の実施の形態３にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図１７】 図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１８】 図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１９】 図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図２０】 図１６に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図２１】 従来の炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【符号の説明】
１ ｎ型半導体基板
２ 第１導電型の半導体層（ｎ型半導体層）
３ ショットキー電極
１１，１６，２１，２２，２６，３１，３２，３３，３６ 第２導電型の半導体領域（ｐ型半導体領域）
４１ 凹部
４３ イオン注入マスク（酸化膜）
４８ イオン注入マスク（窒化膜）
Claims (5)
- 炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第１導電型の半導体層に、深さが段階的に変化する凹部を形成し、該凹部内に前記第２導電型の半導体領域を、不純物濃度が異なるようにエピタキシャル成長させることを特徴とする炭化けい素半導体素子の製造方法。 - 炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第１導電型の半導体層に凹部を形成し、該凹部内に不純物濃度が異なる半導体膜をエピタキシャル成長させ、該エピタキシャル成長膜を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。 - 炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第２導電型の半導体領域の形成領域上に、厚さの異なる領域を有するイオン注入マスクを設け、該イオン注入マスクを用いて浅いほど不純物濃度が高くなるようにイオン注入をおこなうことにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。 - 炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第２導電型の半導体領域の形成領域上に、注入阻止能力の異なる領域を有するイオン注入マスクを設け、該イオン注入マスクを用いて浅いほど不純物濃度が高くなるようにイオン注入をおこなうことにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。 - 炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第２導電型の半導体領域の形成領域に、浅いほど不純物濃度が高くなるようにイオン注入をおこない、該イオン注入領域を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002109177A JP3873798B2 (ja) | 2002-04-11 | 2002-04-11 | 炭化けい素半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002109177A JP3873798B2 (ja) | 2002-04-11 | 2002-04-11 | 炭化けい素半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303956A JP2003303956A (ja) | 2003-10-24 |
| JP3873798B2 true JP3873798B2 (ja) | 2007-01-24 |
Family
ID=29392710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002109177A Expired - Fee Related JP3873798B2 (ja) | 2002-04-11 | 2002-04-11 | 炭化けい素半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3873798B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150123526A (ko) * | 2014-04-25 | 2015-11-04 | 서강대학교산학협력단 | 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4186919B2 (ja) * | 2004-12-07 | 2008-11-26 | 三菱電機株式会社 | 半導体装置 |
| JP4889645B2 (ja) * | 2005-09-08 | 2012-03-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP4921880B2 (ja) * | 2006-07-28 | 2012-04-25 | 株式会社東芝 | 高耐圧半導体装置 |
| JP2008252143A (ja) * | 2008-07-17 | 2008-10-16 | Mitsubishi Electric Corp | 半導体装置 |
| EP2175497B1 (en) * | 2008-08-12 | 2019-11-20 | Ascatron AB | Avalanche photodiode for ultraviolet photon detection |
| JP5687078B2 (ja) * | 2011-01-28 | 2015-03-18 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2012137412A1 (ja) | 2011-04-05 | 2012-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2013021014A (ja) * | 2011-07-07 | 2013-01-31 | Canon Inc | エネルギー線検出装置の製造方法 |
| JP5982109B2 (ja) * | 2011-10-21 | 2016-08-31 | 昭和電工株式会社 | 炭化珪素半導体装置 |
| WO2013132568A1 (ja) * | 2012-03-05 | 2013-09-12 | 三菱電機株式会社 | 半導体装置 |
| JP6206862B2 (ja) | 2012-05-31 | 2017-10-04 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN103474478A (zh) * | 2013-09-17 | 2013-12-25 | 西安电子科技大学 | 一种碳化硅sbd器件 |
| US9515136B2 (en) | 2014-06-18 | 2016-12-06 | Stmicroelectronics S.R.L. | Edge termination structure for a power integrated device and corresponding manufacturing process |
| CN106298967B (zh) * | 2015-06-02 | 2019-12-27 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅二极管及其制备方法 |
| TWI581425B (zh) * | 2015-11-24 | 2017-05-01 | Macroblock Inc | And a power semiconductor device having an edge terminal structure having a gradation concentration |
| JP6609283B2 (ja) * | 2017-05-22 | 2019-11-20 | 富士電機株式会社 | 炭化珪素半導体装置 |
| CN109148551A (zh) * | 2017-06-15 | 2019-01-04 | 乐山尚鼎科技有限责任公司 | 一种横向恒流二极管 |
| EP3742495A4 (en) * | 2018-02-13 | 2021-09-01 | Shindengen Electric Manufacturing Co., Ltd. | SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR COMPONENT |
| US11817478B2 (en) * | 2020-12-23 | 2023-11-14 | Semiconductor Components Industries, Llc | Termination structures with reduced dynamic output capacitance loss |
| CN113053999B (zh) * | 2021-03-12 | 2023-02-21 | 深圳方正微电子有限公司 | 金属氧化物半导体晶体管及其制备方法 |
| CN113517355B (zh) * | 2021-05-21 | 2023-07-21 | 浙江芯科半导体有限公司 | 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法 |
| CN113517356B (zh) * | 2021-05-21 | 2023-08-04 | 浙江芯科半导体有限公司 | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 |
| CN113809072B (zh) * | 2021-07-26 | 2024-04-02 | 浙江芯国半导体有限公司 | 一种包含肖特基二极管的电路及相关应用 |
| CN115579382A (zh) * | 2022-12-12 | 2023-01-06 | 深圳市森国科科技股份有限公司 | 半导体器件的终端结构及其半导体器件 |
-
2002
- 2002-04-11 JP JP2002109177A patent/JP3873798B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150123526A (ko) * | 2014-04-25 | 2015-11-04 | 서강대학교산학협력단 | 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 |
| KR101590477B1 (ko) | 2014-04-25 | 2016-02-01 | 서강대학교산학협력단 | 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003303956A (ja) | 2003-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873798B2 (ja) | 炭化けい素半導体素子およびその製造方法 | |
| US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
| JP3338058B2 (ja) | ＳｉＣ製電界効果トランジスタの製造方法 | |
| JP3691736B2 (ja) | 半導体装置 | |
| US6770539B2 (en) | Vertical type MOSFET and manufacturing method thereof | |
| TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| TW201308575A (zh) | 半導體功率元件及其製備方法 | |
| JP2011114028A (ja) | ＳｉＣ半導体装置とその製造方法 | |
| JP2007184570A (ja) | 半導体素子及びその製造方法 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| US8637872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2008244371A (ja) | ショットキバリア半導体装置とその製造方法 | |
| JP5715461B2 (ja) | 半導体装置の製造方法 | |
| JP2003068760A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| JP2018082050A (ja) | 炭化珪素半導体素子およびその製造方法 | |
| JP7420485B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP3588256B2 (ja) | ショットキーバリアダイオード | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4764003B2 (ja) | 半導体装置 | |
| JP2003273127A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US20020158246A1 (en) | Semiconductor device and manufacturing method for the same | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| TWI578403B (zh) | 溝渠式蕭基二極體及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3873798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |