JP5982109B2 - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP5982109B2 JP5982109B2 JP2011231911A JP2011231911A JP5982109B2 JP 5982109 B2 JP5982109 B2 JP 5982109B2 JP 2011231911 A JP2011231911 A JP 2011231911A JP 2011231911 A JP2011231911 A JP 2011231911A JP 5982109 B2 JP5982109 B2 JP 5982109B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- concentration
- silicon carbide
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、炭化珪素半導体装置に関するものである。
炭化珪素半導体（ＳｉＣ）は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
従来、ＳｉＣショットキーバリアダイオードは、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。この問題を解決するために、ＳｉＣ半導体素子の一つの表面にｎ型領域とｐ型領域とを並列に配置し、大電流導通時にｐ型領域から少数キャリアである正孔の注入が起こるようにした素子構造が提案されている（例えば、非特許文献１参照）。このような素子構造とした場合、サージ耐量を向上させることができる。
このような素子構造は、ＭＰＳ（Ｍｅｒｇｅｄ ＰＮ Ｓｃｈｏｔｔｋｙ）構造と呼ばれている。ＭＰＳ構造では、半導体素子の一方の表面にショットキーダイオードとｐｎ型ダイオードとを交互に配置している。従来のＭＰＳ構造ではこのようにショットキーバリアダイオード内にｐｎダイオードを設けることで順方向電流サージに強い、すなわち、ＩＦＳＭ（Forward Surge Maximum）が高い構造を実現している。
なお、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｃｏｎｔｒｏｌｌｅｄ Ｓｈｏｔｔｋｙ）ダイオードも基本的な構造はＭＰＳダイオードと同様である。
なお、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｃｏｎｔｒｏｌｌｅｄ Ｓｈｏｔｔｋｙ）ダイオードも基本的な構造はＭＰＳダイオードと同様である。
Ａｎａｌｙｓｉｓ ｏｆ ａ Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ｍｅｒｇｅｄ ｐ−ｉ−ｎ／Ｓｃｈｏｔｔｋｙ （ＭＰＳ） Ｒｅｃｔｉｆｉｅｒ：ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．Ｅｄｌ８；Ｎｏ．９，Ｓｅｐｔｅｍｂｅｒ １９８７：ｐ４０７−４０９
しかしながら、従来のＭＰＳ構造においては、p型オーミック電極をp型半導体層上に設ける際にはp型半導体層に対して数μｍ〜10数μｍのマージンを各p型オーミック電極のために設ける必要があるため、このマージンが素子面積の縮小化を妨げていた。すなわち、従来のＭＰＳ構造は、素子の中央部に複数のｐｎダイオードが設けられ、各ｐｎダイオード上にp型オーミック電極が配置する構成であり、素子の中央部に複数のp型オーミック電極が配置する。この構成では素子の中央部にp型オーミック電極の数だけマージン用のスペースが必要となり、このマージンが素子の微細化を妨げていた。
また、従来のＭＰＳ構造においては、p型オーミック電極が素子の中央部のボンディング領域にあるため、ボンディングの際にボンディングパワーを高めていくと素子特性を損ねる場合があった。
本発明は、上記事情に鑑みてなされたものであって、素子の端部に配置するリング状のＪＴＥ領域に隣接してその内側にリング状にＪＴＥ領域より高濃度のｐ型不純物領域を形成し、そのｐ型不純物領域上の一部にのみp型オーミック電極を設ける構成とすることにより、順方向電流サージ耐性の機能を素子の端部側に担わせると共に、素子の中央部分にp型オーミック電極を配置しないことにより、ボンディング耐性を向上させた炭化珪素半導体装置及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
（１）炭化珪素基板と、前記炭化珪素基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面近傍に、平面視してリング状に形成された低濃度ｐ型ＪＴＥ領域と、前記ｎ型炭化珪素層の表面近傍の前記低濃度ｐ型ＪＴＥの内側に、該低濃度ｐ型ＪＴＥ領域に接触して、平面視してリング状に形成された高濃度ｐ型領域と、前記高濃度ｐ型領域上の一部に形成されたｐ型オーミック電極と、前記ｐ型オーミック電極を覆うと共に、前記高濃度ｐ型領域上及び前記ｎ型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする炭化珪素半導体装置。
（２）前記低濃度ｐ型ＪＴＥ領域が、平面視してリング状に形成された、不純物濃度が異なる複数のp型領域が互いに隣接してなることを特徴とする前項（１）に記載の炭化珪素半導体装置。
（３）前記高濃度ｐ型領域の面積が低濃度ｐ型ＪＴＥ領域で囲繞された領域の面積の０．８〜３．５倍の大きさであることを特徴とする前項（１）又は（２）のいずれかに記載の炭化珪素半導体装置。
（４） 前記低濃度ｐ型ＪＴＥ領域と前記高濃度ｐ型領域とは相似形であって、前記高濃度ｐ型領域のリング形状の幅は前記低濃度ｐ型ＪＴＥのリング形状の幅の２．５〜５倍の大きさであることを特徴とする前項（１）から（３）のいずれか一項に記載の炭化珪素半導体装置。
（１）炭化珪素基板と、前記炭化珪素基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面近傍に、平面視してリング状に形成された低濃度ｐ型ＪＴＥ領域と、前記ｎ型炭化珪素層の表面近傍の前記低濃度ｐ型ＪＴＥの内側に、該低濃度ｐ型ＪＴＥ領域に接触して、平面視してリング状に形成された高濃度ｐ型領域と、前記高濃度ｐ型領域上の一部に形成されたｐ型オーミック電極と、前記ｐ型オーミック電極を覆うと共に、前記高濃度ｐ型領域上及び前記ｎ型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする炭化珪素半導体装置。
（２）前記低濃度ｐ型ＪＴＥ領域が、平面視してリング状に形成された、不純物濃度が異なる複数のp型領域が互いに隣接してなることを特徴とする前項（１）に記載の炭化珪素半導体装置。
（３）前記高濃度ｐ型領域の面積が低濃度ｐ型ＪＴＥ領域で囲繞された領域の面積の０．８〜３．５倍の大きさであることを特徴とする前項（１）又は（２）のいずれかに記載の炭化珪素半導体装置。
（４） 前記低濃度ｐ型ＪＴＥ領域と前記高濃度ｐ型領域とは相似形であって、前記高濃度ｐ型領域のリング形状の幅は前記低濃度ｐ型ＪＴＥのリング形状の幅の２．５〜５倍の大きさであることを特徴とする前項（１）から（３）のいずれか一項に記載の炭化珪素半導体装置。
本発明の「リング状」とは、円状に限らず、矩形に近い形状やその他の形状でも構わない。
本発明の炭化珪素半導体装置によれば、ｎ型炭化珪素層の表面近傍の前記低濃度ｐ型ＪＴＥの内側に、該低濃度ｐ型ＪＴＥ領域に接触して、平面視してリング状に形成された高濃度ｐ型領域と、高濃度ｐ型領域上の一部に形成されたｐ型オーミック電極とを備えた構成を採用したので、ｐ型オーミック電極は素子の端部側に寄っており、ｐ型オーミック電極用のマージンは素子の端部側にだけ設ければよいので、素子面積の縮小化を図ることができる。また、ｐ型オーミック電極は素子の端部側に寄っており、素子の中央部分にはｐ型オーミック電極がないので、ボンディングの際に、ｐ型オーミック電極に起因した素子特性の損失を招くことがない。
本発明の炭化珪素半導体装置によれば、低濃度ｐ型ＪＴＥ領域が、平面視してリング状に形成された、不純物濃度が異なる複数のp型領域が互いに隣接してなる構成を採用することにより、電界集中をより滑らかに緩和することができる。
本発明の炭化珪素半導体装置によれば、高濃度ｐ型領域の面積が低濃度ｐ型ＪＴＥ領域で囲繞された領域の面積の０．８〜３．５倍の大きさである構成を採用することにより、従来のストライプ状のｐｎダイオード構造に比べてＩＦＳＭ能力を低減することなく、ボンディング耐性の向上を図ることができる。
本発明の炭化珪素半導体装置によれば、低濃度ｐ型ＪＴＥ領域と高濃度ｐ型領域とは相似形であって、高濃度ｐ型領域のリング形状の幅は低濃度ｐ型ＪＴＥのリング形状の幅の２．５倍以上の大きさである構成を採用することにより、ＪＴＥの効果を持たせながら高濃度p層を利用して順サージ吸収部分を設けることができる。
以下、本発明について、図を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
〔炭化珪素半導体装置（第1の実施形態）〕
図１（ａ）は、本発明を適用した第1の実施形態の炭化珪素半導体装置（ショットキーバリアダイオード）の一部の一例を示した平面模式図である。図１（ｂ）は、図１（ａ）で示したＡ−Ａ’線に沿った断面模式図である。
図１（ａ）及び図１（ｂ）を参照して以下に詳細に説明する。
図１（ａ）は、本発明を適用した第1の実施形態の炭化珪素半導体装置（ショットキーバリアダイオード）の一部の一例を示した平面模式図である。図１（ｂ）は、図１（ａ）で示したＡ−Ａ’線に沿った断面模式図である。
図１（ａ）及び図１（ｂ）を参照して以下に詳細に説明する。
炭化珪素半導体装置１００は、炭化珪素基板１と、炭化珪素基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に、平面視してリング状に形成された低濃度ｐ型ＪＴＥ領域３と、ｎ型炭化珪素層２の表面近傍の低濃度ｐ型ＪＴＥ３の内側に、該低濃度ｐ型ＪＴＥ領域３に接触して、平面視してリング状に形成された高濃度ｐ型領域４と、高濃度ｐ型領域４上の一部に形成されたｐ型オーミック電極５と、ｐ型オーミック電極５を覆うと共に、高濃度ｐ型領域４上及びｎ型炭化珪素層２上に形成されたショットキー電極６と、ショットキー電極６上に形成された第1の電極（図示せず）と、炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極（図示せず）と、を備えている。
炭化珪素基板１としては、ＳｉＣ単結晶である４Ｈ−ＳｉＣ基板を用いることができる。また、面方位はｃ面であり、オフ角が設けられていてもよい。さらに、Ｓｉ面を用いても、Ｃ面を用いてもよい。このＳｉＣ単結晶基板１は、高濃度にｎ型不純物がドープされたｎ型半導体基板とされている。
ｎ型炭化珪素層２としては、炭化珪素単結晶基板１上にエピタキシャル成長をさせて形成するのが好ましい。
低濃度ｐ型ＪＴＥ領域３は、ショットキー接合の周縁部（素子の端部）における電界集中を緩和するために設けたものである。ショットキー接合の周縁部から周辺に向かって不純物濃度が低くなるように構成されているのが好ましい。
高濃度ｐ型領域（ｐ型不純物領域）４は、ｎ型炭化珪素層２内に形成されて、ｎ型炭化珪素層２との界面にｐｎ接合が形成されることになる。これにより、炭化珪素半導体装置１００の整流性が向上する。
高濃度ｐ型領域４は、ショットキー接合の周縁部（素子の端部）に配置する低濃度ｐ型ＪＴＥ３の内側に低濃度ｐ型ＪＴＥ領域３に接触するように形成されている。すなわち、ｐ型オーミック電極５が上に形成される高濃度ｐ型領域４は、素子の中央部分ではなく、ショットキー接合の周縁部（素子の端部）側に形成されている。
高濃度ｐ型領域４は、ショットキー接合の周縁部（素子の端部）に配置する低濃度ｐ型ＪＴＥ３の内側に低濃度ｐ型ＪＴＥ領域３に接触するように形成されている。すなわち、ｐ型オーミック電極５が上に形成される高濃度ｐ型領域４は、素子の中央部分ではなく、ショットキー接合の周縁部（素子の端部）側に形成されている。
高濃度ｐ型領域４の面積が低濃度ｐ型ＪＴＥ領域３で囲繞された領域（図１中で低濃度ｐ型ＪＴＥ領域３の内側の領域）の面積の０．８〜３．５倍の大きさであるのが好ましい。０．８倍以下では、従来のストライプ状のｐ型不純物領域が有していた順方向電流サージ耐性と同程度の耐性を発揮できないからである。また、３．５倍以上ではパッド電極が焼損してしまいそれ以上耐量は大きくならないためである。
高濃度ｐ型領域４は、低濃度ｐ型ＪＴＥ領域３と相似形であって、高濃度ｐ型領域４のリング形状の幅は低濃度ｐ型ＪＴＥ領域３のリング形状の幅の２．５〜５倍の大きさであるのが好ましい。２．５倍以下では、十分な順方向サージ耐量を得ることが出来ないからである。また、５倍以上では、高濃度ｐ型領域４の面積を大きくするだけで耐量を改善できないからである。
ｐ型オーミック電極５は、ショットキー接合の周縁部（素子の端部）側に配置する高濃度ｐ型領域４上の一部に形成されている。ｐ型オーミック電極５は、素子の中央部分ではなく、ショットキー接合の周縁部（素子の端部）側にのみ設けられている。
このように、順方向電流サージ耐性の機能を素子の端部側に担わせ、素子の中央部分にp型オーミック電極を配置しない構成であるため、ボンディング耐性が向上されている。
ｐ型炭化珪素に対してオーミック性電極を形成する金属の一つとして、チタン−アルミニウム（Ｔｉ−Ａｌ）合金が知られている。
このように、順方向電流サージ耐性の機能を素子の端部側に担わせ、素子の中央部分にp型オーミック電極を配置しない構成であるため、ボンディング耐性が向上されている。
ｐ型炭化珪素に対してオーミック性電極を形成する金属の一つとして、チタン−アルミニウム（Ｔｉ−Ａｌ）合金が知られている。
図２は、ｐ型オーミック電極５の周辺の拡大図であって、後述する合金化前のものである。
図２に示すように、ｐ型オーミック電極５は、高濃度ｐ型領域４側に設けられた第１合金層５ａと、第１合金層５ａを挟んで高濃度ｐ型領域４と反対側に設けられた第２合金層５ｂとの二層構造を有している。なお、電極の断面観察において二層構造が観察されるｐ型オーミック電極５は、オーミック特性が良好で且つ表面状態が良好な電極となっている。これは、後述する炭化珪素半導体装置の製造方法において説明するように、ｐ型オーミック電極５の形成において、チタンを蒸着した後にアルミニウムを積層するという順序になっていることと関連している。したがって、上記積層順序と異なる場合には、明確な層として観察されない。
なお、第１合金層５ａと第２合金層５ｂとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
図２に示すように、ｐ型オーミック電極５は、高濃度ｐ型領域４側に設けられた第１合金層５ａと、第１合金層５ａを挟んで高濃度ｐ型領域４と反対側に設けられた第２合金層５ｂとの二層構造を有している。なお、電極の断面観察において二層構造が観察されるｐ型オーミック電極５は、オーミック特性が良好で且つ表面状態が良好な電極となっている。これは、後述する炭化珪素半導体装置の製造方法において説明するように、ｐ型オーミック電極５の形成において、チタンを蒸着した後にアルミニウムを積層するという順序になっていることと関連している。したがって、上記積層順序と異なる場合には、明確な層として観察されない。
なお、第１合金層５ａと第２合金層５ｂとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
ｐ型オーミック電極５は、少なくともチタン、アルミニウムを含む二元系の合金層である。そして、この合金層のチタンとアルミニウムの割合は、アルミニウム（Ａｌ）が４０〜７０質量％、チタン（Ｔｉ）が２０〜５０質量％であることが好ましい。アルミニウムが４０質量％未満であると、オーミック性を示さないために好ましくなく、アルミニウムが７０質量％を越えると、余剰のアルミニウムが液相を形成して周囲に飛散し、ＳｉＯ２等の保護膜と反応してしまうために好ましくない。また、Ｔｉが２０％未満であると、余剰のアルミが周囲に飛散し、ＳｉＯ２保護膜と反応してしまうために好ましくなく、５０質量％を超えるとオーミック性を示さないために好ましくない。
ショットキー電極６は、高濃度ｐ型領域４及びｎ型炭化珪素層２上に形成され、高濃度ｐ型領域４及びｎ型炭化珪素層２とショットキー金属部５との界面には、金属と半導体との接合によって生じるショットキー障壁が形成され、ショットキー接合領域が形成される。これにより、炭化珪素半導体装置（ショットキーバリアダイオード）１００の順方向の電圧降下をｐｎダイオードに比べて低くするとともに、スイッチング速度を速くすることができる。
なお、電極全体でショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
なお、電極全体でショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
〔炭化珪素半導体装置（第２の実施形態）〕
図３（ａ）は、本発明を適用した第２の実施形態の炭化珪素半導体装置の一部の一例を示した平面模式図である。図３（ｂ）は、図３（ａ）で示したＢ−Ｂ’線に沿った断面模式図である。
図３（ａ）及び図３（ｂ）を参照して以下に詳細に説明する。
図３（ａ）は、本発明を適用した第２の実施形態の炭化珪素半導体装置の一部の一例を示した平面模式図である。図３（ｂ）は、図３（ａ）で示したＢ−Ｂ’線に沿った断面模式図である。
図３（ａ）及び図３（ｂ）を参照して以下に詳細に説明する。
炭化珪素半導体装置２００は、炭化珪素基板１と、炭化珪素基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に、平面視してリング状に形成された、不純物濃度が異なる２個のp型領域３３ａ、３３ｂが互いに隣接してなる低濃度ｐ型ＪＴＥ領域３３と、ｎ型炭化珪素層２の表面近傍の低濃度ｐ型ＪＴＥ３３の内側に、該低濃度ｐ型ＪＴＥ領域３３に接触して、平面視してリング状に形成された高濃度ｐ型領域４と、高濃度ｐ型領域４上の一部に形成されたｐ型オーミック電極５と、ｐ型オーミック電極５を覆うと共に、高濃度ｐ型領域４上及びｎ型炭化珪素層２上に形成されたショットキー電極６と、ショットキー電極６上に形成された第1の電極（図示せず）と、炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極（図示せず）と、を備えている。
第２の実施形態の炭化珪素半導体装置では、低濃度ｐ型ＪＴＥ領域が不純物濃度が異なる２個のp型領域からなる点が第１の実施形態の炭化珪素半導体装置と異なる。
図３で示した例では、不純物濃度が異なるp型領域は２個だが、３個以上であってもよい。
図３で示した例では、不純物濃度が異なるp型領域は２個だが、３個以上であってもよい。
不純物濃度が異なる複数のp型領域は素子の周辺に行くほど、不純物濃度が低くなる構成であることが好ましい。電界集中をより滑らかに緩和できるからである。
図３で示した例では、p型領域３３ｂの方がp型領域３３ａよりも不純物濃度が低いのが好ましい。
図３で示した例では、p型領域３３ｂの方がp型領域３３ａよりも不純物濃度が低いのが好ましい。
〔炭化珪素半導体装置の製造方法〕
本発明の実施形態であるショットキーバリアダイオード１００の製造方法について説明する。図４〜図１２は、本実施形態のショットキーバリアダイオード１００の製造方法の一例を説明する工程断面図である。なお、図１及び図２で示した部材と同一の部材については同一の符号を付している。
本発明の実施形態であるショットキーバリアダイオード１００の製造方法について説明する。図４〜図１２は、本実施形態のショットキーバリアダイオード１００の製造方法の一例を説明する工程断面図である。なお、図１及び図２で示した部材と同一の部材については同一の符号を付している。
本実施形態のショットキーバリアダイオード１００の製造方法は、ＳｉＣ単結晶基板１の表面１ａに低濃度ｐ型ＪＴＥ領域３及び高濃度ｐ型領域４を形成する工程（ｐ型不純物領域形成工程）と、ｐ型オーミック電極５を形成する工程（ｐ型オーミック電極形成工程）と、低濃度ｐ型ＪＴＥ領域３、高濃度ｐ型領域４及びｐ型オーミック電極５を覆うように保護膜７を形成する工程（保護膜形成工程）と、ＳｉＣ単結晶基板１の裏面１ｂに裏面オーミック電極８を形成する工程（裏面オーミック電極形成工程）と、低濃度ｐ型ＪＴＥ領域３、高濃度ｐ型領域４及びｐ型オーミック電極５と接続されたショットキー電極６を形成する工程（ショットキー電極形成工程）と、ショットキー電極６を覆うように表面パッド電極９を形成する工程（表面パッド電極形成工程）と、を備える。
＜ｐ型不純物領域形成工程＞
まず、図４に示すように、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
ｎ型エピタキシャル層（ｎ型炭化珪素層）２上を清浄化するために、基板を洗浄する。洗浄としては例えば、硫酸＋過酸化水素、水酸化アンモニウム＋過酸化水素、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄を行う。
次に、ＣＶＤ法により、ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、酸化膜上にレジストを塗布した後、ステッパーにより、低濃度ｐ型ＪＴＥ領域（ｐ型不純物領域）３及び高濃度ｐ型領域（ｐ型不純物領域）４に対応する窓部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして低濃度ｐ型ＪＴＥ領域３及び高濃度ｐ型領域４に対応する窓部を形成する。
まず、図４に示すように、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
ｎ型エピタキシャル層（ｎ型炭化珪素層）２上を清浄化するために、基板を洗浄する。洗浄としては例えば、硫酸＋過酸化水素、水酸化アンモニウム＋過酸化水素、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄を行う。
次に、ＣＶＤ法により、ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、酸化膜上にレジストを塗布した後、ステッパーにより、低濃度ｐ型ＪＴＥ領域（ｐ型不純物領域）３及び高濃度ｐ型領域（ｐ型不純物領域）４に対応する窓部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして低濃度ｐ型ＪＴＥ領域３及び高濃度ｐ型領域４に対応する窓部を形成する。
次に、窓部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをn方エピタキシャル層２にイオン注入する。その後、再び酸化膜上にレジストを塗布した後、ステッパーにより、高濃度ｐ型領域４に対応する窓部を有するフォトレジストパターンを形成、その後、酸化膜をドライエッチングして高濃度ｐ型領域４に対応する窓部を形成する。次に、窓部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２にイオン注入する。その後、酸化膜を除去する。
次に、ｎ型エピタキシャル層２上に、スパッタ法により炭化膜（例えば、カーボン膜）を形成した後、イオン注入を行ったｐ型不純物の活性化を行うため、高温の熱処理（例えば、１７００℃の熱処理）を不活性ガス雰囲気または真空中で行う。その後、炭化膜を除去する。これにより、低濃度ｐ型ＪＴＥ領域３と高濃度ｐ型領域４を形成する。
なお、炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。
図５は、低濃度ｐ型ＪＴＥ領域３と高濃度ｐ型領域４を形成後の時点の状態を示す断面工程図である。
なお、炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。
図５は、低濃度ｐ型ＪＴＥ領域３と高濃度ｐ型領域４を形成後の時点の状態を示す断面工程図である。
＜保護膜形成工程＞
次に、低濃度ｐ型ＪＴＥ領域３と高濃度ｐ型領域４を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜７を形成する。
図６は、この時点の状態を示す断面工程図である。
次に、低濃度ｐ型ＪＴＥ領域３と高濃度ｐ型領域４を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜７を形成する。
図６は、この時点の状態を示す断面工程図である。
＜裏面オーミック電極形成工程＞
次に、例えばスパッタ法または蒸着法により、低濃度ｐ型ＪＴＥ領域３及び高濃度ｐ型領域４を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次いで、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極８とする。これにより、裏面オーミック電極８は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
図７は、この時点の状態を示す断面工程図である。
次に、図８に示すように、表面保護膜７を除去する。
次に、例えばスパッタ法または蒸着法により、低濃度ｐ型ＪＴＥ領域３及び高濃度ｐ型領域４を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次いで、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極８とする。これにより、裏面オーミック電極８は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
図７は、この時点の状態を示す断面工程図である。
次に、図８に示すように、表面保護膜７を除去する。
＜ｐ型オーミック電極形成工程＞
次に、高濃度ｐ型領域４上に、リフトオフ法やエッチング法等の方法を用いて所望の大きさのｐ型オーミック電極５を形成する。
ｐ型オーミック電極５の形成は、高濃度ｐ型領域４を形成したｎ型エピタキシャル層２上にチタンを積層する工程（チタン積層工程）と、積層されたチタンの上方にアルミニウムを積層する工程（アルミニウム積層工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。
以下では、リフトオフ法を用いた場合について説明する。
次に、高濃度ｐ型領域４上に、リフトオフ法やエッチング法等の方法を用いて所望の大きさのｐ型オーミック電極５を形成する。
ｐ型オーミック電極５の形成は、高濃度ｐ型領域４を形成したｎ型エピタキシャル層２上にチタンを積層する工程（チタン積層工程）と、積層されたチタンの上方にアルミニウムを積層する工程（アルミニウム積層工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。
以下では、リフトオフ法を用いた場合について説明する。
まず、前処理として基板のおもて面（高濃度ｐ型領域４を形成した面）を洗浄する。洗浄としては例えば、硫酸＋過酸化水素、水酸化アンモニウム＋過酸化水素、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄を行う。
次に、清浄化されたおもて面上に酸化膜（図示せず）を形成する。
次に、酸化膜上にレジストを塗布した後、ステッパーにより、ｐ型オーミック電極５を形成する領域（高濃度ｐ型領域４の一部）に対応する部分に開口部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。
次に、ウェットエッチングによって、酸化膜のうち、レジストによって覆われていない部分を除去して高濃度ｐ型領域４の表面の一部（ｐ型オーミック電極５を形成する領域）を露出させる。
次に、清浄化されたおもて面上に酸化膜（図示せず）を形成する。
次に、酸化膜上にレジストを塗布した後、ステッパーにより、ｐ型オーミック電極５を形成する領域（高濃度ｐ型領域４の一部）に対応する部分に開口部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。
次に、ウェットエッチングによって、酸化膜のうち、レジストによって覆われていない部分を除去して高濃度ｐ型領域４の表面の一部（ｐ型オーミック電極５を形成する領域）を露出させる。
（チタン積層工程）
次に、図９に示すように、例えば、スパッタ法または蒸着法を用いて、露出された高濃度ｐ型領域４の表面の一部及びフォトレジスト上にチタン膜を積層する。これにより、チタン層１５ａが形成される。
次に、図９に示すように、例えば、スパッタ法または蒸着法を用いて、露出された高濃度ｐ型領域４の表面の一部及びフォトレジスト上にチタン膜を積層する。これにより、チタン層１５ａが形成される。
（アルミニウム積層工程）
次に、図９に示すように、スパッタ法または蒸着法を用いて、チタン層１５ａ上にアルミニウム層１５ｂを積層する。
ここで、チタン層１５ａ及びアルミニウム層１５ｂの膜厚は、それぞれ１０〜１００００Åであることが好ましく、１００〜１０００Åがより好ましく、５００〜１０００Åが特に好ましい。チタン層１５ａ及びアルミニウム層１５ｂの膜厚が１０Å未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、１００００Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。
次に、図９に示すように、スパッタ法または蒸着法を用いて、チタン層１５ａ上にアルミニウム層１５ｂを積層する。
ここで、チタン層１５ａ及びアルミニウム層１５ｂの膜厚は、それぞれ１０〜１００００Åであることが好ましく、１００〜１０００Åがより好ましく、５００〜１０００Åが特に好ましい。チタン層１５ａ及びアルミニウム層１５ｂの膜厚が１０Å未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、１００００Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。
また、本実施形態では、ｐ型オーミック電極５を形成する際のチタンとアルミニウムとの積層順序を上記のように規定することを特徴とするものである。
次に、リフトオフ（酸化膜及びレジストを剥がす）を行うことにより、図９に示すように、高濃度ｐ型領域４上にチタン層１５ａ及びアルミニウム層１５ｂの積層構造を形成する。
次に、リフトオフ（酸化膜及びレジストを剥がす）を行うことにより、図９に示すように、高濃度ｐ型領域４上にチタン層１５ａ及びアルミニウム層１５ｂの積層構造を形成する。
（熱処理工程）
次に、図１０に示すように、積層されたチタン層１５ａとアルミニウム層１５ｂとを熱処理により合金化してｐ型オーミック電極５を形成する。
熱処理には、赤外線ランプ加熱装置（ＲＴＡ装置）等を用いることができる。熱処理温度は、８８０〜９３０℃が好ましく、８９０〜９１０℃がより好ましい。熱処理温度が８８０℃未満であると合金化反応が充分に促進しないため好ましくなく、９３０℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、１〜５分が好ましく、１〜３分がより好ましい。熱処理時間が１分未満であると合金化反応が充分に促進しないため好ましくなく、５分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウムからなる二元系の合金膜を形成する。
次に、図１０に示すように、積層されたチタン層１５ａとアルミニウム層１５ｂとを熱処理により合金化してｐ型オーミック電極５を形成する。
熱処理には、赤外線ランプ加熱装置（ＲＴＡ装置）等を用いることができる。熱処理温度は、８８０〜９３０℃が好ましく、８９０〜９１０℃がより好ましい。熱処理温度が８８０℃未満であると合金化反応が充分に促進しないため好ましくなく、９３０℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、１〜５分が好ましく、１〜３分がより好ましい。熱処理時間が１分未満であると合金化反応が充分に促進しないため好ましくなく、５分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウムからなる二元系の合金膜を形成する。
＜ショットキー電極形成工程＞
次に、ｐ型オーミック電極５を形成したｎ型エピタキシャル層２上にレジストを塗布した後、フォトレジストパターンを形成する。
次に、スパッタ法または蒸着法により、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをｐ型オーミック電極５を覆うように残すことができる。
次に、ショットキー障壁制御のための熱処理（例えば、６００℃での熱処理）を不活性ガス雰囲気で行い、ショットキー電極６を形成する。ショットキー電極６は、ＳｉＣ単結晶基板１に接続され、ショットキーコンタクトを形成している。
図１１は、この時点の状態を示す断面工程図である。
なお、この工程はリフトオフ法ではなく、ショットキー電極６の形状にレジスト保護膜を形成し、ウェットまたはドライエッチングにてショットキー電極6以外の部分を除去して形成してもよい。
次に、ｐ型オーミック電極５を形成したｎ型エピタキシャル層２上にレジストを塗布した後、フォトレジストパターンを形成する。
次に、スパッタ法または蒸着法により、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをｐ型オーミック電極５を覆うように残すことができる。
次に、ショットキー障壁制御のための熱処理（例えば、６００℃での熱処理）を不活性ガス雰囲気で行い、ショットキー電極６を形成する。ショットキー電極６は、ＳｉＣ単結晶基板１に接続され、ショットキーコンタクトを形成している。
図１１は、この時点の状態を示す断面工程図である。
なお、この工程はリフトオフ法ではなく、ショットキー電極６の形状にレジスト保護膜を形成し、ウェットまたはドライエッチングにてショットキー電極6以外の部分を除去して形成してもよい。
＜おもて面パッド電極形成工程＞
次に、ショットキー電極６を形成したｎ型エピタキシャル層２上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
次に、スパッタ法または蒸着法によって、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、そのレジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー電極６上に残すことができる。
これにより、ショットキー電極６に接続されたおもて面パッド電極（第1の電極）９を形成する。
図１２は、この時点の状態を示す断面工程図である。
次に、ショットキー電極６を形成したｎ型エピタキシャル層２上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
次に、スパッタ法または蒸着法によって、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、そのレジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー電極６上に残すことができる。
これにより、ショットキー電極６に接続されたおもて面パッド電極（第1の電極）９を形成する。
図１２は、この時点の状態を示す断面工程図である。
次に、表面パッド電極９を形成したｎ型エピタキシャル層２上に、パッシベーション膜を塗布する。パッシベーション膜としては、例えば、感光性ポリイミド膜を用いる。
次に、露光・現像により、パターン化されたパッシベーション膜１０を形成する。
図１３は、この時点の状態を示す断面工程図であって、おもて面パッド電極９の表面の一部が露出され、表面パッド電極９の端部９ｃのみを覆うようにパッシベーション膜１０が形成されている。
最後に、スパッタ法で、裏面オーミック電極８上に、裏面パッド電極（第２の電極）１１として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
次に、露光・現像により、パターン化されたパッシベーション膜１０を形成する。
図１３は、この時点の状態を示す断面工程図であって、おもて面パッド電極９の表面の一部が露出され、表面パッド電極９の端部９ｃのみを覆うようにパッシベーション膜１０が形成されている。
最後に、スパッタ法で、裏面オーミック電極８上に、裏面パッド電極（第２の電極）１１として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
以上の工程により、図１に示すショットキーバリアダイオード１００を作製する。
１ 炭化珪素基板
２ ｎ型炭化珪素層
３ 低濃度ｐ型ＪＴＥ領域
４ 高濃度ｐ型領域
５ ｐ型オーミック電極
６ ショットキー電極
８ 裏面オーミック電極
９ おもて面パッド電極（第1の電極）
１１ 裏面パッド電極（第２の電極）
２ ｎ型炭化珪素層
３ 低濃度ｐ型ＪＴＥ領域
４ 高濃度ｐ型領域
５ ｐ型オーミック電極
６ ショットキー電極
８ 裏面オーミック電極
９ おもて面パッド電極（第1の電極）
１１ 裏面パッド電極（第２の電極）
Claims (3)
- 炭化珪素基板と、
前記炭化珪素基板上に形成されたｎ型炭化珪素層と、
前記ｎ型炭化珪素層の表面近傍に、平面視してリング状に形成された低濃度ｐ型ＪＴＥ領域と、
前記ｎ型炭化珪素層の表面近傍の前記低濃度ｐ型ＪＴＥの内側に、該低濃度ｐ型ＪＴＥ領域に接触して、平面視してリング状に形成された高濃度ｐ型領域と、
前記高濃度ｐ型領域上の一部に形成されたｐ型オーミック電極と、
前記ｐ型オーミック電極を覆うと共に、前記高濃度ｐ型領域上及び前記ｎ型炭化珪素層上に形成されたショットキー電極と、
前記ショットキー電極上に形成された第１の電極と、
前記炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備え、
前記リング状に形成された高濃度ｐ型領域で囲まれる領域に、別のｐ型領域が無く、
前記低濃度ｐ型ＪＴＥ領域と前記高濃度ｐ型領域とは相似形であって、前記高濃度ｐ型領域のリング形状の幅は前記低濃度ｐ型ＪＴＥ領域のリング形状の幅の２．５〜５倍の大きさであることを特徴とする炭化珪素半導体装置。 - 前記低濃度ｐ型ＪＴＥ領域が、平面視してリング状に形成された、不純物濃度が異なる複数のｐ型領域が互いに隣接してなることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 前記高濃度ｐ型領域の面積が低濃度ｐ型ＪＴＥ領域で囲繞された領域の面積の０．８〜３．５倍の大きさであることを特徴とする請求項１又は２のいずれかに記載の炭化珪素半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011231911A JP5982109B2 (ja) | 2011-10-21 | 2011-10-21 | 炭化珪素半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011231911A JP5982109B2 (ja) | 2011-10-21 | 2011-10-21 | 炭化珪素半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013089907A JP2013089907A (ja) | 2013-05-13 |
| JP5982109B2 true JP5982109B2 (ja) | 2016-08-31 |
Family
ID=48533494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011231911A Expired - Fee Related JP5982109B2 (ja) | 2011-10-21 | 2011-10-21 | 炭化珪素半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5982109B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107112325B (zh) * | 2015-01-07 | 2020-09-22 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| JP7338759B2 (ja) * | 2017-08-30 | 2023-09-05 | 株式会社レゾナック | ４Ｈ－ＳｉＣ単結晶基板 |
| WO2021019888A1 (ja) * | 2019-07-29 | 2021-02-04 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN111816549A (zh) * | 2020-06-01 | 2020-10-23 | 浙江博蓝特半导体科技股份有限公司 | 碳化硅晶片表面清洗方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002159A (en) * | 1996-07-16 | 1999-12-14 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| JP3873798B2 (ja) * | 2002-04-11 | 2007-01-24 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子およびその製造方法 |
| JP4825026B2 (ja) * | 2006-03-10 | 2011-11-30 | パナソニック株式会社 | ショットキーバリアダイオード及びその製造方法 |
| JP2008251772A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 半導体装置 |
| WO2009101668A1 (ja) * | 2008-02-12 | 2009-08-20 | Mitsubishi Electric Corporation | 炭化珪素半導体装置 |
| JP5449786B2 (ja) * | 2009-01-15 | 2014-03-19 | 昭和電工株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
-
2011
- 2011-10-21 JP JP2011231911A patent/JP5982109B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013089907A (ja) | 2013-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5449786B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JP5408929B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4535151B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6477106B2 (ja) | 半導体装置 | |
| WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
| JP4594113B2 (ja) | 半導体装置の製造方法 | |
| US20090160008A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5341373B2 (ja) | ダイオード | |
| JP5482107B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6411258B2 (ja) | 半導体装置 | |
| JP2008282972A (ja) | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 | |
| JP6010773B2 (ja) | 半導体素子及びその製造方法 | |
| US8956963B2 (en) | Schottky barrier diode and fabricating method thereof | |
| JP5542325B2 (ja) | 半導体デバイスの製造方法 | |
| JP5047133B2 (ja) | 半導体装置の製造方法 | |
| JP5982109B2 (ja) | 炭化珪素半導体装置 | |
| JP5401356B2 (ja) | 半導体装置の製造方法 | |
| JP2013084844A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2015002315A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6256008B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012178494A (ja) | 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5982109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |