JP2015002315A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015002315A JP2015002315A JP2013127284A JP2013127284A JP2015002315A JP 2015002315 A JP2015002315 A JP 2015002315A JP 2013127284 A JP2013127284 A JP 2013127284A JP 2013127284 A JP2013127284 A JP 2013127284A JP 2015002315 A JP2015002315 A JP 2015002315A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- main surface
- insulating layer
- contact
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】電極とp型領域の接触抵抗を低減可能である炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素半導体装置1は、炭化珪素層10と、絶縁層2と、電極50とを備えている。炭化珪素層10は、第1の主面10aに接する第1のp型領域5bと、第1のp型領域5bと接し、かつ第1の主面10aに接する第1の第1のn型領域14とを含む。絶縁層2は、第1の主面10aにおいて第1のp型領域5bと接する。電極50は、第1の主面10aにおいて第1の第1のn型領域14とショットキー接合し、かつ絶縁層2と接する。電極50は、絶縁層2の第4の主面3aと接し、かつ平面視において絶縁層2の側面3cを取り囲むように側面3cと接する。
【選択図】図1
【解決手段】炭化珪素半導体装置1は、炭化珪素層10と、絶縁層2と、電極50とを備えている。炭化珪素層10は、第1の主面10aに接する第1のp型領域5bと、第1のp型領域5bと接し、かつ第1の主面10aに接する第1の第1のn型領域14とを含む。絶縁層2は、第1の主面10aにおいて第1のp型領域5bと接する。電極50は、第1の主面10aにおいて第1の第1のn型領域14とショットキー接合し、かつ絶縁層2と接する。電極50は、絶縁層2の第4の主面3aと接し、かつ平面視において絶縁層2の側面3cを取り囲むように側面3cと接する。
【選択図】図1
Description
本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、より特定的には、炭化珪素層とショットキー接合する電極を備えた炭化珪素半導体装置およびその製造方法に関するものである。
近年、ショットキーバリアダイオード(以下、SBDと称す)などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
たとえば特開平2−151067号公報(特許文献1)には、バリア金属に接してPN接合を選択的に設けた、シリコンからなるジャンクションバリアショットキーダイオード(以下、JBSと称す)が開示されている。当該JBSは、順バイアス時には近隣のPN接合による空乏層が互いに連結し順電流を遮断することがないように形成され、逆バイアス時には近隣のPN接合の空乏層が互いに連結し、逆リーク電流を遮断するように構成されている。
しかしながら、特開平2−151067号公報に記載のシリコンからなるJBSの構造を、単純に炭化珪素からなるJBSに採用すると、炭化珪素層に形成されたp型領域とバリア金属との接触抵抗が大きくなるため、オン電圧が高くなってしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的は、電極とp型領域との接触抵抗を低減可能である炭化珪素半導体装置およびその製造方法を提供することである。
本発明に係る炭化珪素半導体装置は、炭化珪素層と、絶縁層と、電極とを備えている。炭化珪素層は、第1の主面と、第1の主面と反対側の第2の主面とを有し、第1の主面に接する第1のp型領域と、第1のp型領域と接し、かつ第1の主面に接する第1のn型領域とを含む。絶縁層は、第1の主面において第1のp型領域と接する。電極は、第1の主面において第1のn型領域とショットキー接合し、かつ絶縁層と接する。絶縁層は、第1の主面と接する第3の主面と、第3の主面と反対側の第4の主面と、第3の主面および第4の主面を繋ぐ側面とを含む。絶縁層の第4の主面と接し、かつ平面視において絶縁層の側面を取り囲むように側面と接する。
本発明に係る炭化珪素半導体装置の製造方法は、以下の工程を有している。第1の主面と、第1の主面と反対側の第2の主面とを有し、第1の主面に接する第1のp型領域と、第1のp型領域と接し、かつ第1の主面に接する第1のn型領域とを含む炭化珪素層が準備される。第1の主面において第1のp型領域と接する絶縁層が形成される。第1の主面において第1のn型領域とショットキー接合し、かつ絶縁層と接する電極が形成される。絶縁層は、第1の主面と接する第3の主面と、第3の主面と反対側の第4の主面と、第3の主面および第4の主面を繋ぐ側面とを含む。電極を形成する工程は、絶縁層の第4の主面と接し、かつ平面視において絶縁層の側面を取り囲むように側面と接する電極を形成する工程を含む。
本発明によれば、電極とp型領域との接触抵抗を低減可能である炭化珪素半導体装置およびその製造方法を提供することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
はじめに、本発明の実施の形態の概要について説明する。
発明者らは、炭化珪素層に形成されたp型領域とアノード電極との間の接触抵抗を低減する方法について鋭意研究の結果、以下の知見を得て本発明を見出した。炭化珪素層に形成されたp型領域とアノード電極との間の接触抵抗を低減させるために、たとえば当該p型領域とアノード電極との間に、炭化珪素層に形成されたp型領域と低抵抗接触するたとえばNiSiなどの金属層を形成し、その後当該p型領域と、アノード電極と、金属層とを1000℃程度でアニールすることにより、炭化珪素層に形成されたp型領域とアノード電極との接触抵抗を低減することが考えられる。しかしながら、炭化珪素層を1000℃程度の高温でアニールすると、炭化珪素層の表面に荒れが発生することにより、電極と炭化珪素層に形成されたn型領域との間のショットキー接合特性の品質が劣化(特にリーク電流が増大)する懸念がある。発明者らは、金属層の代わりにたとえば二酸化珪素などの絶縁層をp型領域とアノード電極との間に挟み込むことにより、アノード電極とn型領域との間のショットキー接合特性の品質を劣化させることなく、炭化珪素層に形成されたp型領域とアノード電極との接触抵抗を低減可能であるとの知見を得て、本発明を見出した。
発明者らは、炭化珪素層に形成されたp型領域とアノード電極との間の接触抵抗を低減する方法について鋭意研究の結果、以下の知見を得て本発明を見出した。炭化珪素層に形成されたp型領域とアノード電極との間の接触抵抗を低減させるために、たとえば当該p型領域とアノード電極との間に、炭化珪素層に形成されたp型領域と低抵抗接触するたとえばNiSiなどの金属層を形成し、その後当該p型領域と、アノード電極と、金属層とを1000℃程度でアニールすることにより、炭化珪素層に形成されたp型領域とアノード電極との接触抵抗を低減することが考えられる。しかしながら、炭化珪素層を1000℃程度の高温でアニールすると、炭化珪素層の表面に荒れが発生することにより、電極と炭化珪素層に形成されたn型領域との間のショットキー接合特性の品質が劣化(特にリーク電流が増大)する懸念がある。発明者らは、金属層の代わりにたとえば二酸化珪素などの絶縁層をp型領域とアノード電極との間に挟み込むことにより、アノード電極とn型領域との間のショットキー接合特性の品質を劣化させることなく、炭化珪素層に形成されたp型領域とアノード電極との接触抵抗を低減可能であるとの知見を得て、本発明を見出した。
(1)実施の形態に係る炭化珪素半導体装置1は、炭化珪素層10と、絶縁層2と、電極50とを備えている。炭化珪素層10は、第1の主面10aと、第1の主面10aと反対側の第2の主面10bとを有し、第1の主面10aに接する第1のp型領域5bと、第1のp型領域5bと接し、かつ第1の主面10aに接する第1のn型領域14とを含む。絶縁層2は、第1の主面10aにおいて第1のp型領域5bと接する。電極50は、第1の主面10aにおいて第1のn型領域14とショットキー接合し、かつ絶縁層2と接する。絶縁層2は、第1の主面10aと接する第3の主面2bと、第3の主面2bと反対側の第4の主面2aと、第3の主面2bおよび第4の主面2aを繋ぐ側面2cとを含む。電極50は、絶縁層2の第4の主面2aと接し、かつ平面視において絶縁層2の側面2cを取り囲むように側面2cと接する。本明細書において、平面視とは、炭化珪素層10の第1の主面10aの法線方向から見た視野のことである。
実施の形態に係る炭化珪素半導体装置1によれば、絶縁層2は、第1の主面10aにおいて第1のp型領域5bと接し、かつ平面視において絶縁層2の側面2cを取り囲むように側面2cと接する。これにより、第1のp型領域5bと電極50との間の接触抵抗を低減することができる。
(2)上記実施の形態に係る炭化珪素半導体装置1において好ましくは、絶縁層2は二酸化珪素を含む。これにより、第1のp型領域5bと電極50との間の接触抵抗を効果的に低減することができる。
(3)上記実施の形態に係る炭化珪素半導体装置1において好ましくは、絶縁層2の厚みは5nm以上30nm以下である。これにより、第1のp型領域5bと電極50との間の接触抵抗を効果的に低減することができる。
(4)上記実施の形態に係る炭化珪素半導体装置1において好ましくは、平面視において、電極50の外周端部50aよりも外側に位置する第2のp型領域16bをさらに備える。これにより、炭化珪素半導体装置の耐圧を向上させることができる。
(5)上記実施の形態に係る炭化珪素半導体装置1において好ましくは、平面視において、第2のp型領域16bを取り囲むように配置された第2のn型領域17をさらに備える。これにより、炭化珪素半導体装置の耐圧を向上させることができる。
(6)上記実施の形態に係る炭化珪素半導体装置1において好ましくは、電極50は、チタンを含む。これにより、第1のp型領域5bと電極50との間の接触抵抗を効果的に低減することができる。
(7)実施の形態に係る炭化珪素半導体装置1の製造方法は、以下の工程を有している。第1の主面10aと、第1の主面10aと反対側の第2の主面10bとを有し、第1の主面10aに接する第1のp型領域5bと、第1のp型領域5bと接し、かつ第1の主面10aに接する第1のn型領域14とを含む炭化珪素層10が準備される。第1の主面10aにおいて第1のp型領域5bと接する絶縁層2が形成される。第1の主面10aにおいて第1のn型領域14とショットキー接合し、かつ絶縁層2と接する電極50が形成される。絶縁層2は、第1の主面10aと接する第3の主面2bと、第3の主面2bと反対側の第4の主面2aと、第3の主面2bおよび第4の主面2aを繋ぐ側面2cとを含む。電極50を形成する工程は、絶縁層2の第4の主面2aと接し、かつ平面視において絶縁層2の側面2cを取り囲むように側面2cと接する電極50を形成する工程を含む。
実施の形態に係る炭化珪素半導体装置1の製造方法によれば、第1の主面10aにおいて第1のp型領域5bと接する絶縁層2が形成され、かつ絶縁層2の第4の主面2aと接し、かつ平面視において絶縁層2の側面2cを取り囲むように側面2cと接する電極50が形成される。これにより、第1のp型領域5bと電極50との間の接触抵抗を低減可能な炭化珪素半導体装置1を得ることができる。
(8)上記実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、絶縁層2を形成する工程は、第1のn型領域14および第1のp型領域5bに接して絶縁層2を形成する工程と、第1のn型領域14に接する絶縁層2の領域を除去する工程とを含む。これにより、第1のp型領域5bと電極50との間の接触抵抗を低減可能な炭化珪素半導体装置1を効率的に得ることができる。
(9)上記実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、絶縁層2を形成する工程は、化学気相成長法により絶縁層2を形成する工程を含む。これにより、第1のp型領域5bと電極50との間の接触抵抗を低減可能な炭化珪素半導体装置1を効率的に得ることができる。
(10)上記実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、絶縁層2を形成する工程は、化学気相成長法により絶縁層2を形成する工程の後、絶縁層2をアニールする工程を含む。絶縁層2をアニールすることにより絶縁層2の膜質が変化することにより、第1のp型領域5bと電極50との間の接触抵抗を効率的に低減することができる。
(11)上記実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、絶縁層2をアニールする工程は、絶縁層2を800℃以上900℃以下の温度でアニールする工程を含む。これにより、第1のp型領域5bと電極50との間の接触抵抗を効率的に低減することができる。
(12)上記実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、絶縁層2を形成する工程は、炭化珪素層10の第1のp型領域5bを熱酸化することにより行われる。これにより、簡易なプロセスにより、第1のp型領域5bと電極50との間の接触抵抗を低減可能な炭化珪素半導体装置1を得ることができる。
次に、本発明の実施の形態についてより詳細に説明する。
まず、本発明の一実施の形態に係る炭化珪素半導体装置であるJBSの構造について、図1〜図3を参照して説明する。
まず、本発明の一実施の形態に係る炭化珪素半導体装置であるJBSの構造について、図1〜図3を参照して説明する。
図1に示すように本実施の形態のJBS1は、炭化珪素層10と、ショットキー電極50と、絶縁層2と、カソード電極30と、上部配線60と、パッド電極40と、保護膜70とを主に有している。炭化珪素層10は、たとえばポリタイプ4Hの六方晶炭化珪素からなり、かつn型の導電型を有している。炭化珪素層10は、第1の主面10aと、第1の主面10aとは反対側の第2の主面10bとを有している。
炭化珪素層10は、第1のp型領域5bと、第2のp型領域16bと、第3のp型領域3と、第2のn型領域17と、n+基板11と、電界停止層12と、第1のn型領域14とを含んでいる。第1のp型領域5bと、第2のp型領域16bと、第3のp型領域3の各々は、たとえばアルミニウム(Al)やホウ素(B)などの不純物がイオン注入されたp型の導電型を有する領域である。第3のp型領域3は、第4のp型領域5aと、第4のp型領域5aよりも低い不純物濃度を有する第5のp型領域16aとを含んでいてもよい。第4のp型領域5aは、2つの第5のp型領域16aにより挟まれて形成されていてもよい。第1のp型領域5bおよび第4のp型領域5aの各々における不純物濃度は、たとえば1×1019cm-3程度である。第2のp型領域16bおよび第5のp型領域16aは、ガードリング領域である。第2のp型領域16bおよび第5のp型領域16aの各々における不純物濃度は、たとえば1×1017cm-3以上3×1017cm-3以下程度である。
第1のp型領域5b、第2のp型領域16bおよび第3のp型領域3の各々は、第1の主面10aに接している。第2のp型領域16bは、平面視において、ショットキー電極50の外周端部50aよりも外側に配置され、第3のp型領域3および第1のp型領域5bを取り囲んでいる。第3のp型領域3は、平面視において、第1のp型領域5bを取り囲んでいる。
n+基板11は、単結晶炭化珪素からなり、たとえば窒素(N)などの不純物を含んでいる。n+基板に含まれるたとえば窒素などの不純物の濃度は、たとえば5×1018cm-3程度である。電界停止層12および第1のn型領域14の各々は、炭化珪素エピタキシャル層であり、たとえば窒素(N)などの不純物を含んでいる。電界停止層12に含まれる窒素などの不純物濃度はたとえば5×1017cm-3程度以上1×1018cm-3程度以下である。第1のn型領域14に含まれる窒素などの不純物濃度はたとえば7×1015cm-3である。第1のn型領域14は、第1の主面10aに接し、かつ第1のp型領域5b、第2のp型領域16bおよび第3のp型領域3の各々の底面および側壁面に接している。第1のp型領域5b、第2のp型領域16bおよび第3のp型領域3の各々は、炭化珪素層10内において、炭化珪素層10の第1の主面10aから第2の主面10bに向かって伸長するように形成されている。
第2のn型領域17は、平面視において、第2のp型領域16bを取り囲み、断面視において第1の主面10aに接している。第2のn型領域17は、たとえばリン(P)などがイオン注入されたn型の導電型を有するフィールドストップ領域である。第2のn型領域17における不純物濃度は、第1のn型領域14における不純物濃度よりも高い。
絶縁層2は、炭化珪素層10の第1の主面10aにおいて複数の第1のp型領域5bの各々と接するように配置されている。第1の主面10aにおいて第3のp型領域3に含まれる第4のp型領域5aと接するように絶縁層2eが配置されていてもよい。絶縁層2、2aは、たとえば二酸化珪素を含む。絶縁層2、2aは、電気的に絶縁性を有する材料を含んでいればよく、たとえば窒化珪素などであってもよい。
図2を参照して、絶縁層2は、炭化珪素層10の第1の主面10aと接する第3の主面2bと、第3の主面2bと反対側の第4の主面2aと、第3の主面2bおよび第4の主面2aを繋ぐ側面2cとを含む。絶縁層2は、第1のp型領域5bの上に形成されるので、第1のp型領域5bのパターンによっては、平面視において直線状に形成されていてもよく、円状に形成されていてもよい。
電極50は、炭化珪素層10の第1の主面10aにおいて第1のn型領域14に接しており、第1のn型領域14とショットキー接合しているショットキー電極である。電極50は、第1のp型領域5bに接して設けられた絶縁層2の第4の主面2aに接し、かつ平面視において絶縁層2の側面2cを取り囲むように側面2cと接して配置されている。電極50は、第3のp型領域3に含まれる第4のp型領域5aに接して設けられた絶縁層2eと接していてもよいし、第3のp型領域3に含まれる第5のp型領域16aと接していてもよい。また電極50は、絶縁層2eを介さずに直接、第3のp型領域3に含まれる第4のp型領域5aおよび第5のp型領域16aに接していてもよい。電極50は、たとえばチタン(Ti)からなる。電極50として、チタン以外にもたとえばニッケル(Ni)、窒化チタン(TiN)、金(Au)、モリブデン(Mo)およびタングステン(W)など、炭化珪素層10とショットキー接合可能な金属であればよい。
図3を参照して、第1のp型領域5bと電極50との間の接触抵抗と、絶縁層2の厚みとの関係について説明する。なお、第1のp型領域5bと電極50との間の接触抵抗とは、絶縁層2を介した第1のp型領域5bと電極50との間の抵抗のことである。第1のp型領域5bと電極50との間に絶縁層2が存在しない(つまり絶縁層2の厚みが0)の場合における、第1のp型領域5bと電極50との間の接触抵抗はR1であると仮定する。第1のp型領域5bと電極50との間に薄い絶縁層2を配置すると、当該接触抵抗は徐々に減少し、絶縁層2の厚みが厚みT2において当該接触抵抗は最小となると考えられる。絶縁層2の厚みを徐々に大きくしていくと、絶縁層2の厚みが厚みT1において、絶縁層2が存在しない場合における接触抵抗と同じ接触抵抗を示し、絶縁層2の厚みを厚みT1よりも大きくすると、当該接触抵抗は増大すると考えられる。絶縁層2の厚みTは、たとえば10nm程度であり、好ましくは5nm以上30nm以下程度である。
図1を参照して、ショットキー電極50に接して上部配線60が形成されている。上部配線60はたとえばアルミニウムからなり、上部配線60の厚みはたとえば5μm程度である。上部配線60、ショットキー電極50および第1の主面10aに接して保護膜70が形成されている。第4のp型領域5aに接して絶縁層2eが設けられている場合、保護膜70は絶縁層2eに接していてもよい。また、n+基板11と接してカソード電極30が配置されている。カソード電極30はたとえばニッケルからなる。さらに、カソード電極30に接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極40が配置されている。
次に、本発明の一実施の形態に係る炭化珪素半導体装置であるJBS1の製造方法について、図4〜図13を参照して説明する。
図5を参照して、まず、エピタキシャル基板準備工程(S10:図4)が実施される。具体的には、たとえばポリタイプが4Hである六方晶炭化珪素からなるインゴット(図示しない)をスライスすることにより、導電型がn型のn+基板11が準備される。n+基板には、たとえば窒素(N)などの不純物が含まれている。n+基板に含まれる不純物濃度は、たとえば5×1018cm-3程度である。
次に、n+基板11上に電界停止層12と第1のn型領域14とがエピタキシャル成長によって形成される。電界停止層12はn型を有する炭化珪素層である。その後、電界停止層12上に導電型がn型である第1のn型領域14が形成される。第1のn型領域14に含まれる窒素などの不純物濃度はたとえば7×1015cm-3程度である。第1のn型領域14の厚みはたとえば15μm程度である。
次に、イオン注入工程(S20:図4)が実施される。図6を参照して、たとえばAl(アルミニウム)イオンが、第1のn型領域14内に注入されることにより、第1のp型領域5bと、第2のp型領域16bと、第3のp型領域3とが炭化珪素層10の第1の主面10aに接するように形成される。第3のp型領域3は、第4のp型領域5aと、第4のp型領域5aを挟むように形成された第5のp型領域16aとを含む。第1のp型領域5bおよび第4のp型領域5aの各々の不純物濃度は、たとえば1×1019cm-3程度である。第5のp型領域16aおよび第2のp型領域16bの各々の不純物濃度は、たとえば1×1017cm-3以上3×1017cm-3以下程度である。同様に、たとえばP(リン)などが、第1のn型領域14内に注入されることにより、導電型がn型である第2のn型領域17が形成される。
次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中、1800℃程度の温度で炭化珪素層10が加熱されることにより、上記イオン注入工程にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。以上により、第1の主面10aと、第1の主面10aと反対側の第2の主面10bとを有し、第1の主面10aに接する第1のp型領域5bと、第2のp型領域16bと、第3のp型領域3と、第1のp型領域5bと接し、かつ第1の主面10aに接する第1のn型領域14と、第2のp型領域16bの外周側に配置された第2のn型領域17とを含む炭化珪素層10が準備される。
次に、絶縁層形成工程(S30:図4)が実施される。絶縁層形成工程(S30:図4)は、絶縁層を堆積する工程(S31:図8)と、絶縁層をアニールする工程(S32:図8)とを有していてもよい。たとえば、図7を参照して、たとえば二酸化珪素からなる絶縁層2が炭化珪素層10の第1の主面10aに接して形成される。具体的には、絶縁層を堆積する工程(S31:図8)において、絶縁層2が、たとえば低圧化学的気相成長法(Low Pressure Chemical Vapor Deposition)により炭化珪素層10の第1の主面10aにおいて、第1のp型領域5bと、第2のp型領域16bと、第3のp型領域3と、第1のn型領域14と、第2のn型領域17とに接するように堆積される。低圧化学的気相成長法による絶縁層2の堆積は、たとえば690℃の温度下において行われる。
次に、絶縁層をアニールする工程(S32:図8)が実施される。具体的には、化学気相成長法により絶縁層2が炭化珪素層10の第1の主面10aに接して形成された後、絶縁層2が、絶縁層2を堆積する温度よりも高い温度(たとえば800℃以上900℃以下の温度)でアニールされる。これにより、絶縁層2の膜質が緻密になるように改質されてもよい。
次に、図9を参照して、絶縁層2の第1の主面10aと接する面とは反対の面であって、第1のp型領域5bに対向する位置にマスクパターン4が形成される。マスクパターン4は、第4のp型領域5aに対向する位置に形成されてもよい。マスクパターン4の形成は、フォトリソグラフィー法によって行われる。マスクパターン4はたとえばレジスト層からなる。
次に、図10を参照して、絶縁層2の一部がエッチングにより除去される。具体的には、第1のp型領域5bおよび第4のp型領域5aの各々に接して形成された絶縁層2を残し、第1のn型領域14、第2のn型領域17および第2のp型領域16bの各々に接して形成された絶縁層2を除去するように、絶縁層2の一部がエッチングされる。また第1のp型領域5bに接して形成された絶縁層2を残し、第4のp型領域5a、第1のn型領域14、第2のn型領域17および第2のp型領域16bの各々に接して形成された絶縁層2を除去するように、絶縁層2の一部がエッチングされてもよい。エッチングは、ドライエッチングでもよいし、ウェットエッチングでもよい。ウェットエッチングの場合、炭化珪素層10の第1の主面10aが削られることを抑制できるので好ましい。次に、マスクパターン4が除去される。以上により、炭化珪素層10の第1の主面10aにおいて第1のp型領域5bおよび第4のp型領域5aと接する絶縁層2が形成される(図11参照)。図11に示すように、絶縁層2は、炭化珪素層10の第1の主面10aと接する第3の主面2bと、第3の主面2bと反対側の第4の主面2aと、第3の主面2bおよび第4の主面2aを繋ぐ側面2cとを含んでいる。
絶縁層形成工程(S30:図4)は、炭化珪素層10の第1のp型領域5bの表面を熱酸化することにより行われてもよい。具体的には、炭化珪素層10の第1の主面10aを1300℃程度の温度で熱酸化することにより、炭化珪素層10の第1の主面10aに接する絶縁層2を形成してもよい。その後、上記フォトリソグラフィー法を用いることにより、炭化珪素層10の第1の主面10aにおいて第1のp型領域5bおよび第4のp型領域5aと接する絶縁層2が形成されてもよい。
次に、ショットキー電極形成工程(S40:図4)が実施される。具体的には、図12を参照して、たとえばチタン(Ti)、ニッケル(Ni)、モリブデン(Mo)またはタングステン(W)などを含むショットキー電極50が、第1の主面10aにおいて第1のn型領域14と接し、かつ絶縁層2に接するように形成される。ショットキー電極形成工程では、絶縁層2の第4の主面2aと接し、かつ平面視において絶縁層2の側面2cを取り囲むように側面2cと接する電極50が形成される。
次に、アニール工程(S50:図4)が実施される。図12を参照して、絶縁層20と第1のn型領域14の各々に接するショットキー電極50が形成された炭化珪素層10が、たとえば500℃程度の温度でアニールされる。アニール温度は、好ましくは、400℃以下700℃以上程度であり、より好ましくは、350℃以下500℃以上程度である。これにより、ショットキー電極50は、炭化珪素層10の第1のn型領域14とショットキー接合するように形成される。以上により、炭化珪素層10の第1の主面10aにおいて第1のn型領域14とショットキー接合し、かつ絶縁層2と接するショットキー電極50が形成される。
次に、上部配線形成工程(S60:図4)が実施される。図13を参照して、たとえば、ショットキー電極50上にアルミニウムからなる上部配線60が形成される。その後、たとえば化学的気相成長法により、上部配線60、ショットキー電極50および絶縁層20の第3の主面に接する保護膜70が形成される。保護膜70は、たとえば二酸化珪素、窒化珪素またはそれらの積層膜からなる。
次に、裏面研削工程が実施されてもよい。たとえば炭化珪素層10の第2の主面10bを研削することにより、炭化珪素層10の厚みが低減される。研削後の炭化珪素層10の厚みはたとえば100μm以上150μm以下程度である。
次に、カソード電極形成工程(S70:図4)が実施される。具体的には、炭化珪素層10の第2の主面10bと接触するように、たとえばニッケルからなるカソード電極30が形成される。次に、たとえば、第2の主面10b上に形成されたカソード電極30に対してレーザー光が照射される。レーザーとして、たとえば波長が355nmのYAGレーザーが用いられる。カソード電極30に対してレーザー光が照射されることにより、カソード電極30が1000℃程度に加熱される。これにより、炭化珪素層10とオーミック接合するカソード電極30が形成される。次に、カソード電極30に接して、たとえばチタン、ニッケル、銀またはそれらからなる合金からなるパッド電極40が形成される。これにより、図1に示す炭化珪素半導体装置としてのJBS1が完成する。
次に、本実施の形態に係るJBS1の作用効果について説明する。
本実施の形態に係るJBS1によれば、絶縁層2は、第1の主面10aにおいて第1のp型領域5bと接する。ショットキー電極50は、絶縁層2の第4の主面2aと接し、かつ平面視において側面2cを取り囲むように側面2cに接する。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を低減することができる。
本実施の形態に係るJBS1によれば、絶縁層2は、第1の主面10aにおいて第1のp型領域5bと接する。ショットキー電極50は、絶縁層2の第4の主面2aと接し、かつ平面視において側面2cを取り囲むように側面2cに接する。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を低減することができる。
また本実施の形態に係るJBS1によれば、絶縁層2は二酸化珪素を含む。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を効果的に低減することができる。
さらに本実施の形態に係るJBS1によれば、絶縁層2の厚みは5nm以上30nm以下である。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を効果的に低減することができる。
さらに本実施の形態に係るJBS1によれば、平面視において、ショットキー電極50の外周端部50aよりも外側に位置する第2のp型領域16bをさらに備える。これにより、JBS1の耐圧を向上させることができる。
さらに本実施の形態に係るJBS1によれば、平面視において、第2のp型領域16bを取り囲むように配置された第2のn型領域17をさらに備える。これにより、JBS1の耐圧を向上させることができる。
さらに本実施の形態に係るJBS1によれば、ショットキー電極50は、チタンを含む。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を効果的に低減することができる。
本実施の形態に係るJBS1の製造方法によれば、第1の主面10aにおいて第1のp型領域5bと接する絶縁層2が形成される。絶縁層2の第4の主面2aと接し、かつ平面視において側面2cを取り囲むように側面2cと接するショットキー電極50が形成される。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を低減可能なJBS1を得ることができる。
また本実施の形態に係るJBS1の製造方法によれば、絶縁層2を形成する工程は、第1のn型領域14および第1のp型領域5bに接して絶縁層2を形成する工程と、第1のn型領域14に接する絶縁層2の領域を除去する工程とを含む。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を低減可能なJBS1を効率的に得ることができる。
さらに本実施の形態に係るJBS1の製造方法によれば、絶縁層2を形成する工程は、化学気相成長法により絶縁層2を形成する工程を含む。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を低減可能なJBS1を効率的に得ることができる。
さらに本実施の形態に係るJBS1の製造方法によれば、絶縁層2を形成する工程は、化学気相成長法により絶縁層2を形成する工程の後、絶縁層2をアニールする工程を含む。絶縁層2をアニールすることにより絶縁層2の膜質が変化することにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を効率的に低減することができる。
さらに本実施の形態に係るJBS1の製造方法によれば、絶縁層2をアニールする工程は、絶縁層2を800℃以上900℃以下の温度でアニールする工程を含む。これにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を効率的に低減することができる。
さらに本実施の形態に係るJBS1の製造方法によれば、絶縁層2を形成する工程は、炭化珪素層10の第1のp型領域5bを熱酸化することにより行われる。これにより、簡易なプロセスにより、第1のp型領域5bとショットキー電極50との間の接触抵抗を低減可能なJBS1を得ることができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 炭化珪素半導体装置(JBS)、2 絶縁層、2a 第4の主面、2b 第3の主面、2c 側面、3 第3のp型領域、4 マスクパターン、5a 第4のp型領域、5b 第1のp型領域、10 炭化珪素層、10a 第1の主面、10b 第2の主面、11 基板、12 電界停止層、14 第1のn型領域、16a 第5のp型領域、16b 第2のp型領域、17 第2のn型領域、30 カソード電極、40 パッド電極、50 電極(ショットキー電極)、60 上部配線、70 保護膜、T,T1,T2 厚み。
Claims (12)
- 第1の主面と、前記第1の主面と反対側の第2の主面とを有し、前記第1の主面に接する第1のp型領域と、前記第1のp型領域と接し、かつ前記第1の主面に接する第1のn型領域とを含む炭化珪素層と、
前記第1の主面において前記第1のp型領域と接する絶縁層と、
前記第1の主面において前記第1のn型領域とショットキー接合し、かつ前記絶縁層と接する電極とを備え、
前記絶縁層は、前記第1の主面と接する第3の主面と、前記第3の主面と反対側の第4の主面と、前記第3の主面および前記第4の主面を繋ぐ側面とを含み、
前記電極は、前記絶縁層の前記第4の主面と接し、かつ平面視において前記絶縁層の前記側面を取り囲むように前記側面と接する、炭化珪素半導体装置。 - 前記絶縁層は二酸化珪素を含む、請求項1に記載の炭化珪素半導体装置。
- 前記絶縁層の厚みは5nm以上30nm以下である、請求項1または2に記載の炭化珪素半導体装置。
- 平面視において、前記電極の外周端部よりも外側に位置する第2のp型領域をさらに備えた、請求項1〜3のいずれか1項に記載の炭化珪素半導体装置。
- 平面視において、前記第2のp型領域を取り囲むように配置された第2のn型領域をさらに備えた、請求項4に記載の炭化珪素半導体装置。
- 前記電極は、チタンを含む、請求項1〜5のいずれか1項に記載の炭化珪素半導体装置。
- 第1の主面と、前記第1の主面と反対側の第2の主面とを有し、前記第1の主面に接する第1のp型領域と、前記第1のp型領域と接し、かつ前記第1の主面に接する第1のn型領域とを含む炭化珪素層を準備する工程と、
前記第1の主面において前記第1のp型領域と接する絶縁層を形成する工程と、
前記第1の主面において前記第1のn型領域とショットキー接合し、かつ前記絶縁層と接する電極を形成する工程とを備え、
前記絶縁層は、前記第1の主面と接する第3の主面と、前記第3の主面と反対側の第4の主面と、前記第3の主面および前記第4の主面を繋ぐ側面とを含み、
前記電極を形成する工程は、前記絶縁層の前記第4の主面と接し、かつ平面視において前記絶縁層の前記側面を取り囲むように前記側面と接する前記電極を形成する工程を含む、炭化珪素半導体装置の製造方法。 - 前記絶縁層を形成する工程は、前記第1のn型領域および前記第1のp型領域に接して前記絶縁層を形成する工程と、
前記第1のn型領域に接する前記絶縁層の領域を除去する工程とを含む、請求項7に記載の炭化珪素半導体装置の製造方法。 - 前記絶縁層を形成する工程は、化学気相成長法により前記絶縁層を形成する工程を含む、請求項7または8に記載の炭化珪素半導体装置の製造方法。
- 前記絶縁層を形成する工程は、化学気相成長法により前記絶縁層を形成する工程の後、前記絶縁層をアニールする工程を含む、請求項9に記載の炭化珪素半導体装置の製造方法。
- 前記絶縁層をアニールする工程は、前記絶縁層を800℃以上900℃以下の温度でアニールする工程を含む、請求項10に記載の炭化珪素半導体装置の製造方法。
- 前記絶縁層を形成する工程は、前記炭化珪素層の前記第1のp型領域を熱酸化することにより行われる、請求項7または8に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127284A JP2015002315A (ja) | 2013-06-18 | 2013-06-18 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127284A JP2015002315A (ja) | 2013-06-18 | 2013-06-18 | 炭化珪素半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015002315A true JP2015002315A (ja) | 2015-01-05 |
Family
ID=52296641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013127284A Pending JP2015002315A (ja) | 2013-06-18 | 2013-06-18 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015002315A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020137933A1 (ja) * | 2018-12-27 | 2020-07-02 | 京セラ株式会社 | 電気回路及び電気装置 |
WO2020137931A1 (ja) * | 2018-12-27 | 2020-07-02 | 京セラ株式会社 | タンデムダイオード、電気回路及び電気装置 |
-
2013
- 2013-06-18 JP JP2013127284A patent/JP2015002315A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020137933A1 (ja) * | 2018-12-27 | 2020-07-02 | 京セラ株式会社 | 電気回路及び電気装置 |
WO2020137931A1 (ja) * | 2018-12-27 | 2020-07-02 | 京セラ株式会社 | タンデムダイオード、電気回路及び電気装置 |
CN113196502A (zh) * | 2018-12-27 | 2021-07-30 | 京瓷株式会社 | 串联二极管、电路以及电气装置 |
JP7456940B2 (ja) | 2018-12-27 | 2024-03-27 | 京セラ株式会社 | 電気回路及び電気装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014038282A1 (ja) | ワイドギャップ半導体装置およびその製造方法 | |
JP6477106B2 (ja) | 半導体装置 | |
JP5408929B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
JP2009158519A (ja) | 半導体装置及びその製造方法 | |
JP6312933B2 (ja) | 電力用半導体装置 | |
JP2014170891A (ja) | 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法 | |
JP6010773B2 (ja) | 半導体素子及びその製造方法 | |
JP2015173158A (ja) | ワイドバンドギャップ半導体装置 | |
JP2014053393A (ja) | ワイドギャップ半導体装置およびその製造方法 | |
WO2014136477A1 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2014078660A (ja) | ワイドギャップ半導体装置およびその製造方法 | |
JP2015076592A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2011165880A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6028676B2 (ja) | 炭化珪素半導体装置 | |
JP2013084844A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2016178336A (ja) | 半導体装置の製造方法 | |
JP2014241345A (ja) | 炭化珪素半導体装置の製造方法 | |
JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2015002315A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009224642A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2015201604A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5243815B2 (ja) | 半導体装置 | |
JP2013089907A (ja) | 炭化珪素半導体装置 | |
JP2007235064A (ja) | ショットキーバリア半導体装置及びその製造方法 |