JP6028676B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6028676B2
JP6028676B2 JP2013107133A JP2013107133A JP6028676B2 JP 6028676 B2 JP6028676 B2 JP 6028676B2 JP 2013107133 A JP2013107133 A JP 2013107133A JP 2013107133 A JP2013107133 A JP 2013107133A JP 6028676 B2 JP6028676 B2 JP 6028676B2
Authority
JP
Japan
Prior art keywords
silicon carbide
main surface
region
type region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013107133A
Other languages
English (en)
Other versions
JP2014229697A (ja
Inventor
和田　圭司
圭司 和田
健司 神原
健司 神原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013107133A priority Critical patent/JP6028676B2/ja
Priority to PCT/JP2014/059726 priority patent/WO2014188794A1/ja
Priority to US14/892,163 priority patent/US9559217B2/en
Publication of JP2014229697A publication Critical patent/JP2014229697A/ja
Application granted granted Critical
Publication of JP6028676B2 publication Critical patent/JP6028676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Description

本発明は、炭化珪素半導体装置に関するものであり、より特定的には、ショットキー電極を備えた炭化珪素半導体装置に関するものである。
近年、ショットキーバリアダイオード（以下、ＳＢＤと称す）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
たとえば特開平３−１８５８７０号公報（特許文献１）には、ｎ型層上に形成されたテーパーを有する絶縁膜と、当該テーパー部分およびｎ型層に接する電極膜とを有するシリコンからなるＳＢＤが記載されている。また特開平３−１８５８７０号公報には、絶縁膜をテーパーに形成すると電界を緩和しやすくなるが、高い耐圧が得られづらいことが記載されている。
また特開平２−１５１０６７号公報（特許文献２）には、バリア金属に接してＰＮ接合を選択的に設けた、シリコンからなるジャンクションバリアショットキーダイオード（以下、ＪＢＳと称す）が開示されている。当該ＪＢＳは、順バイアス時には近隣のＰＮ接合による空乏層が互いに連結し順電流を遮断することがないように形成され、逆バイアス時には近隣のＰＮ接合の空乏層が互いに連結し、逆リーク電流を遮断するように構成されている。
さらに特開２００３−１０１０３９号公報（特許文献３）には、絶縁膜と、電極と、絶縁膜の表面に接し、電極と電気的に接続されたフィールドプレートと、エッジターミネーション層と、リサーフ層と、ガードリング層とを有する、炭化珪素からなるＳＢＤが記載されている。特開２００３−１０１０３９号公報には、リサーフ層の周囲に、リサーフ層と同程度の低濃度不純物のガードリング層を形成することにより、リサーフ層の不純物濃度が最適値よりも高い場合に当該ガードリングが機能して、耐圧の低下を抑えることができることが記載されている。
特開平３−１８５８７０号公報 特開平２−１５１０６７号公報 特開２００３−１０１０３９号公報
しかしながら、特開平３−１８５８７０号公報、特開平２−１５１０６７号公報および特開２００３−１０１０３９号公報に記載の半導体装置において、時間の経過とともに半導体装置の耐圧が劣化する場合があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、高い耐圧を有し、かつ耐圧が経年劣化することを抑制することができる炭化珪素半導体装置を提供することである。
本発明に係る炭化珪素半導体装置は、炭化珪素層と、絶縁層と、ショットキー電極と、反応領域とを備える。炭化珪素層は、第１の主面と、第１の主面と反対側の第２の主面とを有し、第１の主面に接するｐ型領域と、ｐ型領域および第１の主面に接するｎ型領域とを含む。絶縁層は、第３の主面と、第３の主面と反対の第４の主面と、第３の主面と第４の主面とを連接する側壁面とを有し、かつ第４の主面において第１の主面と接する。ショットキー電極は、第１の主面と、側壁面とに接する。反応領域は、絶縁層、ショットキー電極およびｐ型領域に接する。反応領域は、ショットキー電極を構成する元素と、絶縁層を構成する元素と、珪素と、炭素とを含む。
本発明によれば、高い耐圧を有し、かつ耐圧が経年劣化することを抑制することができる炭化珪素半導体装置を提供することができる。
本発明の一実施の形態に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。 図１における領域ＩＩの拡大図である。 図２における線分ＩＩＩ−ＩＩＩの領域の接合状態を示す模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の第１のｐ型領域と反応領域との位置関係を概略的に示す平面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。 第１の例に係る炭化珪素半導体装置におけるリーク電流とアノード電圧との関係を示す図である。 第２の例に係る炭化珪素半導体装置におけるリーク電流とアノード電圧との関係を示す図である。 第３の例に係る炭化珪素半導体装置におけるリーク電流とアノード電圧との関係を示す図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
はじめに、本発明の実施の形態の概要について説明する。
発明者らは、炭化珪素半導体装置の耐圧の経年劣化を抑制する方法について鋭意研究の結果、以下の知見を得て本発明を見出した。たとえばＳＢＤなどの炭化珪素半導体装置に、たとえばサージ電圧などの高電圧が印加された場合、ショットキー電極と絶縁層と炭化珪素層とが接触する領域に高電界が印加される。当該領域に高電界が印加されると、物理的な破壊を伴うハードブレークダウンが引き起される場合がある。また物理的な破壊を伴わなくとも、絶縁層の絶縁性が時間の経過とともに劣化する場合がある。絶縁膜の絶縁性が劣化すると、リーク電流の変化（増大）を引き起こす場合があるため、炭化珪素半導体装置の耐圧が時間の経過ととともに劣化する。言い換えれば、炭化珪素半導体素子の耐圧信頼性が損なわれることになる。
そこで、ショットキー電極と絶縁層と炭化珪素層とが接触する領域において、炭化珪素層と低抵抗接触する反応領域を設けることにより、敢えて逆方向電圧に対する電流経路を形成する。これにより、ショットキー電極と絶縁層と炭化珪素層とが接触する領域に電界が集中することを緩和することができる。それゆえ、絶縁層の絶縁性が経年劣化することを抑制することができる。また炭化珪素層に当該反応領域と接するｐ型領域を設けることにより、高い耐圧を得ることができる。結果として、高い耐圧を有し、かつ耐圧が経年劣化することを抑制することができる炭化珪素半導体装置を得ることができる。
実施の形態に係る炭化珪素半導体装置１は、炭化珪素層１０と、絶縁層２０と、ショットキー電極５０と、反応領域２とを備える。炭化珪素層１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、第１の主面１０ａに接するｐ型領域３と、ｐ型領域３および第１の主面１０ａに接するｎ型領域１４とを含む。絶縁層２０は、第３の主面２０ａと、第３の主面２０ａと反対の第４の主面２０ｂと、第３の主面２０ａと第４の主面２０ｂとを連接する側壁面２０ｃとを有し、かつ第４の主面２０ｂにおいて第１の主面１０ａと接する。ショットキー電極５０は、第１の主面１０ａと、側壁面２０ｃとに接する。反応領域２は、絶縁層２０、ショットキー電極５０およびｐ型領域３に接する。反応領域２は、ショットキー電極５０を構成する元素と、絶縁層２０を構成する元素と、珪素と、炭素とを含む。
実施の形態に係る炭化珪素半導体装置１は、絶縁層２０、ショットキー電極５０およびｐ型領域３に接する反応領域２を有し、反応領域２は、ショットキー電極５０を構成する元素と、絶縁層２０を構成する元素と、珪素と、炭素とを含む。これにより、絶縁層２０と、ショットキー電極５０と、炭化珪素層１０のｐ型領域３とが接触する反応領域２に電界が集中することを緩和することができる。それゆえ、絶縁層２０の絶縁性が経年劣化することを抑制することができる。また、炭化珪素層１０に反応領域２と接するｐ型領域３が設けられているので、高い耐圧を得ることができる。結果として、実施の形態に係る炭化珪素半導体装置１は、高い耐圧を有し、かつ耐圧が経年劣化することを抑制することができる。
上記実施の形態に係る炭化珪素半導体装置１において好ましくは、絶縁層２０の側壁面２０ｃは、炭化珪素層１０の第１の主面１０ａに対して傾斜している。これにより、反応領域２の形成を促進することができるので、絶縁層２０と、ショットキー電極５０と、炭化珪素層１０のｐ型領域３とが接触する反応領域２に電界が集中することを効果的に緩和することができる。
上記実施の形態に係る炭化珪素半導体装置１において好ましくは、側壁面２０ｃと第１の主面１０ａとがなす角度θは１０°以上６０°以下である。ここで、側壁面２０ｃと第１の主面１０ａとがなす角度θとは、側壁面２０ｃと平行な面と第１の主面１０ａとがなす角度θのことである。これにより、反応領域２におけるリーク電流を低減することができるので、炭化珪素半導体装置１の耐圧を向上することができる。当該角度θが１０°未満であれば、リーク電流が大きくなり炭化珪素半導体装置１の耐圧が低下する。一方、当該角度θが６０°超であれば、反応領域２の形成が促進されづらくなる。当該角度θを１０°以上６０°以下とすることにより、炭化珪素半導体装置１の耐圧の低下を抑制しつつ、かつ反応領域２の形成を促進することができる。
上記実施の形態に係る炭化珪素半導体装置１において好ましくは、炭化珪素層１０のｐ型領域３と反応領域２との接触抵抗は、０．１Ωｃｍ2以下である。これにより、絶縁層２０と、ショットキー電極５０と、炭化珪素層１０のｐ型領域３とが接触する反応領域２に電界が集中することを緩和することができる。結果として、炭化珪素半導体装置１の耐圧が経年劣化することを効果的に抑制することができる。
上記実施の形態に係る炭化珪素半導体装置１において好ましくは、平面視において、ｐ型領域３は、内側端部３ａと、内側端部３ａと反対側の外側端部３ｂとを含む。平面視において、反応領域２は、内側端部３ａと外側端部３ｂとの間に位置している。これにより、炭化珪素半導体装置１の耐圧を向上させることができる。
上記実施の形態に係る炭化珪素半導体装置１において好ましくは、平面視において、ｐ型領域３を囲むように配置されたガードリング領域１６ｂをさらに備える。これにより、炭化珪素半導体装置１の耐圧を効果的に向上させることができる。
上記実施の形態に係る炭化珪素半導体装置１において好ましくは、絶縁層２０は、二酸化珪素を含む。これにより、炭化珪素層１０と低抵抗接触する反応領域２を効果的に形成することができる。
上記実施の形態に係る炭化珪素半導体装置１において好ましくは、ショットキー電極５０は、チタン、モリブデン、ニッケル、金およびタングステンからなる群より選択される少なくとも一つの元素を含む。これにより、炭化珪素層１０と低抵抗接触する反応領域２を効果的に形成することができる。
次に、本発明の実施の形態についてより詳細に説明する。
まず、本発明の実施の形態１に係る炭化珪素ダイオードであるＪＢＳの構造について、図１〜図４を参照して説明する。
図１および図２に示すように本実施の形態のＪＢＳ１は、炭化珪素層１０と、ショットキー電極５０と、絶縁層２０と、反応領域２と、オーミック電極３０と、上部配線６０と、パッド電極４０と、保護膜７０とを主に有している。炭化珪素層１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなり、かつｎ型を有している。炭化珪素層１０は、互いに対向する第１の主面１０ａおよび第２の主面１０ｂを有している。
炭化珪素層１０は、第１のｐ型領域３と、第２のｐ型領域５ｂと、フィールドストップ領域１７と、ｎ+基板１１と、電界停止層１２と、ｎ型領域１４とを含んでいる。第１のｐ型領域３は、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型領域である。第１のｐ型領域３は、第３のｐ型領域５ａと、第３のｐ型領域５ａよりも低い不純物濃度を有する第４のｐ型領域１６ａとを有していてもよい。第３のｐ型領域５ａの不純物濃度は、たとえば１×１０19ｃｍ-3程度であり、第４のｐ型領域１６ａの不純物濃度は、たとえば１×１０17ｃｍ-3以上３×１０17ｃｍ-3以下程度である。炭化珪素層１０は、平面視（第１の主面１０ａの法線方向から見た視野）において、第１のｐ型領域３に取り囲まれ、断面視（第１の主面１０ａに平行な方向の視野）において第１の主面１０ａに接する第２のｐ型領域５ｂを有している。第２のｐ型領域５ｂは、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型領域である。第２のｐ型領域５ｂの不純物濃度は、第３のｐ型領域５ａとほぼ同じである。第１のｐ型領域３、第２のｐ型領域５ｂおよびガードリング領域１６ｂの各々の第１の主面１０ａに垂直な方向の深さは、たとえば０．２μｍ以上０．３μｍ以下程度である。
炭化珪素層１０は、平面視において、第１のｐ型領域３を取り囲み、断面視において第１の主面１０ａに接するガードリング領域１６ｂを有していてもよい。ガードリング領域１６ｂは、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型領域である。ガードリング領域１６ｂの不純物濃度は、たとえば１×１０17ｃｍ-3以上３×１０17ｃｍ-3以下程度である。炭化珪素層１０は、平面視において、ガードリング領域１６ｂを取り囲み、断面視において第１の主面１０ａに接するフィールドストップ領域１７を有してもよい。フィールドストップ領域１７は、たとえばリン（Ｐ）などがイオン注入されたｎ型領域である。フィールドストップ領域１７における不純物濃度は、ｎ型領域１４における不純物濃度よりも高い。
ｎ+基板１１には、単結晶炭化珪素からなる基板にたとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。ｎ型領域１４における不純物濃度はたとえば７×１０15ｃｍ-3である。ｎ型領域１４は、第１のｐ型領域３と、第２のｐ型領域５ｂと、ガードリング領域１６ｂとに接している。第１のｐ型領域３、第２のｐ型領域５ｂ、およびガードリング領域１６ｂの各々は、炭化珪素層１０の第１の主面１０ａから第２の主面１０ｂに向かって伸長するように形成されている。第１のｐ型領域３、第２のｐ型領域５ｂ、およびガードリング領域１６ｂの各々は、ｎ型領域１４に挟まれて形成されている。また第３のｐ型領域５ａは第４のｐ型領域１６ａによってｎ型領域１４と隔てられている。
ショットキー電極５０は、炭化珪素層１０の第１の主面１０ａ上に設けられており、第１のｐ型領域３と、第２のｐ型領域５ｂと、ｎ型領域１４とに接している。ショットキー電極５０は、ｎ型領域１４とショットキー接合している。ショットキー電極５０は、第２のｐ型領域５ｂとオーミック接合していてもよい。ショットキー電極５０は、たとえばチタン（Ｔｉ）からなる。ショットキー電極５０として、チタン以外にもたとえばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などが用いられてもよい。つまり、ショットキー電極５０は、チタン、モリブデン、ニッケル、金およびタングステンからなる群より選択される少なくとも一つの元素を含んでいてもよい。
絶縁層２０は、第３の主面２０ａと、第３の主面２０ａと反対の第４の主面２０ｂと、第３の主面２０ａと第４の主面２０ｂとを連接する側壁面２０ｃとを有する。側壁面２０ｃは、第４の主面２０ｂと連接する境界面２０ｄを有する。絶縁層２０の第４の主面２０ｂは炭化珪素層１０の第１の主面１０ａと接する。絶縁層２０は、たとえば二酸化珪素である。絶縁層２０は、窒化珪素やアルミナであってもよい。ショットキー電極５０は、絶縁層２０の側壁面２０ｃおよび第３の主面２０ａの一部に接し、第１の主面１０ａから絶縁層２０に乗り上げるように形成されている。好ましくは、絶縁層２０の側壁面２０ｃは、炭化珪素層１０の第１の主面１０ａに対して傾斜している。好ましくは、側壁面２０ｃは、第４の主面２０ｂと側壁面２０ｃとの距離が内側にいくにつれて短くなるように形成されている。絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとがなす絶縁層２０のテーパー角度θは、たとえば４０°である。好ましくは、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとがなす角度θは、１０°以上６０°以下であり、より好ましくは４０°以上５０°以下である。
反応領域２は、絶縁層２０と、ショットキー電極５０と、第１のｐ型領域３とに接する。反応領域２は、断面視において、絶縁層２０と、ショットキー電極５０と、第１のｐ型領域３とに囲まれて形成されている。反応領域２は、絶縁層２０の境界面２０ｄにおいて絶縁層２０と接している。反応領域２は、第１のｐ型領域３に含まれる第３のｐ型領域５ａと接していてもよい。反応領域２は、ショットキー電極５０を構成する元素と、絶縁層２０を構成する元素と、珪素と、炭素とを含んで構成されている。たとえば、反応領域２は、チタンと、珪素と、酸素と、炭素とが反応して形成された領域である。絶縁層２０が二酸化珪素からなり、ショットキー電極５０がチタンからなる場合、絶縁層２０とショットキー電極５０とが接する領域にはチタン酸化物が形成されていてもよい。
好ましくは、炭化珪素層１０の第１のｐ型領域３の第３のｐ型領域５ａと反応領域２との接触抵抗は、０．１Ωｃｍ2以下である。反応領域２と第１のｐ型領域３との接触抵抗は、ショットキー電極５０とｎ型領域１４との接触抵抗よりも低くてもよい。言い換えれば、反応領域２は、第１のｐ型領域３との間において、ショットキー電極５０とｎ型領域１４との接触抵抗よりも低い接触抵抗を有する領域であってもよい。
図３を参照して、反応領域２は、アノード端子Ｔａとカソード端子Ｔｃとの間において、ショットキー電極５０と、第１のｐ型領域３とに挟まれて配置されている。第１のｐ型領域３とｎ型領域１４とはＰＮ接合を形成する。反応領域２は、逆方向電圧印加時において、第１のｐ型領域３とショットキー電極５０との電流経路として機能可能に構成されている。
図４を参照して、平面視において、反応領域２は、第１のｐ型領域３の内側端部３ａと、内側端部３ａと反対側の外側端部３ｂとの間に位置していてもよい。また反応領域２は、第１のｐ型領域３の第３のｐ型領域５ａの内側端部５ｃと、内側端部５ｃと反対側の外側端部５ｄとの間に位置していてもよい。さらに反応領域２は、図４に示すように、環状に形成されていてもよいし、環が途中で途切れて形成されていてもよいし、直線状に形成されていてもよい。
再び図２を参照して、炭化珪素層１０の第１の主面１０ａと平行な方向においける、第１のｐ型領域３の幅Ｌ３は、たとえば３０μｍ以上４０μｍ以下程度であり、第２のｐ型領域５ｂおよび第３のｐ型領域５ａの幅Ｌ１は、たとえば２．５μｍ程度であり、ガードリング領域１６ｂの幅Ｌ４は、５μｍ程度である。また第１の主面１０ａと平行な方向における、隣り合う第２のｐ型領域５ｂの間隔Ｌ２は、たとえば３μｍ以上５μｍ以下であり、第１のｐ型領域３とガードリング領域１６ｂとの間隔Ｌ５は、たとえば３μｍ程度である。絶縁層２０の厚みＨは、たとえば１．０μｍ程度である。ショットキー電極５０と絶縁層２０の第３の主面２０ａとが接している、第３の主面２０ａの幅Ｌ６は、たとえば１０μｍ程度である。
図１を参照して、ショットキー電極５０に接して上部配線６０が形成されている。上部配線６０はたとえばアルミニウムからなり、上部配線６０の厚みはたとえば５μｍ程度である。上部配線６０、ショットキー電極５０および絶縁層２０の第３の主面２０ａに接して保護膜７０が形成されている。また、ｎ+基板１１と接してオーミック電極３０が配置されている。オーミック電極３０はたとえばニッケルからなる。さらに、オーミック電極３０に接してたとえばチタン、ニッケル、銀や金それらからなる合金からなるパッド電極４０が配置されている。
次に、本発明の一実施の形態に係る炭化珪素半導体装置であるＪＢＳ１の製造方法について、図５〜図１０を参照して説明する。
図６を参照して、まず、エピタキシャル基板準備工程（Ｓ１０：図５）が実施される。具体的には、たとえばポリタイプが４Ｈである六方晶炭化珪素からなるインゴット（図示しない）をスライスすることにより、導電型がｎ型のｎ+基板１１が準備される。ｎ+基板には、たとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。
次に、ｎ+基板１１上に電界停止層１２とｎ型領域１４とがエピタキシャル成長によって形成される。電界停止層１２はｎ型を有する炭化珪素層である。その後、電界停止層１２上に導電型がｎ型であるｎ型領域１４が形成される。ｎ型領域１４に含まれる窒素などの不純物濃度はたとえば７×１０15ｃｍ-3程度である。ｎ型領域１４の厚みはたとえば１５μｍ程度である。
次に、イオン注入工程（Ｓ２０：図５）が実施される。図７を参照して、たとえばＡｌ（アルミニウム）イオンが、ｎ型領域１４内に注入されることにより、第１のｐ型領域３と、第２のｐ型領域５ｂと、ガードリング領域１６ｂとが炭化珪素層１０の第１の主面１０ａに露出するように形成される。第１のｐ型領域３は、第３のｐ型領域５ａと、第３のｐ型領域５ａを囲うように形成された第４のｐ型領域１６ａとを含む。第２のｐ型領域５ｂおよび第３のｐ型領域５ａの各々の不純物濃度は、たとえば１×１０19ｃｍ-3程度である。第４のｐ型領域１６ａおよびガードリング領域１６ｂの各々の不純物濃度は、たとえば１×１０17ｃｍ-3以上３×１０17ｃｍ-3以下程度である。同様に、たとえばＰ（リン）などが、ｎ型領域１４内に注入されることにより、ｎ型を有するフィールドストップ領域１７が形成される。
次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度で炭化珪素層１０が加熱されることにより、上記イオン注入工程にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、絶縁層形成工程（Ｓ３０：図５）が実施される。図８を参照して、たとえば二酸化珪素からなる絶縁層２０が炭化珪素層１０の第１の主面１０ａに接して形成される。絶縁層２０は、たとえばＣＶＤ(Chemical Vapor Deposition）により形成されてもよい。その後、たとえばフォトリソグラフィー法によって、炭化珪素層１０の第１の主面１０ａの中央部が絶縁層２０から露出するように、絶縁層２０に側壁面２０ｃからなる開口部が形成される。好ましくは、絶縁層２０の側壁面２０ｃが、炭化珪素層１０の第１の主面１０ａと傾斜するように、絶縁層２０が形成される。好ましくは、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとがなす角度θ（図２参照）は１０°以上６０°以下である。
次に、ショットキー電極形成工程（Ｓ４０：図５）が実施される。具体的には、図９を参照して、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）などを含むショットキー電極５０が、第１のｐ型領域３と、第２のｐ型領域５ｂと、ｎ型領域１４と、絶縁層２０の側壁面２０ｃと、第３の主面２０ａの一部とに接して形成される。
次に、アニール工程（Ｓ５０：図５）が実施される。図９を参照して、絶縁層２０とショットキー電極５０とが形成された炭化珪素層１０が、たとえば５００℃程度の温度でアニールされる。アニール温度は、好ましくは、４００℃以上７００℃以下程度であり、より好ましくは、３５０℃以上５００℃以下程度である。絶縁層２０とショットキー電極５０とが形成された炭化珪素層１０がアニールされることにより、ショットキー電極５０と、第１のｐ型領域３と、絶縁層２０とが接する領域に反応領域２が形成される。反応領域２は、絶縁層２０の第４の主面２０ｂと側壁面２０ｃとの境界２ａを含むように形成される。反応領域２は、第１のｐ型領域３に含まれる第３のｐ型領域５ａと接するように形成されてもよい。反応領域２は、ショットキー電極５０を構成する元素と、絶縁層２０を構成する元素と、珪素と、炭素とを含んで構成されている。たとえば、反応領域２
は、チタンと、珪素と、酸素と、炭素とが反応して形成された領域である。
次に、上部配線形成工程（Ｓ６０：図５）が実施される。図１０を参照して、たとえば、ショットキー電極５０上にアルミニウムからなる上部配線６０が形成される。その後、たとえばＣＶＤ法により、上部配線６０、ショットキー電極５０および絶縁層２０の第３の主面に接する保護膜７０が形成される。保護膜７０は、たとえば二酸化珪素、窒化珪素、ポリイミドまたはそれらの積層膜からなる。
次に、裏面研削工程（Ｓ７０：図５）が実施される。たとえば炭化珪素層１０の第２の主面１０ｂを研削することにより、炭化珪素層１０の厚みが低減される。研削後の炭化珪素層１０の厚みはたとえば１００μｍ以上１５０μｍ以下程度である。
次に、カソード電極形成工程（Ｓ８０：図５）が実施される。炭化珪素層１０の第２の主面１０ｂと接触するように、たとえばニッケルからなるカソード電極３０が形成される。
次に、レーザーアニール工程（Ｓ９０：図５）が実施される。たとえば、上記カソード電極形成工程において第２の主面１０ｂ上に形成されたカソード電極３０に対してレーザー光が照射される。レーザーとして、たとえば波長が３５５ｎｍのＹＡＧレーザーが用いられる。カソード電極３０に対してレーザー光が照射されることにより、カソード電極３０が１０００℃程度に加熱される。これにより、炭化珪素層１０とオーミック接合するオーミック電極３０が形成される。
次に、パッド電極形成工程（Ｓ１００：図５）が実施される。オーミック電極３０に接して、たとえばチタン、ニッケル、銀またはそれらからなる合金からなるパッド電極４０が形成される。これにより、図１に示す炭化珪素ダイオードとしてのＪＢＳ１が完成する。
次に、本実施の形態に係るＪＢＳ１の作用効果について説明する。
本実施の形態に係るＪＢＳ１は、絶縁層２０、ショットキー電極５０およびｐ型領域３に接する反応領域２を有し、反応領域２は、ショットキー電極５０を構成する元素と、絶縁層２０を構成する元素と、珪素と、炭素とを含む。これにより、絶縁層２０と、ショットキー電極５０と、炭化珪素層１０のｐ型領域３とが接触する反応領域２に電界が集中することを緩和することができる。それゆえ、絶縁層２０の絶縁性が経年劣化することを抑制することができる。結果として、ＪＢＳ１の耐圧が経年劣化することを抑制することができる。また瞬時に高電圧が印加される場合においても、反応領域２が電流経路として機能するため、安定したブレークダウン現象を得ることができる。さらに、炭化珪素層１０に反応領域２と接するｐ型領域３を設けることで高い耐圧を得ることができる。
また本実施の形態に係るＪＢＳ１によれば、絶縁層２０の側壁面２０ｃは、炭化珪素層１０の第１の主面１０ａに対して傾斜している。これにより、反応領域２の形成を促進することができるので、絶縁層２０と、ショットキー電極５０と、炭化珪素層１０のｐ型領域３とが接触する反応領域２に電界が集中することを効果的に緩和することができる。
さらに本実施の形態に係るＪＢＳ１によれば、側壁面２０ｃと第１の主面１０ａとがなす角度θは１０°以上６０°以下である。これにより、反応領域２におけるリーク電流を低減することができるので、ＪＢＳ１の耐圧を向上することができる。当該角度θが１０°未満であれば、リーク電流が大きくなりＪＢＳ１の耐圧が低下する。一方、当該角度θが６０°超であれば、反応領域２の形成が促進されづらくなる。当該角度θを１０°以上６０°以下とすることにより、ＪＢＳ１の耐圧の低下を抑制し、かつ反応領域２の形成を促進することができる。
さらに本実施の形態に係るＪＢＳ１によれば、炭化珪素層１０のｐ型領域３と反応領域２との接触抵抗は、０．１Ωｃｍ2以下である。これにより、絶縁層２０と、ショットキー電極５０と、炭化珪素層１０のｐ型領域３とが接触する反応領域２に電界が集中することを緩和することができる。結果として、ＪＢＳ１の耐圧が経年劣化することを効果的に抑制することができる。
さらに本実施の形態に係るＪＢＳ１によれば、平面視において、ｐ型領域３は、内側端部３ａと、内側端部３ａと反対側の外側端部３ｂとを含む。平面視において、反応領域２は、内側端部３ａと外側端部３ｂとの間に位置している。これにより、ＪＢＳ１の耐圧を向上させることができる。
さらに本実施の形態に係るＪＢＳ１によれば、平面視において、ｐ型領域３を囲むように配置されたガードリング領域１６ｂをさらに備える。これにより、ＪＢＳ１の耐圧を効果的に向上させることができる。
さらに本実施の形態に係るＪＢＳ１によれば、絶縁層２０は、二酸化珪素を含む。これにより、炭化珪素層１０と低抵抗接触する反応領域２を効果的に形成することができる。
さらに本実施の形態に係るＪＢＳ１によれば、ショットキー電極５０は、チタン、モリブデン、ニッケル、金およびタングステンからなる群より選択される少なくとも一つの元素を含む。これにより、炭化珪素層１０と低抵抗接触する反応領域２を効果的に形成することができる。
次に、実施例について説明する。
まず第１の例、第２の例および第３の例のＪＢＳを準備した。第１の例のＪＢＳは、実施の形態で説明した構造と同様の構造を有するＪＢＳである。つまり第１の例のＪＢＳは、第１のｐ型領域３と、ガードリング領域１６ｂと、反応領域２とを有し、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとにより形成される角度θは４０°である。第２の例のＪＢＳは、第１のｐ型領域３およびガードリング領域１６ｂを有していない点において第１の例のＪＢＳと異なっており、他の点においては第１の例のＪＢＳと同様である。第３の例のＪＢＳは、第１のｐ型領域３およびガードリング領域１６ｂを有しておらず、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとにより形成される角度θは１５°である点において第１の例のＪＢＳと異なっており、他の点においては第１の例のＪＢＳと同様である。
図１１を参照して、第１の例のＪＢＳのリーク電流とアノード電圧との関係について説明する。
図１１に示すように、第１の例のＪＢＳに印加するアノード電圧が大きくなると、リーク電流も大きくなる。線の種類の違いは、同じ製造方法で製造した異なる識別番号のサンプルであることを意味する。仮に、ＪＢＳのリーク電流が１．０×１０-4Ａ以下であることを耐圧の基準として考えると、個々のサンプルにばらつきがあるものの、最もリーク電流が大きいサンプルであっても、第１の例のＪＢＳはアノード電圧が１２００ＶにおいてＪＢＳのリーク電流は１．０×１０-4Ａ以下である。つまり、第１の例のＪＢＳの耐圧は１２００Ｖ以上であることが確認された。
次に、図１２および図１３を参照して、第２の例および第３の例のＪＢＳのリーク電流とアノード電圧との関係について説明する。
図１２に示すように、第２の例のＪＢＳに印加するアノード電圧が大きくなると、リーク電流は急激に大きくなる。たとえば、第２の例のＪＢＳにおいて、ＪＢＳのリーク電流が１．０×１０-6Ａとなるアノード電圧は１００Ｖ以上１４０Ｖ以下程度である。一方、図１３を参照すると、第３の例のＪＢＳにおいて、ＪＢＳのリーク電流が１．０×１０-6Ａとなるアノード電圧は４０Ｖ以上７０Ｖ以下程度である。つまり、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとにより形成される角度θは４０°である第２の例のＪＢＳの耐圧は、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとにより形成される角度θは１５°である第３の例のＪＢＳの耐圧よりも大きい。以上の結果より、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとにより形成される角度θが大きい方が、ＪＢＳの耐圧が高くなることが確認された。別の見方をすれば、同じアノード電圧で比較すると、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとにより形成される角度θが大きいＪＢＳは、絶縁層２０の側壁面２０ｃと炭化珪素層１０の第１の主面１０ａとにより形成される角度θが小さいＪＢＳよりも、リーク電流が小さくなることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素半導体装置（ＪＢＳ）、２ 反応領域、２ａ 境界、３ ｐ型領域（第１のｐ型領域）、３ａ，５ｃ 内側端部、３ｂ，５ｄ 外側端部、５ａ 第３のｐ型領域、５ｂ 第２のｐ型領域、１７ フィールドストップ領域、１０ 炭化珪素層、１０ａ 第１の主面、１０ｂ 第２の主面、１１ 基板、１２ 電界停止層、１４ ｎ型領域、１６ａ 第４のｐ型領域、１６ｂ ガードリング領域、２０ 絶縁層、２０ａ 第３の主面、２０ｂ 第４の主面、２０ｃ 側壁面、２０ｄ 境界面、３０ オーミック電極（カソード電極）、４０ パッド電極、５０ ショットキー電極、６０ 上部配線、７０ 保護膜、Ｌ１，Ｌ３，Ｌ４，Ｌ６ 幅、Ｌ２，Ｌ５ 間隔、Ｔａ アノード端子、Ｔｃ カソード端子。

Claims (8)

  1. 第１の主面と、前記第１の主面と反対側の第２の主面とを有し、前記第１の主面に接するｐ型領域と、前記ｐ型領域および前記第１の主面に接するｎ型領域とを含む炭化珪素層と、
    第３の主面と、前記第３の主面と反対の第４の主面と、前記第３の主面と前記第４の主面とを連接する側壁面とを有し、かつ前記第４の主面において前記第１の主面と接する絶縁層と、
    前記第１の主面と、前記側壁面とに接するショットキー電極と、
    前記絶縁層、前記ショットキー電極および前記ｐ型領域に接する反応領域とを備え、
    前記反応領域は、前記ショットキー電極を構成する元素と、前記絶縁層を構成する元素と、珪素と、炭素とを含み、
    前記ショットキー電極は、前記側壁面の全てと前記第３の主面の一部とに接している、炭化珪素半導体装置。
  2. 前記絶縁層の前記側壁面は、前記炭化珪素層の前記第１の主面に対して傾斜している、請求項１に記載の炭化珪素半導体装置。
  3. 前記側壁面と前記第１の主面とがなす角度は１０°以上６０°以下である、請求項２に記載の炭化珪素半導体装置。
  4. 前記炭化珪素層の前記ｐ型領域と前記反応領域との接触抵抗は、０．１Ωｃｍ2以下で ある、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
  5. 平面視において、前記ｐ型領域は、内側端部と、前記内側端部と反対側の外側端部とを含み、
    平面視において、前記反応領域は、前記内側端部と前記外側端部との間に位置している、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
  6. 平面視において、前記ｐ型領域を囲むように配置されたガードリング領域をさらに備えた、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記絶縁層は、二酸化珪素を含む、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記ショットキー電極は、チタン、モリブデン、ニッケル、金およびタングステンからなる群より選択される少なくとも一つの元素を含む、請求項１〜７のいずれか１項に記載の炭化珪素半導体装置。
JP2013107133A 2013-05-21 2013-05-21 炭化珪素半導体装置 Active JP6028676B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013107133A JP6028676B2 (ja) 2013-05-21 2013-05-21 炭化珪素半導体装置
PCT/JP2014/059726 WO2014188794A1 (ja) 2013-05-21 2014-04-02 炭化珪素半導体装置
US14/892,163 US9559217B2 (en) 2013-05-21 2014-04-02 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013107133A JP6028676B2 (ja) 2013-05-21 2013-05-21 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2014229697A JP2014229697A (ja) 2014-12-08
JP6028676B2 true JP6028676B2 (ja) 2016-11-16

Family

ID=51933360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013107133A Active JP6028676B2 (ja) 2013-05-21 2013-05-21 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US9559217B2 (ja)
JP (1) JP6028676B2 (ja)
WO (1) WO2014188794A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
JP6200107B1 (ja) * 2016-03-04 2017-09-20 新電元工業株式会社 ワイドギャップ型半導体装置
JP7168544B2 (ja) * 2019-12-06 2022-11-09 ローム株式会社 ＳｉＣ半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667477B2 (ja) 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH03185870A (ja) 1989-12-15 1991-08-13 Toshiba Corp 半導体装置
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2008251772A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP2010068008A (ja) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP2012069567A (ja) * 2010-09-21 2012-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5377548B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
JP5558393B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置

Also Published As

Publication number Publication date
US20160093749A1 (en) 2016-03-31
JP2014229697A (ja) 2014-12-08
WO2014188794A1 (ja) 2014-11-27
US9559217B2 (en) 2017-01-31
WO2014188794A9 (ja) 2015-11-26

Similar Documents

Publication Publication Date Title
JP4314277B2 (ja) ＳｉＣショットキー障壁半導体装置
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
US8981385B2 (en) Silicon carbide semiconductor device
JP5616911B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP6287377B2 (ja) ワイドバンドギャップ半導体装置
JP6477106B2 (ja) 半導体装置
WO2014038282A1 (ja) ワイドギャップ半導体装置およびその製造方法
JP5774205B2 (ja) 半導体装置
JP6206339B2 (ja) 炭化珪素半導体装置の製造方法
WO2015005010A1 (ja) 半導体装置およびその製造方法
JP6010773B2 (ja) 半導体素子及びその製造方法
WO2014038281A1 (ja) ワイドギャップ半導体装置およびその製造方法
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7113220B2 (ja) 半導体素子およびその製造方法
JP6745458B2 (ja) 半導体素子
WO2018037701A1 (ja) 半導体装置
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP6028676B2 (ja) 炭化珪素半導体装置
JP2014078660A (ja) ワイドギャップ半導体装置およびその製造方法
JP5547022B2 (ja) 半導体装置
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP2013074148A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6028676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250