JPH03185870A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03185870A JPH03185870A JP32531789A JP32531789A JPH03185870A JP H03185870 A JPH03185870 A JP H03185870A JP 32531789 A JP32531789 A JP 32531789A JP 32531789 A JP32531789 A JP 32531789A JP H03185870 A JPH03185870 A JP H03185870A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- substrate
- conductive pattern
- junction
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 28
- 230000008569 process Effects 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 4
- 238000007363 ring formation reaction Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 47
- 230000015556 catabolic process Effects 0.000 description 17
- 238000009826 distribution Methods 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 238000011084 recovery Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野〉
本発明は、例えばスイッチングレギュレータ方式の電源
回路に使用される二次側整流素子等の半導体装置に関す
るもので、特にショットキーバリアダイオード等の周辺
に設けられるガードリング構造に使用されるものである
。
回路に使用される二次側整流素子等の半導体装置に関す
るもので、特にショットキーバリアダイオード等の周辺
に設けられるガードリング構造に使用されるものである
。
(従来の技術)
ショットキーバリアダイオード、或いはプレーナ型のP
N接合ダイオードやトランジスタ等において、基板主面
に露出する接合近傍の耐圧を改善するため、一般にフィ
ールドプレート法、ガードリング法或いはフィールドプ
レートとガードリングの併用法が使用されている。
N接合ダイオードやトランジスタ等において、基板主面
に露出する接合近傍の耐圧を改善するため、一般にフィ
ールドプレート法、ガードリング法或いはフィールドプ
レートとガードリングの併用法が使用されている。
第7図は、上記従来の耐圧改善方法の概要を説明するた
め、PN接合を例とした要部断面図である。 同図にお
いて、N−型層1の一主面から拡散によりP型層2が形
成される。 両層によるPN−接合部(主接合部と呼ぶ
)3は、平坦部分3aと曲り部分3bとから成る。 主
接合部3に逆電圧を印加すると空乏層が形成され、主と
してN−型層1の領域に拡がる。 空乏層中の電界は、
平坦部分3aではほぼ一様であるが、接合の曲り部分3
bでは空乏層も湾曲し、電界集中が生じ、平坦部に比し
耐圧低下を生ずる。
め、PN接合を例とした要部断面図である。 同図にお
いて、N−型層1の一主面から拡散によりP型層2が形
成される。 両層によるPN−接合部(主接合部と呼ぶ
)3は、平坦部分3aと曲り部分3bとから成る。 主
接合部3に逆電圧を印加すると空乏層が形成され、主と
してN−型層1の領域に拡がる。 空乏層中の電界は、
平坦部分3aではほぼ一様であるが、接合の曲り部分3
bでは空乏層も湾曲し、電界集中が生じ、平坦部に比し
耐圧低下を生ずる。
同図(a)は、この耐圧低下を軽減するため、フィール
ドプレート法を用いた場合の断面図である。 この方法
は、絶縁膜4を挟んで主接合部3上部を覆うように電4
F!膜<AI)5を張り出させたものである。 この張
り出し部分5aは、フィールドプレートと呼ばれる。
逆バイアス時、このフィールドプレート5a直下のN−
型層lの表面に空乏層か形成され、この空乏層は前記主
接合部3の空乏層と併合され、接合の曲り部分3bの空
乏層形状をなだらかなものとする。 即ち主接合部3に
かかる逆電圧の一部を絶縁膜に分割して負担させ、接合
湾曲部の耐圧改善を計るものである。
ドプレート法を用いた場合の断面図である。 この方法
は、絶縁膜4を挟んで主接合部3上部を覆うように電4
F!膜<AI)5を張り出させたものである。 この張
り出し部分5aは、フィールドプレートと呼ばれる。
逆バイアス時、このフィールドプレート5a直下のN−
型層lの表面に空乏層か形成され、この空乏層は前記主
接合部3の空乏層と併合され、接合の曲り部分3bの空
乏層形状をなだらかなものとする。 即ち主接合部3に
かかる逆電圧の一部を絶縁膜に分割して負担させ、接合
湾曲部の耐圧改善を計るものである。
この効果は、絶縁1]!4を薄くすれば増大するが、薄
くしすぎると、張り出した電極の端に電界の集中が生じ
、耐圧の低下が生じる。 又厚ずぎると、主接合部の湾
曲部の電界集中を緩和できず、耐圧が上がらない、 そ
のため、耐圧の向上は、平坦接合耐圧の50%程度に限
界がある。
くしすぎると、張り出した電極の端に電界の集中が生じ
、耐圧の低下が生じる。 又厚ずぎると、主接合部の湾
曲部の電界集中を緩和できず、耐圧が上がらない、 そ
のため、耐圧の向上は、平坦接合耐圧の50%程度に限
界がある。
同図(b)は、ガードリング法を示すもので、この方法
は主接合部3の外聞に、適当な間を隔てて、P型層6を
設け、主接合部3と隔てて剛接合部7をリング状に形成
し、主接合部3の周辺にかかる逆電圧の一部を剛接合部
7に分割して負担させるものである。
は主接合部3の外聞に、適当な間を隔てて、P型層6を
設け、主接合部3と隔てて剛接合部7をリング状に形成
し、主接合部3の周辺にかかる逆電圧の一部を剛接合部
7に分割して負担させるものである。
このガードリング法では、剛接合部7を拡散で形成する
ため、剛接合部の大きさは、ある一定より小さくできな
い、 そのため、剛接合部の面積が、ある程度必要であ
る。 又剛接合部を拡散で形成するため、主接合部と剛
接合部との間隔をある一定以上、狭くは形成できない、
このガードリング法は、フィールドプレート法より耐
圧は向上するが、上記のように主接合部外の部分が大き
くなる。 耐圧の向上は、平坦接合耐圧の80%程度が
限界である。
ため、剛接合部の大きさは、ある一定より小さくできな
い、 そのため、剛接合部の面積が、ある程度必要であ
る。 又剛接合部を拡散で形成するため、主接合部と剛
接合部との間隔をある一定以上、狭くは形成できない、
このガードリング法は、フィールドプレート法より耐
圧は向上するが、上記のように主接合部外の部分が大き
くなる。 耐圧の向上は、平坦接合耐圧の80%程度が
限界である。
同図(c)はフィールドプレート法とガードリング法と
を併用したもので、耐圧の向上は最もすぐれている。
しかし主接合部外の部分が、前記ガードリング法と同様
に大きい、 耐圧の向上は、実用ベースで、平坦接合耐
圧の80%程度が可能である。
を併用したもので、耐圧の向上は最もすぐれている。
しかし主接合部外の部分が、前記ガードリング法と同様
に大きい、 耐圧の向上は、実用ベースで、平坦接合耐
圧の80%程度が可能である。
次にショットキーバリアダイオード(以下SBDと略記
することあり)のショットキー接合端の耐圧改善の従来
例について第8図を参照して説明する。 N4型基板1
0上にN−型層11を形成する。 電極膜15とN−型
層11とは、ショットキー接合を形成している。 同図
(a)は、SBDにフィールドプレート法を適用して耐
圧改善を計ったものである。 SBDの場合は、PN接
合とは違い、ショットキー接合が深さを持たないため、
接合の端での電界の集中が激しい、 そのため電界の集
中を緩和しやすくするため、絶縁膜14にテーパー14
8を形成するのが普通であるが、耐圧は得られにくい、
SBDは主として40V以下で使用されるがテーパー
148の形成が難しく、安定して耐圧が得られないので
、−殻内でない。
することあり)のショットキー接合端の耐圧改善の従来
例について第8図を参照して説明する。 N4型基板1
0上にN−型層11を形成する。 電極膜15とN−型
層11とは、ショットキー接合を形成している。 同図
(a)は、SBDにフィールドプレート法を適用して耐
圧改善を計ったものである。 SBDの場合は、PN接
合とは違い、ショットキー接合が深さを持たないため、
接合の端での電界の集中が激しい、 そのため電界の集
中を緩和しやすくするため、絶縁膜14にテーパー14
8を形成するのが普通であるが、耐圧は得られにくい、
SBDは主として40V以下で使用されるがテーパー
148の形成が難しく、安定して耐圧が得られないので
、−殻内でない。
同図<b>は、SBDにフィールドグレートガードリン
グ法を適用した場合で、広く一般的に使用されている。
グ法を適用した場合で、広く一般的に使用されている。
リング状のP44重12は電極r!A15とN−型層
11との界面のショットキー接合を取り囲み、ガードリ
ングとしての機能を持つている。 又絶縁膜14を介し
てN−型層11に対向する電iM部分15aは、フィー
ルドプレートとしての機能を持っている。 P+型層1
2と電[415はオーム接触をしている。 P”型層1
2が存在するため、ショットキー接合端の耐圧は向上す
るが、電流密度が大きい領域では、P+型層12から少
数キャリアがN−型層11に注入され、逆回復時間Tr
、の増大を招くおそれがある。
11との界面のショットキー接合を取り囲み、ガードリ
ングとしての機能を持つている。 又絶縁膜14を介し
てN−型層11に対向する電iM部分15aは、フィー
ルドプレートとしての機能を持っている。 P+型層1
2と電[415はオーム接触をしている。 P”型層1
2が存在するため、ショットキー接合端の耐圧は向上す
るが、電流密度が大きい領域では、P+型層12から少
数キャリアがN−型層11に注入され、逆回復時間Tr
、の増大を招くおそれがある。
又PN接合を利用するので、P44重12の形成のため
、一定の大きさの面積を必要とする。
、一定の大きさの面積を必要とする。
同図(c)は、リング状のP+型層12の外聞を囲んで
更に、P+型層12aを設けた多重ガードリング法と呼
ばれるものである。 耐圧改善の効果はすぐれているが
、同図(b)の1重の場合と同様逆回復時間T□の増大
と、必要面積の増加という課題は未解決である。
更に、P+型層12aを設けた多重ガードリング法と呼
ばれるものである。 耐圧改善の効果はすぐれているが
、同図(b)の1重の場合と同様逆回復時間T□の増大
と、必要面積の増加という課題は未解決である。
第9図(a)は、上記のSBDの順方向の電圧−電流特
性図で、横軸は順電圧■「、縦軸は順電流IFを表わす
、 実線で示す曲線aは、SBDにP+型層のガードリ
ングを設けた場合(第8図(b))、波線で示す曲線す
は、ガードリングを設けない場合、又1点鎖線で示す曲
線Cは、ガードリングを設けないで、N−型層の厚みを
ガードリングの深さだけ薄くした場合のそれぞれのV。
性図で、横軸は順電圧■「、縦軸は順電流IFを表わす
、 実線で示す曲線aは、SBDにP+型層のガードリ
ングを設けた場合(第8図(b))、波線で示す曲線す
は、ガードリングを設けない場合、又1点鎖線で示す曲
線Cは、ガードリングを設けないで、N−型層の厚みを
ガードリングの深さだけ薄くした場合のそれぞれのV。
−IF特性を示す、 曲線aにおいて、順電圧V、が電
圧V1を越えると、順電流IFの増加が著しくなるが、
これはガードリングのP1型層から少数キャリア(正孔
)がN−型層に注入されるためと思われる。
圧V1を越えると、順電流IFの増加が著しくなるが、
これはガードリングのP1型層から少数キャリア(正孔
)がN−型層に注入されるためと思われる。
同図(b)は、逆回復時間特性を示す、′MII軸は順
電流IF、縦軸は逆回復時間T1.を表わず。
電流IF、縦軸は逆回復時間T1.を表わず。
又曲i1a 、 b 、 cは、同図(a)の曲線a、
b 。
b 。
Cのそれぞれの場合に対応する。 曲線aにおいて、順
電流IFが、電流■、を越えるとTrrの増加が大きく
なる。 これは順電流キャリアに少数キャリアの正孔が
参入し、単一導電型のSBDに比し1ii積キヤリアの
消滅時間を長くするものと推定される。
電流IFが、電流■、を越えるとTrrの増加が大きく
なる。 これは順電流キャリアに少数キャリアの正孔が
参入し、単一導電型のSBDに比し1ii積キヤリアの
消滅時間を長くするものと推定される。
(発明が解決しようとする課題〉
SBDやPN接合ダイオード等の耐圧向上のため、フィ
ールドプレート法、ガードリング法及び両者の併用法が
使用されている。 このうち耐圧向上に最もすぐれてい
るフィールドプレートとガードリングとを併用する従来
技術には、前述のように次のような課題がある。 即ち
PN接合型のガードリング構造のため、主接合部外の所
要領域が大きくなり、基板の有効面積が減少する。 又
PN−接合のガードリングを形成する工程が追加され、
SBDに対しては特に製造工程が長くなる。
ールドプレート法、ガードリング法及び両者の併用法が
使用されている。 このうち耐圧向上に最もすぐれてい
るフィールドプレートとガードリングとを併用する従来
技術には、前述のように次のような課題がある。 即ち
PN接合型のガードリング構造のため、主接合部外の所
要領域が大きくなり、基板の有効面積が減少する。 又
PN−接合のガードリングを形成する工程が追加され、
SBDに対しては特に製造工程が長くなる。
又SBDの場合には、電流密度が一定値を越えると逆回
復特性の劣化が見られる。 又N−層が厚くなるため、
その分での電圧損失が発生する。
復特性の劣化が見られる。 又N−層が厚くなるため、
その分での電圧損失が発生する。
本発明の目的は、SBD半導体装置の耐圧向上の従来技
術における上記課題を解決し、ガードリング部の微細化
による基板有効面積の向上と、ガードリング形成工程の
簡略化とが得られると共に、逆回復特性の改善ができ、
半導体層での電圧損失を小さくできる構造の半導体装置
を提供することである。
術における上記課題を解決し、ガードリング部の微細化
による基板有効面積の向上と、ガードリング形成工程の
簡略化とが得られると共に、逆回復特性の改善ができ、
半導体層での電圧損失を小さくできる構造の半導体装置
を提供することである。
[発明の楕tj、]
〈課題を解決するための手段)
本発明は、PN接合を利用した従来のガードリングに代
えて、ショットキー障壁を利用したガードリングを使用
し、前記課題を解決したものである。
えて、ショットキー障壁を利用したガードリングを使用
し、前記課題を解決したものである。
即ち本発明の半導体装置は半導体基板の一主面に接して
形成された第1の導電パターンと、 該第1専電パター
ンを囲むように形成された1つ又は複数の環状の第2の
導電パターンとを有し、該第2導電パターンが前記半導
体基板の一主面とショットキー接触をすると共に第1導
電パターン及び第2導電パターンのそれぞれが絶縁物又
は抵抗材料を介して隔てられていることを 特徴とする
ものである。
形成された第1の導電パターンと、 該第1専電パター
ンを囲むように形成された1つ又は複数の環状の第2の
導電パターンとを有し、該第2導電パターンが前記半導
体基板の一主面とショットキー接触をすると共に第1導
電パターン及び第2導電パターンのそれぞれが絶縁物又
は抵抗材料を介して隔てられていることを 特徴とする
ものである。
上記半導体装置は、第1導電パターンが前記半導体基板
の一主面とショットキーコンタクトにより接続されてい
るショットキーバリアダイオード(SBD)である場合
が、最も望ましい実施態様である。
の一主面とショットキーコンタクトにより接続されてい
るショットキーバリアダイオード(SBD)である場合
が、最も望ましい実施態様である。
(作用)
従来のPN接合型ガードリング構造は、P型半導体と、
N型半導体との接触の除土じる接触電位を利用するもの
である。 −古本発明のガードリング構造は半導体と金
属との接触により生じる接触電位を利用するものである
。
N型半導体との接触の除土じる接触電位を利用するもの
である。 −古本発明のガードリング構造は半導体と金
属との接触により生じる接触電位を利用するものである
。
上記本発明のショットキーバリアを利用したガードリン
グの作用について、SBDを例に取り、図面を参照して
説明する。
グの作用について、SBDを例に取り、図面を参照して
説明する。
第3図は、SBDにおけるガードリング領域を含む主を
極周辺の電荷分布及び空乏層の形状を示す断面図で、符
号21はN型半導体基板、符号22は基板21とショッ
トキー接触をする第1導電パターン(アノード電極膜)
、符号23は、第1導電パターン22を囲むように形成
された環状の第2導電パターンである。 第2専電パタ
ーン23は、基板21とショットキー接触をすると共に
第1導電パターン22と絶縁物24により絶縁されてい
る。 図中のO又はO印はそれぞれ正又は負の電荷を模
式的に表わし、破線で示す曲線は空乏層(空間電荷領域
)の境界を示す、 又第4図は、第3図に示す半導体領
域における電位分布を示すもので、破線で示す曲線はそ
れぞれ等電位線を表わす、 又A領域は、第1導電パタ
ーンを含む領域で、ここが素子としての導電部となる。
極周辺の電荷分布及び空乏層の形状を示す断面図で、符
号21はN型半導体基板、符号22は基板21とショッ
トキー接触をする第1導電パターン(アノード電極膜)
、符号23は、第1導電パターン22を囲むように形成
された環状の第2導電パターンである。 第2専電パタ
ーン23は、基板21とショットキー接触をすると共に
第1導電パターン22と絶縁物24により絶縁されてい
る。 図中のO又はO印はそれぞれ正又は負の電荷を模
式的に表わし、破線で示す曲線は空乏層(空間電荷領域
)の境界を示す、 又第4図は、第3図に示す半導体領
域における電位分布を示すもので、破線で示す曲線はそ
れぞれ等電位線を表わす、 又A領域は、第1導電パタ
ーンを含む領域で、ここが素子としての導電部となる。
B領域は、第2導電パターンを含み、ガードリング部で
ある。
ある。
第3図及び第4図の<a)は、逆電圧VR=O[V]の
時の電荷分布と電位分布を示す、 逆電圧0 [■]の
時とは、図示してないが、N型基板21の下方の主面に
オーム接触をする第3導電パターン(カソード電極膜)
と第1導電パターンとを電気的に短絡した状態である。
時の電荷分布と電位分布を示す、 逆電圧0 [■]の
時とは、図示してないが、N型基板21の下方の主面に
オーム接触をする第3導電パターン(カソード電極膜)
と第1導電パターンとを電気的に短絡した状態である。
この時の電荷分布と電位分布は、半導体と金属との接
触の除土じる接触電位によるものである。
触の除土じる接触電位によるものである。
次に第3図及び第4図の(b)は、上記第3導電パター
ンと第1導電パターンとの間に、比較的低い逆電圧(第
3電極パターン正、第1電極パターン負> Vtl −
L、 [v]を印加した場合を示す。
ンと第1導電パターンとの間に、比較的低い逆電圧(第
3電極パターン正、第1電極パターン負> Vtl −
L、 [v]を印加した場合を示す。
逆電圧L [V]により、A領域の空乏層は拡がり、そ
れと共に電位分布も変化する。 第2導電パターン23
は第1導電パターン22と絶縁され、且つA領域の空乏
層とB領域の空乏層とは、L[V]が小さいので結合し
ない、 このためB領域の空乏層〈電荷分布)及び電位
分布は、第3図及び第4図の(a)の場合にほぼ等しく
、変化しない、 この状態では、A領域の端部に電界が
集中する。 しかしL [V]が小さいので耐圧破壊は
ない。
れと共に電位分布も変化する。 第2導電パターン23
は第1導電パターン22と絶縁され、且つA領域の空乏
層とB領域の空乏層とは、L[V]が小さいので結合し
ない、 このためB領域の空乏層〈電荷分布)及び電位
分布は、第3図及び第4図の(a)の場合にほぼ等しく
、変化しない、 この状態では、A領域の端部に電界が
集中する。 しかしL [V]が小さいので耐圧破壊は
ない。
次に第3図及び第4図の(c)は、A領域に比較的高い
逆電圧V、=H[V]を印加した場合を示す、 A領域
の空乏層は更に拡がり、B領域の空乏層と連結され、電
荷分布と電位分布は図のようになる。 するとこの状態
ではへ領域の端に集中する電界は、ある一定値以上には
ならない。
逆電圧V、=H[V]を印加した場合を示す、 A領域
の空乏層は更に拡がり、B領域の空乏層と連結され、電
荷分布と電位分布は図のようになる。 するとこの状態
ではへ領域の端に集中する電界は、ある一定値以上には
ならない。
その代わりにB領域の端の電界が集中をはじめる。
即ち逆電圧H[V]は、A領域端部とB領域端部とに分
割して負担されることとなり、その結果耐圧が向上する
。 又ガードリングの本数及び配置形状により、耐圧の
向上が可能である。
割して負担されることとなり、その結果耐圧が向上する
。 又ガードリングの本数及び配置形状により、耐圧の
向上が可能である。
本発明ではショットキー障壁を利用したガードリング構
造のため、従来のPN接合型ガードリング構造に比し、
B領域の微細化が可能であり、PN接合形形状程を省略
でき、特にSBDにおいては主電流キャリアをユニポー
ラに限定することができる。
造のため、従来のPN接合型ガードリング構造に比し、
B領域の微細化が可能であり、PN接合形形状程を省略
でき、特にSBDにおいては主電流キャリアをユニポー
ラに限定することができる。
第1導電パターン及び第2導電パターンのそれぞれは、
一般に絶縁物を介して隔てられるが、高抵抗材料を介し
て隔てられてもよい、 この抵抗材料の作用は、第1導
電パターンの空乏層と第2専電パターンの空乏層とが結
合する近fMP(第3図(C))の曲率が鋭い場合に、
第2導電パターンの電位を調整し、空乏層の曲率をなだ
らかにして耐圧向上を計るものである。
一般に絶縁物を介して隔てられるが、高抵抗材料を介し
て隔てられてもよい、 この抵抗材料の作用は、第1導
電パターンの空乏層と第2専電パターンの空乏層とが結
合する近fMP(第3図(C))の曲率が鋭い場合に、
第2導電パターンの電位を調整し、空乏層の曲率をなだ
らかにして耐圧向上を計るものである。
(実施例)
本発明の実施例について、SBDを取り上げ、図面を参
照して説明する。
照して説明する。
第1図は、本発明のSBDの断面図である。
N1型基板21aに、N−型エピタキシャル層21bを
積層して成るN型半導体基板z1の一主面に、これとシ
ョットキー接触する第1導電パターン22が 設けられ
、この第1導電パターン22を囲むように1つの環状の
第2導電パターン23がN−型層21bとショットキー
接触して形成される。 第1導電パターン22と第2導
電パターン23とは絶縁H24,25を介して隔てられ
る。 基板左上の他方の主面に第3の導電パターン29
が形成されている。
積層して成るN型半導体基板z1の一主面に、これとシ
ョットキー接触する第1導電パターン22が 設けられ
、この第1導電パターン22を囲むように1つの環状の
第2導電パターン23がN−型層21bとショットキー
接触して形成される。 第1導電パターン22と第2導
電パターン23とは絶縁H24,25を介して隔てられ
る。 基板左上の他方の主面に第3の導電パターン29
が形成されている。
第2図は、第1図に示すSBDの製造工程を示す断面図
である N ′″型基板〈不純物濃度8〜9 xlO
” atoms/cm3) (同図(a))21a上
にN−型層(不純物濃度7〜9x 10’ atoms
/c+g” )21bをエピタキシャル成長により、厚
さ5μ情程度積層し、半導体基板左上を形成する(同図
(b))、 次に酸化工程によりS ! 0211I
24を厚さ0.5〜1μm形戒する形成図(c))。
である N ′″型基板〈不純物濃度8〜9 xlO
” atoms/cm3) (同図(a))21a上
にN−型層(不純物濃度7〜9x 10’ atoms
/c+g” )21bをエピタキシャル成長により、厚
さ5μ情程度積層し、半導体基板左上を形成する(同図
(b))、 次に酸化工程によりS ! 0211I
24を厚さ0.5〜1μm形戒する形成図(c))。
次に主接合部(第1を極パターンが基板とショットキー
接触をする領域)及び剛接合部(第2電極パターンが基
板とショットキー接触をする部分)となる部分の酸化膜
24を選択的に除去する〈同図(d))、 次にショ
ットキー障壁形成のためのバリアメタル(ここではMO
を使用)を厚さ2000〜2500X堆積し、その後t
ti用のためにAI(厚さ 1〜4μ11)を積層して
、Mo −AI膜27を形成する(同図e))、 次に
主接合部電極と剛接合部電極の分離及び!極のパターン
化のために選択的にMo−A7WA27を除去し、第1
導電パターン22及び第2導電パターン23を形成する
(同図<f>)、 次に主接合部!極と剛接合部電極
の間を絶縁物、例えば窒化IN!!25等で覆う、 こ
の後、基板z1の他方の主面(裏面)に電極膜(第3導
電パターン)29を形成する。
接触をする領域)及び剛接合部(第2電極パターンが基
板とショットキー接触をする部分)となる部分の酸化膜
24を選択的に除去する〈同図(d))、 次にショ
ットキー障壁形成のためのバリアメタル(ここではMO
を使用)を厚さ2000〜2500X堆積し、その後t
ti用のためにAI(厚さ 1〜4μ11)を積層して
、Mo −AI膜27を形成する(同図e))、 次に
主接合部電極と剛接合部電極の分離及び!極のパターン
化のために選択的にMo−A7WA27を除去し、第1
導電パターン22及び第2導電パターン23を形成する
(同図<f>)、 次に主接合部!極と剛接合部電極
の間を絶縁物、例えば窒化IN!!25等で覆う、 こ
の後、基板z1の他方の主面(裏面)に電極膜(第3導
電パターン)29を形成する。
その後ウェーハδダイシングして、ベレットが完成する
〈第1図)。
〈第1図)。
第5図は、上記実施例のSBDと、従来のPN接合型ガ
ードリング構造のSBDとのそれぞれの製造工程の流れ
を比較して示す図である。 同図(a)は従来のSBD
、同図(b)は本発明のSBDのそれぞれの工程流れ図
の一例を示すものである。 同図より明らかなように本
発明のショットキー接合型ガートリング構造のSBDは
、同図(b)に示すメタル形成工程において、同時にシ
ョットキー接合を形成するので、従来のP”N接合型ガ
ードリング構造のP+型層形形成程を必要としないので
、工程の大幅な簡略化が可能である。
ードリング構造のSBDとのそれぞれの製造工程の流れ
を比較して示す図である。 同図(a)は従来のSBD
、同図(b)は本発明のSBDのそれぞれの工程流れ図
の一例を示すものである。 同図より明らかなように本
発明のショットキー接合型ガートリング構造のSBDは
、同図(b)に示すメタル形成工程において、同時にシ
ョットキー接合を形成するので、従来のP”N接合型ガ
ードリング構造のP+型層形形成程を必要としないので
、工程の大幅な簡略化が可能である。
第6図は、従来技術のガードリング部の形状(同図(a
))と、本発明の上記実燵例のガードリング部の形状(
同図(b))とを示す要部断面図である。 同図で第8
図及び第1図と同じ符号は同じ部分を表わすので、説明
を省略する。 同図(a>及び(b)において、各部構
造の寸法(μm)は次の通り。
))と、本発明の上記実燵例のガードリング部の形状(
同図(b))とを示す要部断面図である。 同図で第8
図及び第1図と同じ符号は同じ部分を表わすので、説明
を省略する。 同図(a>及び(b)において、各部構
造の寸法(μm)は次の通り。
x、 = u、 =35. x2= u2=50.
X、 = u325、 x4=25. x、 =
50. u4=5 、 u5=3 。
X、 = u325、 x4=25. x、 =
50. u4=5 、 u5=3 。
x=160 、 u=118
同図より従来のSBDのガードリング部の幅、!1[1
ちP+型層12の幅×5は50μ目であり、−六本発明
のSBDのガードリング部の幅、即ち第2導電パターン
23のショットキー接合幅u4と間隔u5との和(u、
+11. )は8μnである。
ちP+型層12の幅×5は50μ目であり、−六本発明
のSBDのガードリング部の幅、即ち第2導電パターン
23のショットキー接合幅u4と間隔u5との和(u、
+11. )は8μnである。
これより明らかなように、本発明のSBDのガードリン
グ部は微細化ができるので、基板の有効面積の向上が可
能である。
グ部は微細化ができるので、基板の有効面積の向上が可
能である。
本実施例では、ショットキー接合型のガードリングを1
重設けた場合について説明したが、所望により2重、3
重等、多重ガードリング構造として、更に耐圧向上を計
っても差し支えない。
重設けた場合について説明したが、所望により2重、3
重等、多重ガードリング構造として、更に耐圧向上を計
っても差し支えない。
又本実施例では、第1導電パターンと第2導電パターン
とが絶縁物(第1図の窒化膜25)を介して隔てられる
場合について述べたが、所望により絶縁物に代えて、高
抵抗の例えばポリシリコンを応用した抵抗材料を用い、
耐圧向上を計ることも可能である。
とが絶縁物(第1図の窒化膜25)を介して隔てられる
場合について述べたが、所望により絶縁物に代えて、高
抵抗の例えばポリシリコンを応用した抵抗材料を用い、
耐圧向上を計ることも可能である。
[発明の効果]
本発明は、SBDやPN接合ダイオード等の半導体装置
の耐圧向上に用いられるガードリング構造を、従来のP
N接合型に代えてショットキー接合型としたものである
。 従って本発明により、ガードリング部の微細化によ
る基板有効面積の向上と、ガードリング形成工程の簡略
化とが得られると共に、特にSBDにおいては逆回復特
性の改善ができ、半導体層での電圧損失を小さくできる
構造の半導体装置を提供することが可能となった。
の耐圧向上に用いられるガードリング構造を、従来のP
N接合型に代えてショットキー接合型としたものである
。 従って本発明により、ガードリング部の微細化によ
る基板有効面積の向上と、ガードリング形成工程の簡略
化とが得られると共に、特にSBDにおいては逆回復特
性の改善ができ、半導体層での電圧損失を小さくできる
構造の半導体装置を提供することが可能となった。
第1図は本発明の半導体装置の断面図、第2図は第1図
の半導体装置の製造工程を示す断面図、第3図及び第4
図は本発明のガードリング部の作用を説明するためのそ
れぞれ電荷分布図及び電位分布図、第5図(a)及び(
b)は従来例及び本発明例それぞれの半導体装置の製造
工程の流れ図、第6図<a)及び(b)は従来例及び本
発明例それぞれのガードリング部の形状を示す断面図、
第7図は従来の半導体素子周辺の耐圧改善方法の概要を
説明するための断面図、第8図は従来のSBDの耐圧改
善方法を示す断面図、第9図(a)及び(b)はそれぞ
れ従来のSBDの電圧−電流特性図及び逆回復時間−順
電流特性図である。 1工・・・N型半導体基板、 21a・・・N+型基板
、21b・・・N−型層、 22・・・第1導電パター
ン、23・・・第2導電パターン、 24・・・絶縁膜
(S’ 02 M) 、25・・・絶縁Jli(窒化J
l*)。 第 1 図 第 図 (a) V斡−0[V] (b) V、=L[V] (C) v、−H[Vコ 第 図 <a> vll−〇【v] (b) ■宵−L [V] (C) V役鱈H[V] 第 図 (a) 従来例 (1)) 本発明例 2 第 図 (a) (b) 第 図 第 7 図 (a) 2 2 第 図 (a) 第 (1)) 図
の半導体装置の製造工程を示す断面図、第3図及び第4
図は本発明のガードリング部の作用を説明するためのそ
れぞれ電荷分布図及び電位分布図、第5図(a)及び(
b)は従来例及び本発明例それぞれの半導体装置の製造
工程の流れ図、第6図<a)及び(b)は従来例及び本
発明例それぞれのガードリング部の形状を示す断面図、
第7図は従来の半導体素子周辺の耐圧改善方法の概要を
説明するための断面図、第8図は従来のSBDの耐圧改
善方法を示す断面図、第9図(a)及び(b)はそれぞ
れ従来のSBDの電圧−電流特性図及び逆回復時間−順
電流特性図である。 1工・・・N型半導体基板、 21a・・・N+型基板
、21b・・・N−型層、 22・・・第1導電パター
ン、23・・・第2導電パターン、 24・・・絶縁膜
(S’ 02 M) 、25・・・絶縁Jli(窒化J
l*)。 第 1 図 第 図 (a) V斡−0[V] (b) V、=L[V] (C) v、−H[Vコ 第 図 <a> vll−〇【v] (b) ■宵−L [V] (C) V役鱈H[V] 第 図 (a) 従来例 (1)) 本発明例 2 第 図 (a) (b) 第 図 第 7 図 (a) 2 2 第 図 (a) 第 (1)) 図
Claims (1)
- 1 半導体基板の一主面に接して形成された第1の導電
パターンと、該第1導電パターンを囲むように形成され
た1つ又は複数の環状の第2の導電パターンとを有し、
該第2導電パターンが前記半導体基板の一主面とショッ
トキー接触をすると共に第1導電パターン及び第2導電
パターンのそれぞれが絶縁物又は抵抗材料を介して隔て
られていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32531789A JPH03185870A (ja) | 1989-12-15 | 1989-12-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32531789A JPH03185870A (ja) | 1989-12-15 | 1989-12-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03185870A true JPH03185870A (ja) | 1991-08-13 |
Family
ID=18175473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32531789A Pending JPH03185870A (ja) | 1989-12-15 | 1989-12-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03185870A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670688B2 (en) * | 2001-08-22 | 2003-12-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including at least one schottky metal layer surrounding PN junction |
US6936905B2 (en) * | 2003-04-24 | 2005-08-30 | Shye-Lin Wu | Two mask shottky diode with locos structure |
JP2006287264A (ja) * | 2006-07-24 | 2006-10-19 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
US9559217B2 (en) | 2013-05-21 | 2017-01-31 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
EP3159933A4 (en) * | 2015-08-27 | 2017-08-09 | Shindengen Electric Manufacturing Co., Ltd. | Wide-gap semiconductor device and method for manufacturing wide-gap semiconductor device |
-
1989
- 1989-12-15 JP JP32531789A patent/JPH03185870A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670688B2 (en) * | 2001-08-22 | 2003-12-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including at least one schottky metal layer surrounding PN junction |
US6936905B2 (en) * | 2003-04-24 | 2005-08-30 | Shye-Lin Wu | Two mask shottky diode with locos structure |
JP2006287264A (ja) * | 2006-07-24 | 2006-10-19 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
JP4586775B2 (ja) * | 2006-07-24 | 2010-11-24 | 日産自動車株式会社 | 炭化珪素半導体装置 |
US9559217B2 (en) | 2013-05-21 | 2017-01-31 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
EP3159933A4 (en) * | 2015-08-27 | 2017-08-09 | Shindengen Electric Manufacturing Co., Ltd. | Wide-gap semiconductor device and method for manufacturing wide-gap semiconductor device |
US9960228B2 (en) | 2015-08-27 | 2018-05-01 | Shindengen Electric Manufacturing Co., Ltd. | Wide gap semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6426542B1 (en) | Schottky diode with dielectric trench | |
US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
US6383836B2 (en) | Diode and method for manufacturing the same | |
US11081598B2 (en) | Trench MOS Schottky diode | |
US4134123A (en) | High voltage Schottky barrier diode | |
US4607270A (en) | Schottky barrier diode with guard ring | |
US7622752B2 (en) | Schottky diode with a vertical barrier | |
JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US6740951B2 (en) | Two-mask trench schottky diode | |
JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
JPH1197716A (ja) | Mosコントロールダイオード及びその製造方法 | |
JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
US20050029615A1 (en) | Schottky barrier diode and manufacturing method thereof | |
US10529867B1 (en) | Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability | |
US11949025B2 (en) | Wide band gap semiconductor electronic device having a junction-barrier Schottky diode | |
US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
JPH03185870A (ja) | 半導体装置 | |
JP3673334B2 (ja) | 半導体ダイオード | |
US11233158B2 (en) | Semiconductor power device and method for manufacture | |
JP3327571B2 (ja) | 半導体装置 | |
JP3947921B2 (ja) | ショットキバリアを有する半導体装置 | |
CN107946352B (zh) | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 | |
JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
KR20160116294A (ko) | 쇼트키 다이오드 | |
JPH02253659A (ja) | 半導体装置 |