CN107946352B - 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 - Google Patents
一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 Download PDFInfo
- Publication number
- CN107946352B CN107946352B CN201710890566.XA CN201710890566A CN107946352B CN 107946352 B CN107946352 B CN 107946352B CN 201710890566 A CN201710890566 A CN 201710890566A CN 107946352 B CN107946352 B CN 107946352B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- conductivity type
- ohmic contact
- schottky contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 210000000746 body region Anatomy 0.000 claims abstract description 58
- 230000000873 masking effect Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000003989 dielectric material Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 239000007772 electrode material Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 claims description 6
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- FQNKXXHWTIMQJM-UHFFFAOYSA-N [Si].[Pt].[Ni] Chemical compound [Si].[Pt].[Ni] FQNKXXHWTIMQJM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims 1
- 229910000676 Si alloy Inorganic materials 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000004927 fusion Effects 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明公开了一种欧姆接触和肖特基接触超级势垒整流器及其制作方法，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、肖特基接触区、栅介质层、栅电极层、掩蔽介质层、欧姆接触区和上电极层。该欧姆接触和肖特基接触超级势垒整流器具有制造工艺简单、优化电性特征和耐受过流能力的特点。
Description
技术领域
本发明涉及功率半导体电力电子器件技术领域，具体是一种欧姆接触和肖特基接触超级势垒整流器及其制作方法。
背景技术
功率半导体整流器，广泛应用于功率转换器和电源中。常规超级势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低导通压降、合理漏电水平、较稳定高温性能的整流器件，其在100V以下的应用中具有明显的竞争优势。
现有技术中典型的超级势垒整流器有多种结构和相应的制造方法，但其器件结构和制造工艺相对较复杂。
现有技术中提出的肖特基接触超级势垒整流器，其制造方法简单，并且可以通过肖特基接触和超级势垒两种方式调节正向电流导通能力和反向漏电水平之间的优化关系。
但常规肖特基接触超级势垒整流器在大电流密度时仍然工作于单项导电模式，这样，大电流条件将导致非常大的正向压降，因此常规肖特基接触超级势垒整流器的过流能力较弱。
发明内容
本发明的目的是解决现有技术中存在的问题，提供一种欧姆接触和肖特基接触超级势垒整流器及其制作方法。
为实现本发明目的而采用的技术方案是这样的，一种欧姆接触和肖特基接触超级势垒整流器，其特征在于，包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、肖特基接触区、栅介质层、栅电极层、掩蔽介质层、欧姆接触区和上电极层。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述欧姆接触区覆盖于第二导电类型体区之上的部分表面。
所述肖特基接触区覆盖于第二导电类型体区之上的部分表面。
所述栅介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面和第二导电类型体区之上的部分表面。所述栅介质层还覆盖于肖特基接触区之上。
所述栅电极层覆盖于栅介质层之上。
所述掩蔽介质层覆盖于栅电极层之上。
所述上电极层覆盖于掩蔽介质层和欧姆接触区之上，所述上电极层与肖特基接触区相连接。
进一步，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。所述环形结构包围的中间区域为有源区。
进一步，所述第二导电类型体区由一个或多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
进一步，所述栅介质层和掩蔽介质层的材料包括二氧化硅材料和氮氧化硅。所述栅电极层的材料包括掺杂多晶硅。
一种欧姆接触和肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
2)将栅介质材料覆盖于轻掺杂第一导电类型外延层之上。
3)将栅电极材料覆盖于上述步骤)中的栅介质材料之上。
4)将掩蔽介质材料覆盖于上述步骤)中的栅电极材料之上。
5)利用掩膜层形成栅介质层、栅电极层和掩蔽介质层。
6)形成第二导电类型体区。
7)形成肖特基接触区和欧姆接触区。
8)形成上电极层。
9)形成下电极层。
进一步，在形成栅介质层、栅电极层和掩蔽介质层之前，还包括形成第二导电类型保护环及结终端区的步骤。
进一步，所述步骤3)中的栅电极材料包括多晶硅材料。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
所述步骤5)中形成第二导电类型体区的方法包括注入第二导电类型杂质后快速退火的方式。
所述步骤7)中的肖特基接触区包括高级硅化物。所述高级硅化物包括钛硅、铂硅或镍铂硅材料。
进一步，所述步骤7)中的欧姆接触区选择重掺杂第二导电类型区，所述欧姆接触区与上电极层形成欧姆接触。
进一步，所述轻掺杂第一导电类型外延层能够包含增强层结构。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)本发明在保持肖特基接触的结构中，增加欧姆接触设计，使得新结构器件具备了Schottky和P-i-N结构的融合特性。
2)本发明在较低电压下，肖特基接触和超级势垒对正向导通特性起主要作用，在较大电流时，欧姆接触区所导致的电导调制效应对正向导通特性起主要作用，极大的减小了正向导通电压，新结构器件的耐受过流能力得到显著提高。
3)本发明还具有制造工艺简单和方便应用的优点。
附图说明
图1为本发明实施例的新器件1剖面结构示意图；
图2为本发明实施例的新器件2剖面结构示意图。
图中：下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型增强层32、肖特基接触区40、栅介质层41、栅电极层42、掩蔽介质层43、欧姆接触区44和上电极层50。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图1所示，一种欧姆接触和肖特基接触超级势垒整流器，其特征在于，包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、肖特基接触区40、栅介质层41、栅电极层42、掩蔽介质层43、欧姆接触区44和上电极层50。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第二导电类型体区31覆盖于轻掺杂第一导电类型外延层30之上的部分表面。
所述欧姆接触区44覆盖于第二导电类型体区31之上的部分表面。
所述肖特基接触区40覆盖于第二导电类型体区31之上的部分表面。
所述栅介质层41覆盖于轻掺杂第一导电类型外延层30之上的部分表面和第二导电类型体区31之上的部分表面。所述栅介质层41还覆盖于肖特基接触区40之上。
所述栅电极层42覆盖于栅介质层41之上。
所述掩蔽介质层43覆盖于栅电极层42之上。
所述上电极层50覆盖于掩蔽介质层43和欧姆接触区44之上，所述上电极层50与肖特基接触区40相连接。
一种欧姆接触和肖特基接触超级势垒整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。所述环形结构包围的中间区域为有源区。
所述第二导电类型体区31由一个或多个重复的结构单元构成。所述第二导电类型体区31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅介质层41和掩蔽介质层43的材料包括二氧化硅材料和氮氧化硅。所述栅电极层42的材料包括掺杂多晶硅。
实施例2：
如图2所示，一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型增强层32、肖特基接触区40、栅介质层41、栅电极层42、掩蔽介质层43、欧姆接触区44和上电极层50。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上；
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上；
所述第二导电类型体区31覆盖于轻掺杂第一导电类型外延层30之上的部分表面；
所述第一导电类型增强层32浮空在轻掺杂第一导电类型外延层30内部，并分布在第二导电类型体区31的重复单元之间。
所述肖特基接触区40覆盖于第二导电类型体区31之上的部分表面；
所述栅介质层41覆盖于轻掺杂第一导电类型外延层30之上的部分表面和第二导电类型体区31之上的部分表面；所述栅介质层41还覆盖于肖特基接触区40之上；
所述栅电极层42覆盖于栅介质层41之上；
所述掩蔽介质层43覆盖于栅电极层42之上；
所述欧姆接触区44覆盖于第二导电类型体区31之上的部分表面；
所述上电极层50覆盖于掩蔽介质层43和欧姆接触区44之上；所述上电极层50与肖特基接触区40相连接。
所述一种欧姆接触和肖特基接触超级势垒整流器，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述一种欧姆接触和肖特基接触超级势垒整流器，第二导电类型体区31由一个或者多个重复的结构单元构成；所述第二导电类型体区31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述一种欧姆接触和肖特基接触超级势垒整流器，栅介质层41和掩蔽介质层43的材料主要包括二氧化硅材料和氮氧化硅；所述栅电极层42的材料主要包括掺杂多晶硅。
实施例3：
一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、肖特基接触区40、栅介质层41、栅电极层42、掩蔽介质层43、欧姆接触区44和上电极层50。
一种欧姆接触和肖特基接触超级势垒整流器的制造方法，其特征在于，包括以下主要步骤：
选取第一导电类型为N型，第二导电类型为P型；
1)将N型外延层30覆盖于N+型衬底层20之上；N+型衬底层20为掺杂浓度19次方以上的砷衬底；N型外延层30为杂质浓度14到17次方的磷外延层；
N型外延层30形成之后，通常还包括形成P型保护环及结终端区的步骤；
2)将栅介质材料覆盖于N型外延层30之上；栅介质材料选择二氧化硅；
3)将栅电极材料覆盖于步骤2)中所述栅介质材料之上；栅电极材料选择多晶硅；所述多晶硅通过杂质注入后退火的方式完成掺杂；
4)将掩蔽介质材料覆盖于步骤2)中所述栅电极材料之上；掩蔽介质材料选择二氧化硅；
5)利用掩膜层形成栅介质层41、栅电极层42和掩蔽介质层43；
6)选择注入P型杂质后快速退火的方式形成P型体区；P型体区形成的工艺条件选择剂量为12次方到14次方、能量50KeV到150KeV的硼注入后快速退火；
7)在P型体区刻蚀硅槽使其达到0.2微米至0.4微米深度；
8)形成肖特基接触区40和形成欧姆接触区44；；肖特基接触区40选择钛硅合金、铂硅合金或者镍铂硅合金；欧姆接触区44的工艺条件选择剂量为15次方到16次方、能量10keV到60keV的硼注入后快速退火；
9)形成上电极层50；
10)形成下电极层10。
按照该实施例可以制作实用型的欧姆接触和肖特基接触超级势垒整流器。在保持肖特基接触的结构中增加欧姆接触设计，使得新结构器件具备了Schottky和P-i-N结构的融合特性。在较低电压下，肖特基接触和超级势垒对正向导通特性起主要作用，在较大电流时，欧姆接触区所导致的电导调制效应对正向导通特性起主要作用，极大的减小了正向导通电压，新结构器件的耐受过流能力得到显著提高。该欧姆接触和肖特基接触超级势垒整流器还具有制造工艺简单和方便应用的优点。
实施例4：
一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型增强层32、肖特基接触区40、栅介质层41、栅电极层42、掩蔽介质层43、欧姆接触区44和上电极层50。
一种欧姆接触和肖特基接触超级势垒整流器的制造方法，其特征在于，包括以下主要步骤：
选取第一导电类型为N型，第二导电类型为P型；
1)将N型外延层30覆盖于N+型衬底层20之上；N+型衬底层20为掺杂浓度19次方以上的砷衬底；N型外延层30为杂质浓度14到17次方的磷外延层；
N型外延层30形成之后，通常还包括形成P型保护环及结终端区的步骤；
2)普遍注入N型增强层32所需扩散源杂质，选择的工艺条件为剂量为11次方到12次方、能量80KeV到150KeV的砷；
3)将栅介质材料覆盖于N型外延层30之上；栅介质材料选择二氧化硅；
4)将栅电极材料覆盖于步骤2)中所述栅介质材料之上；栅电极材料选择多晶硅；所述多晶硅通过杂质注入后退火的方式完成掺杂；
5)将掩蔽介质材料覆盖于步骤2)中所述栅电极材料之上；掩蔽介质材料选择二氧化硅；
6)利用掩膜层形成栅介质层41、栅电极层42和掩蔽介质层43；
7)选择注入P型杂质后快速退火的方式形成P型体区；P型体区形成的工艺条件选择剂量为12次方到14次方、能量50KeV到150KeV的硼注入后快速退火；
8)在P型体区刻蚀硅槽使其达到0.2微米至0.4微米深度；
9)形成肖特基接触区40和形成欧姆接触区44；；肖特基接触区40选择钛硅合金、铂硅合金或者镍铂硅合金；欧姆接触区44的工艺条件选择剂量为15次方到16次方、能量10keV到60keV的硼注入后快速退火；
10)形成上电极层50；
11)形成下电极层10。
按照该实施例可以制作实用型的欧姆接触和肖特基接触超级势垒整流器。在保持肖特基接触的结构中增加欧姆接触设计，使得新结构器件具备了Schottky和P-i-N结构的融合特性。在较低电压下，肖特基接触和超级势垒对正向导通特性起主要作用，在较大电流时，欧姆接触区所导致的电导调制效应对正向导通特性起主要作用，极大的减小了正向导通电压，新结构器件的耐受过流能力得到显著提高。该欧姆接触和肖特基接触超级势垒整流器还具有制造工艺简单和方便应用的优点。
实施例5：
选择第一导电类型为N型，第二导电类型为P型。
如图1所示，一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：包括下电极层10、N+型衬底层20、N型外延层30、P型体区31、肖特基接触区40、栅介质层41、栅电极层42、掩蔽介质层43、欧姆接触区44和上电极层50。
所述耦合欧姆接触和肖特基接触的超级势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。
所述N型外延层30覆盖在N+型衬底层20之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。所述N型外延层30为杂质浓度15到16次方的磷外延层,一个典型的N型外延层30条件可以选择4.5微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到40伏以上的击穿要求。
所述P型体区31由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。所述P型体区31采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述栅介质层41覆盖于N型外延层30之上的部分表面和P型体区31之上的部分表面；栅介质材料选择二氧化硅。
所述栅电极层42为掺杂多晶层，覆盖在栅介质层41之上。
所述掩蔽介质层43选择二氧化硅，覆盖于栅电极层42之上；
所述肖特基接触区40覆盖于P型体区31之上的部分表面；肖特基接触区40选择钛硅合金材料或者铂硅合金材料。所述栅介质层41还覆盖于肖特基接触区40之上的部分表面，也就是说肖特基接触区40延伸到栅介质层41之下的部分区域。
所述欧姆接触区44覆盖于第二导电类型体区31之上的部分表面；欧姆接触区44选择为P+区；
所述上电极层50覆盖于掩蔽介质层43和欧姆接触区44，并与肖特基接触区40相连。
所述欧姆接触和肖特基接触超级势垒整流器，击穿电压可以达到50伏的要求。在保持肖特基接触的结构中增加欧姆接触设计，使得新结构器件具备了Schottky和P-i-N结构的融合特性。在较低电压下，肖特基接触和超级势垒对正向导通特性起主要作用，在较大电流时，欧姆接触区所导致的电导调制效应对正向导通特性起主要作用，极大的减小了正向导通电压，新结构器件的耐受过流能力得到显著提高。该欧姆接触和肖特基接触超级势垒整流器还具有制造工艺简单和方便应用的优点。
实施例6：
选择第一导电类型为N型，第二导电类型为P型。
如图2所示，一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：包括下电极层10、N+型衬底层20、N型外延层30、P型体区31、N型增强层32、肖特基接触区40、栅介质层41、栅电极层42、掩蔽介质层43、欧姆接触区44和上电极层50。
所述耦合欧姆接触和肖特基接触的超级势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。
所述N型外延层30覆盖在N+型衬底层20之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。所述N型外延层30为杂质浓度15到16次方的磷外延层,一个典型的N型外延层30条件可以选择4.5微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到40伏以上的击穿要求。
所述P型体区31由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。所述P型体区31采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述N型增强层32浮空在轻掺杂第一导电类型外延层30内部，并分布在第二导电类型体区31的重复单元之间。选择的工艺条件为剂量为12次方、能量100KeV的砷注入后快速退火。
所述栅介质层41覆盖于N型外延层30之上的部分表面和P型体区31之上的部分表面；栅介质材料选择二氧化硅。
所述栅电极层42为掺杂多晶层，覆盖在栅介质层41之上。
所述掩蔽介质层43选择二氧化硅，覆盖于栅电极层42之上；
所述肖特基接触区40覆盖于P型体区31之上的部分表面；肖特基接触区40选择钛硅合金材料或者铂硅合金材料。所述栅介质层41还覆盖于肖特基接触区40之上的部分表面，也就是说肖特基接触区40延伸到栅介质层41之下的部分区域。
所述欧姆接触区44覆盖于第二导电类型体区31之上的部分表面；欧姆接触区44选择为P+区；
所述上电极层50覆盖于掩蔽介质层43和欧姆接触区44，并与肖特基接触区40相连。
所述欧姆接触和肖特基接触超级势垒整流器，击穿电压可以达到50伏的要求。在保持肖特基接触的结构中增加欧姆接触设计，使得新结构器件具备了Schottky和P-i-N结构的融合特性。在较低电压下，肖特基接触和超级势垒对正向导通特性起主要作用，在较大电流时，欧姆接触区所导致的电导调制效应对正向导通特性起主要作用，极大的减小了正向导通电压，新结构器件的耐受过流能力得到显著提高。该欧姆接触和肖特基接触超级势垒整流器还具有制造工艺简单和方便应用的优点。
Claims (9)
1.一种欧姆接触和肖特基接触超级势垒整流器，其特征在于，包括下电极层(10)、重掺杂第一导电类型衬底层(20)、轻掺杂第一导电类型外延层(30)、第二导电类型体区(31)、肖特基接触区(40)、栅介质层(41)、栅电极层(42)、掩蔽介质层(43)、欧姆接触区(44)和上电极层(50)；
所述重掺杂第一导电类型衬底层(20)覆盖于下电极层(10)之上；
所述轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
所述第二导电类型体区(31)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面；
所述欧姆接触区(44)覆盖于第二导电类型体区(31)之上的部分表面；
所述肖特基接触区(40)覆盖于第二导电类型体区(31)之上的部分表面；
所述栅介质层(41)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面和第二导电类型体区(31)之上的部分表面；所述栅介质层(41)还覆盖于肖特基接触区(40)之上；
所述栅电极层(42)覆盖于栅介质层(41)之上；
所述掩蔽介质层(43)覆盖于栅电极层(42)之上；
所述上电极层(50)覆盖于掩蔽介质层(43)和欧姆接触区(44)之上，所述上电极层(50)与肖特基接触区(40)相连接。
2.根据权利要求1所述的一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；所述环形结构包围的中间区域为有源区。
3.根据权利要求1或2所述的一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：所述第二导电类型体区(31)由一个或多个重复的结构单元构成；所述第二导电类型体区(31)位于有源区内部；位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区接触或者不接触。
4.根据权利要求1所述的一种欧姆接触和肖特基接触超级势垒整流器，其特征在于：所述栅介质层(41)的材料包括二氧化硅材料和氮氧化硅；所述掩蔽介质层(43)的材料包括二氧化硅材料和氮氧化硅；所述栅电极层(42)的材料包括掺杂多晶硅。
5.一种欧姆接触和肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
2)将栅介质材料覆盖于轻掺杂第一导电类型外延层(30)之上；
3)将栅电极材料覆盖于上述步骤2)中的栅介质材料之上；
4)将掩蔽介质材料覆盖于上述步骤3)中的栅电极材料之上；
5)利用掩膜层形成栅介质层(41)、栅电极层(42)和掩蔽介质层(43)；
6)形成第二导电类型体区(31)；
7)形成肖特基接触区(40)和欧姆接触区(44)；
所述欧姆接触区(44)覆盖于第二导电类型体区(31)之上的部分表面；
所述肖特基接触区(40)覆盖于第二导电类型体区(31)之上的部分表面；
8)形成上电极层(50)；
所述上电极层(50)覆盖于掩蔽介质层(43)和欧姆接触区(44)之上，所述上电极层(50)与肖特基接触区(40)相连接；
9)形成下电极层(10)。
6.根据权利要求5所述的一种欧姆接触和肖特基接触超级势垒整流器的制作方法，其特征在于：在形成栅介质层(41)、栅电极层(42)和掩蔽介质层(43)之前，还包括形成第二导电类型保护环及结终端区的步骤。
7.根据权利要求5所述的一种欧姆接触和肖特基接触超级势垒整流器的制作方法，其特征在于：所述步骤3)中的栅电极材料包括多晶硅材料；所述多晶硅材料通过原位掺杂方式或者杂质注入后退火的方式完成掺杂；
所述步骤5)中形成第二导电类型体区(31)的方法包括注入第二导电类型杂质后快速退火的方式；
所述步骤7)中的肖特基接触区(40)包括高级硅化物；所述高级硅化物包括钛硅、铂硅或镍铂硅材料。
8.根据权利要求5所述的一种欧姆接触和肖特基接触超级势垒整流器的制作方法，其特征在于：所述步骤7)中的欧姆接触区(44)选择重掺杂第二导电类型区，所述欧姆接触区(44)与上电极层(50)形成欧姆接触。
9.根据权利要求5所述的一种欧姆接触和肖特基接触超级势垒整流器的制作方法，其特征在于：所述轻掺杂第一导电类型外延层(30)包含增强层结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710890566.XA CN107946352B (zh) | 2017-09-20 | 2017-09-20 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710890566.XA CN107946352B (zh) | 2017-09-20 | 2017-09-20 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946352A CN107946352A (zh) | 2018-04-20 |
| CN107946352B true CN107946352B (zh) | 2023-10-24 |
Family
ID=61935077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710890566.XA Active CN107946352B (zh) | 2017-09-20 | 2017-09-20 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946352B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258640A (en) * | 1992-09-02 | 1993-11-02 | International Business Machines Corporation | Gate controlled Schottky barrier diode |
| JP2000077682A (ja) * | 1998-08-28 | 2000-03-14 | Hitachi Ltd | ショットキーダイオード |
| CN101771088A (zh) * | 2010-01-21 | 2010-07-07 | 复旦大学 | Pn结和肖特基结混合式二极管及其制备方法 |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN102789977A (zh) * | 2011-05-20 | 2012-11-21 | 英属维京群岛商节能元件股份有限公司 | 直立式金属氧化物半导体整流二极管及其制作方法 |
| JP2012231019A (ja) * | 2011-04-26 | 2012-11-22 | Hitachi Ltd | 炭化珪素ダイオード |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| CN207517703U (zh) * | 2017-09-20 | 2018-06-19 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ552391A (en) * | 2004-07-08 | 2010-04-30 | Semisouth Lab Inc | Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same |
| TWI376752B (en) * | 2008-04-22 | 2012-11-11 | Pfc Device Co | Mos pn junction schottky diode and method for manufacturing the same |
| US9583482B2 (en) * | 2015-02-11 | 2017-02-28 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
| US9741873B2 (en) * | 2015-03-27 | 2017-08-22 | Fairchild Semiconductor Corporation | Avalanche-rugged silicon carbide (SiC) power Schottky rectifier |
-
2017
- 2017-09-20 CN CN201710890566.XA patent/CN107946352B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258640A (en) * | 1992-09-02 | 1993-11-02 | International Business Machines Corporation | Gate controlled Schottky barrier diode |
| JP2000077682A (ja) * | 1998-08-28 | 2000-03-14 | Hitachi Ltd | ショットキーダイオード |
| CN101771088A (zh) * | 2010-01-21 | 2010-07-07 | 复旦大学 | Pn结和肖特基结混合式二极管及其制备方法 |
| JP2012231019A (ja) * | 2011-04-26 | 2012-11-22 | Hitachi Ltd | 炭化珪素ダイオード |
| CN102789977A (zh) * | 2011-05-20 | 2012-11-21 | 英属维京群岛商节能元件股份有限公司 | 直立式金属氧化物半导体整流二极管及其制作方法 |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| CN207517703U (zh) * | 2017-09-20 | 2018-06-19 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器 |
Non-Patent Citations (2)
| Title |
|---|
| Analyses_and_Experiments_of_the_Schottky_Contact_Super_Barrier_Rectifier_SSBR;Wensuo chen等;《IEEE ELECTRON DEVICE LETTERS》;902-905 * |
| 耗尽型沟道超势垒整流器;陈文锁;《2014年全国半导体器件产业发展、创新产品和新技术研讨会暨第七届中国微纳电子技术交流与学术研讨会》;521-523 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946352A (zh) | 2018-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| US8148748B2 (en) | Adjustable field effect rectifier | |
| US8198687B2 (en) | Structure with PN clamp regions under trenches | |
| US6498367B1 (en) | Discrete integrated circuit rectifier device | |
| US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US10593813B2 (en) | Vertical rectifier with added intermediate region | |
| US6331455B1 (en) | Power rectifier device and method of fabricating power rectifier devices | |
| CN102354685A (zh) | 包括功率二极管的集成电路 | |
| EP2232559B1 (en) | Adjustable field effect rectifier | |
| US20110309438A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| CN103531450A (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| US9929285B2 (en) | Super-junction schottky diode | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN112397593B (zh) | 半导体器件及制造方法 | |
| CN113838909A (zh) | 沟槽型原胞结构及制备方法 | |
| CN107204336B (zh) | 一种高效整流器及其制造方法 | |
| CN107946352B (zh) | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 | |
| CN107946371B (zh) | 一种肖特基势垒接触的超势垒整流器及其制造方法 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN107946351B (zh) | 一种肖特基接触超级势垒整流器及其制作方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN110610996A (zh) | 一种沟槽肖特基整流器 | |
| CN111199970A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN107946375A (zh) | 一种双外延超级势垒整流器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |