CN107946351B - 一种肖特基接触超级势垒整流器及其制作方法 - Google Patents
一种肖特基接触超级势垒整流器及其制作方法 Download PDFInfo
- Publication number
- CN107946351B CN107946351B CN201710854806.0A CN201710854806A CN107946351B CN 107946351 B CN107946351 B CN 107946351B CN 201710854806 A CN201710854806 A CN 201710854806A CN 107946351 B CN107946351 B CN 107946351B
- Authority
- CN
- China
- Prior art keywords
- region
- schottky contact
- layer
- conductivity type
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 210000000746 body region Anatomy 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 claims description 6
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- FQNKXXHWTIMQJM-UHFFFAOYSA-N [Si].[Pt].[Ni] Chemical compound [Si].[Pt].[Ni] FQNKXXHWTIMQJM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims 1
- 229910000676 Si alloy Inorganic materials 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基接触超级势垒整流器及其制作方法，包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、第一导电类型势垒高度调节区、肖特基接触区、栅介质层、栅电极层和上电极层。所述第一导电类型势垒高度调节区和肖特基接触区均覆盖于第二导电类型体区之上的部分表面。所述栅介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面、第二导电类型体区之上的部分表面、肖特基接触区之上的部分表面。所述栅介质层还覆盖于第一导电类型势垒高度调节区之上。所述上电极层覆盖于栅电极层之上，所述上电极层还覆盖于肖特基接触区之上的部分表面。
Description
技术领域
本发明涉及功率半导体电力电子器件技术领域，具体是一种肖特基接触超级势垒整流器及其制作方法。
背景技术
功率半导体整流器，广泛应用于功率转换器和电源中。常规超级势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低导通压降、合理漏电水平、较稳定高温性能的整流器件，其在100V以下的应用中具有明显的竞争优势。
现有技术中的典型的超级势垒整流器有多种结构和相应的制造方法，但其器件结构和制造工艺相对较复杂。
现有技术中提出的肖特基接触超级势垒整流器，其制造方法简单，并且可以通过肖特基接触和超级势垒两种方式调节正向电流导通能力和反向漏电水平之间的优化关系。超级势垒可以通过注入剂量和退火条件进行细致的调节，以获得精细的折衷条件。
肖特基接触的形成依赖于接触金属的选择，目前能够用于制造金属半导体肖特基接触的成熟金属工艺种类并不是很多，所以可供选择的肖特基势垒大小也比较少。
这样，通过肖特基接触的选择获得的折衷条件非常有限，不能更加灵活的通过肖特基接触调节正向电流导通能力和反向漏电水平之间的优化关系。
发明内容
本发明的目的是解决现有技术中存在的问题，提供一种肖特基接触超级势垒整流器及其制作方法。
为实现本发明目的而采用的技术方案是这样的，一种肖特基接触超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、第一导电类型势垒高度调节区、肖特基接触区、栅介质层、栅电极层和上电极层。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述第一导电类型势垒高度调节区和肖特基接触区均覆盖于第二导电类型体区之上的部分表面。
所述栅介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面、第二导电类型体区之上的部分表面；所述栅介质层还覆盖于第一导电类型势垒高度调节区之上。
所述栅电极层覆盖于栅介质层之上。
所述上电极层覆盖于栅电极层之上，所述上电极层还覆盖于肖特基接触区之上。
进一步，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。所述环形结构包围的中间区域为有源区。
进一步，所述第二导电类型体区由一个或者多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
进一步，所述栅介质层的材料包括二氧化硅材料活着氮氧化硅。所述栅电极层的材料包括掺杂多晶硅。
一种肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
2)将栅介质材料覆盖于轻掺杂第一导电类型外延层之上。
3)将栅电极材料覆盖于所述步骤2)中的栅介质材料之上。
4)利用掩膜层形成栅介质层和栅电极层。
5)形成第二导电类型体区。
6)形成第一导电类型势垒高度调节区。
7)形成肖特基接触区。
8)形成上电极层。
9)形成下电极层。
进一步，在形成栅介质层和栅电极层之前，还包括形成第二导电类型保护环及结终端区的步骤。
进一步，所述步骤3)中的栅电极材料包括多晶硅材料。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
所述步骤5)中形成第二导电类型体区的方法包括注入第二导电类型杂质后快速退火的方式。
所述步骤7)中的肖特基接触区包括高级硅化物。所述高级硅化物包括钛硅、铂硅或镍铂硅材料。
进一步，所述栅电极层可省略。当栅电极层被忽略时，所述上电极层覆盖于肖特基接触区之上的部分表面和栅介质层之上。
进一步，所述轻掺杂第一导电类型外延层能够包含增强层结构。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)本发明中的肖特基接触超级势垒整流器,在肖特基金属与沟道之间形成第一导电类型势垒高度调节区。对于通过某种工艺获得的金属半导体型肖特基接触，其势垒高度能够通过该调节区进行灵活的调整，从而能灵活的调节正向电流导通能力和反向漏电水平之间的优化关系。
2)本发明中的肖特基接触超级势垒整流器具有制造工艺简单和方便应用的优点。
附图说明
图1为本发明实施例的新器件1剖面结构示意图；
图2为本发明实施例的新器件2剖面结构示意图；
图3为本发明实施例的新器件3剖面结构示意图。
图中：下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型势垒高度调节区32、第一导电类型增强层33、肖特基接触区40、栅介质层41、栅电极层42和上电极层50。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图1所示，一种肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型势垒高度调节区32、肖特基接触区40、栅介质层41、栅电极层42和上电极层50。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。所述环形结构包围的中间区域为有源区。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第二导电类型体区31覆盖于轻掺杂第一导电类型外延层30之上的部分表面。
所述第二导电类型体区31由一个或者多个重复的结构单元构成。所述第二导电类型体区31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述第一导电类型势垒高度调节区32和肖特基接触区40均覆盖于第二导电类型体区31之上的部分表面。
所述栅介质层41覆盖于轻掺杂第一导电类型外延层30之上的部分表面、第二导电类型体区31之上的部分表面；所述栅介质层41还覆盖于第一导电类型势垒高度调节区32之上。
所述栅电极层42覆盖于栅介质层41之上。
所述上电极层50覆盖于栅电极层42之上，所述上电极层50还覆盖于肖特基接触区40之上。
所述栅介质层41的材料包括二氧化硅材料活着氮氧化硅。所述栅电极层42的材料包括掺杂多晶硅。
实施例2：
如图2所示，一种肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型势垒高度调节区32、第一导电类型增强层33、肖特基接触区40、栅介质层41、栅电极层42和上电极层50。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。所述环形结构包围的中间区域为有源区。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述轻掺杂第一导电类型外延层30内浮空第一导电类型增强层33；
所述第二导电类型体区31覆盖于轻掺杂第一导电类型外延层30之上的部分表面。
所述第二导电类型体区31由一个或者多个重复的结构单元构成。所述第二导电类型体区31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述第一导电类型增强层33分布在第二导电类型体区31的重复单元之间；
所述第一导电类型势垒高度调节区32和肖特基接触区40均覆盖于第二导电类型体区31之上的部分表面。
所述栅介质层41覆盖于轻掺杂第一导电类型外延层30之上的部分表面、第二导电类型体区31之上的部分表面；所述栅介质层41还覆盖于第一导电类型势垒高度调节区32之上。
所述栅电极层42覆盖于栅介质层41之上。
所述上电极层50覆盖于栅电极层42之上，所述上电极层50还覆盖于肖特基接触区40之上。
所述栅介质层41的材料包括二氧化硅材料活着氮氧化硅。所述栅电极层42的材料包括掺杂多晶硅。
实施例3：
如图3所示，一种肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型势垒高度调节区32、肖特基接触区40、栅介质层41和上电极层50。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。所述环形结构包围的中间区域为有源区。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第二导电类型体区31覆盖于轻掺杂第一导电类型外延层30之上的部分表面。
所述第二导电类型体区31由一个或者多个重复的结构单元构成。所述第二导电类型体区31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述第一导电类型势垒高度调节区32和肖特基接触区40均覆盖于第二导电类型体区31之上的部分表面。
所述栅介质层41覆盖于轻掺杂第一导电类型外延层30之上的部分表面、第二导电类型体区31之上的部分表面；所述栅介质层41还覆盖于第一导电类型势垒高度调节区32之上。
所述上电极层50覆盖于肖特基接触区40之上的部分表面和栅介质层41之上。
所述栅介质层41的材料包括二氧化硅材料活着氮氧化硅。
实施例4：
一种肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型势垒高度调节区32、肖特基接触区40、栅介质层41、栅电极层42和上电极层50。
一种肖特基接触超级势垒整流器的制造方法，其特征在于，包括以下主要步骤：
选取第一导电类型为N型，第二导电类型为P型；
1)将N型外延层30覆盖于N+型衬底层20之上；N+型衬底层20为掺杂浓度19次方以上的砷衬底；N型外延层30为杂质浓度14到17次方的磷外延层；
N型外延层30形成之后，通常还包括形成P型保护环及结终端区的步骤；
2)将栅介质材料覆盖于N型外延层30之上；栅介质材料选择二氧化硅；
3)将栅电极材料覆盖于2)步骤中所述栅介质材料之上；栅电极材料选择多晶硅；所述多晶硅通过杂质注入后退火的方式完成掺杂；
4)利用掩膜层形成栅介质层41和栅电极层42；
5)选择注入P型杂质后快速退火的方式形成P型体区31；所述P型体区31形成的工艺条件选择剂量为12次方到14次方、能量50KeV到150KeV的硼注入后快速退火；
6)选择注入N型杂质后快速退火的方式形成N型阱区，形成的工艺条件选择剂量为11次方到13次方、能量20KeV到50KeV的砷注入后快速退火；
7)在P型体区刻蚀硅槽使其达到0.2微米至0.4微米深度，剩余在栅介质41下面的N型阱区构成N型肖特基势垒高度调节区32；
8)形成肖特基接触区40；肖特基接触区40选择钛硅合金、铂硅合金或者镍铂硅合金；
9)形成上电极层50；
10)形成下电极层10。
按照该实施例可以制作实用型的肖特基接触超级势垒整流器。其N型肖特基势垒高度调节区32能够调节金属半导体接触所形成的肖特基势垒高度，从而能灵活的调节正向电流导通能力和反向漏电水平之间的优化关系。该肖特基接触超级势垒整流器具有制造工艺简单和方便应用的优点。
实施例5：
一种肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区31、第一导电类型势垒高度调节区32、肖特基接触区40、栅介质层41和上电极层50。
一种肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下主要步骤：
选取第一导电类型为N型，第二导电类型为P型；
1)将N型外延层30覆盖于N+型衬底层20之上；N+型衬底层20为掺杂浓度19次方以上的砷衬底；N型外延层30为杂质浓度14到17次方的磷外延层；
N型外延层30形成之后，通常还包括形成P型保护环及结终端区的步骤；
2)将栅介质材料覆盖于N型外延层30之上；栅介质材料选择二氧化硅；
3)利用掩膜层形成栅介质层41；
4)选择注入P型杂质和N型杂质，之后采用快速退火的方式形成P型体区和N型阱区；P型体区形成的工艺条件选择剂量为12次方到14次方、能量50KeV到150KeV的硼注入；N型阱区形成的工艺条件选择剂量为11次方到13次方、能量20KeV到50KeV的砷注入；
5)在P型体区刻蚀硅槽使其达到0.2微米至0.4微米深度，剩余在栅介质41下面的N型阱区构成N型肖特基势垒高度调节区32；
6)形成肖特基接触区40；肖特基接触区40选择钛硅合金、铂硅合金或者镍铂硅合金；
7)形成上电极层50；
8)形成下电极层10。
按照该实施例可以制作实用型的肖特基接触超级势垒整流器。其N型肖特基势垒高度调节区32能够调节金属半导体接触所形成的肖特基势垒高度，从而能灵活的调节正向电流导通能力和反向漏电水平之间的优化关系。该肖特基接触超级势垒整流器具有制造工艺简单和方便应用的优点。
实施例6：
选择第一导电类型为N型，第二导电类型为P型。
如图1所示，一种肖特基接触超级势垒整流器，其特征在于：包括下电极层10、N+型衬底层20、N型外延层30、P型体区31、N型势垒高度调节区32、栅介质层41、栅电极层42、肖特基接触区40和上电极层50。
所述肖特基接触超级势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。
所述N型外延层30覆盖在N+型衬底层20之上。所述N型外延层30为杂质浓度15到16次方的磷外延层。
一个典型的N型外延层30条件可以选择5微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到50伏以上的击穿要求。
所述P型体区31覆盖于N型外延层30之上的部分表面；
所述P型体区31由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述P型体区31采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述肖特基接触区40覆盖于P型体区31之上的部分表面；所述肖特基接触区40选择钛硅合金材料或者铂硅合金材料。
所述N型势垒高度调节区32位于P型体区31的部分区域表面之上。
所述N型势垒高度调节区32由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内；所述N型势垒高度调节区32采用剂量为12次方、能量25KeV的砷注入后快速退火的方式形成。
所述栅介质层41覆盖于N型外延层30之上的部分表面、P型体区31之上的部分表面；栅介质材料选择二氧化硅。所述栅介质层41还覆盖于第一导电类型势垒高度调节区32之上。
所述栅电极层42覆盖在栅介质层41之上，所述栅电极层42为掺杂多晶层。
所述栅介质层41还覆盖于肖特基接触区40之上的部分表面，即肖特基接触区40延伸到栅介质层41之下的部分区域。
所述上电极层50覆盖于栅电极层42之上和肖特基接触区40之上的部分表面。
所述肖特基接触超级势垒整流器，击穿电压可以达到50伏的要求。其N型肖特基势垒高度调节区32能够调节金属半导体接触所形成的肖特基势垒高度，从而能灵活的调节正向电流导通能力和反向漏电水平之间的优化关系。该肖特基接触超级势垒整流器具有制造工艺简单和方便应用的优点。
实施例9：
选择第一导电类型为N型，第二导电类型为P型。
如图3所示，一种肖特基接触超级势垒整流器，其特征在于：包括下电极层10、N+型衬底层20、N型外延层30、P型体区31、N型势垒高度调节区32、栅介质层41、肖特基接触区40和上电极层50。
所述肖特基接触超级势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。
所述N型外延层30覆盖在N+型衬底层20之上。所述N型外延层30为杂质浓度15到16次方的磷外延层。
一个典型的N型外延层30条件可以选择5微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到50伏以上的击穿要求。
所述P型体区31覆盖于N型外延层30之上的部分表面；
所述P型体区31由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述P型体区31采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述肖特基接触区40覆盖于P型体区31之上的部分表面；所述肖特基接触区40选择钛硅合金材料或者铂硅合金材料。
所述N型势垒高度调节区32位于P型体区31的部分区域的表面之上。
所述N型势垒高度调节区32由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内；所述N型势垒高度调节区32采用剂量为12次方、能量25KeV的砷注入后快速退火的方式形成。
所述栅介质层41覆盖于N型外延层30之上的部分表面、P型体区31之上的部分表面；栅介质材料选择二氧化硅。所述栅介质层41还覆盖于第一导电类型势垒高度调节区32之上。
所述栅介质层41还覆盖于肖特基接触区40之上的部分表面，即肖特基接触区40延伸到栅介质层41之下的部分区域。
所述上电极层50覆盖于栅介质层41之上和肖特基接触区40之上的部分表面。
所述肖特基接触超级势垒整流器，击穿电压可以达到50伏的要求。其N型肖特基势垒高度调节区32能够调节金属半导体接触所形成的肖特基势垒高度，从而能灵活的调节正向电流导通能力和反向漏电水平之间的优化关系。该肖特基接触超级势垒整流器具有制造工艺简单和方便应用的优点。
Claims (9)
1.一种肖特基接触超级势垒整流器，其特征在于：包括下电极层(10)、重掺杂第一导电类型衬底层(20)、轻掺杂第一导电类型外延层(30)、第二导电类型体区(31)、第一导电类型势垒高度调节区(32)、肖特基接触区(40)、栅介质层(41)、栅电极层(42)和上电极层(50)；
所述重掺杂第一导电类型衬底层(20)覆盖于下电极层(10)之上；
所述轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
所述第二导电类型体区(31)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面；
所述第一导电类型势垒高度调节区(32)和肖特基接触区(40)均覆盖于第二导电类型体区(31)之上的部分表面；
在整流器的剖面中，肖特基接触区(40)的左侧设置有第一导电类型势垒高度调节区(32)，且第一导电类型势垒高度调节区(32)的右侧与肖特基接触区(40)的左侧接触，第一导电类型势垒高度调节区(32)的上表面与栅介质层(41)的下表面接触；
肖特基接触区(40)的右侧设置有第一导电类型势垒高度调节区(32)，且第一导电类型势垒高度调节区(32)的左侧与肖特基接触区(40)的右侧接触，第一导电类型势垒高度调节区(32)的上表面与栅介质层(41)的下表面接触；
所述栅介质层(41)覆盖于轻掺杂第一导电类型外延层(30)之上的部分表面、第二导电类型体区(31)之上的部分表面；所述栅介质层(41)还覆盖于第一导电类型势垒高度调节区(32)之上；
所述栅电极层(42)覆盖于栅介质层(41)之上；
所述上电极层(50)覆盖于栅电极层(42)之上，所述上电极层(50)还覆盖于肖特基接触区(40)之上。
2.根据权利要求1所述的一种肖特基接触超级势垒整流器，其特征在于：还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；所述环形结构包围的中间区域为有源区。
3.根据权利要求1或2所述的一种肖特基接触超级势垒整流器，其特征在于：所述第二导电类型体区(31)由一个或者多个重复的结构单元构成；所述第二导电类型体区(31)位于有源区内部；位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区接触或者不接触。
4.根据权利要求1所述的一种肖特基接触超级势垒整流器，其特征在于：所述栅介质层(41)的材料包括二氧化硅材料；所述栅电极层(42)的材料包括掺杂多晶硅。
5.一种肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
2)将栅介质材料覆盖于轻掺杂第一导电类型外延层(30)之上；
3)将栅电极材料覆盖于所述步骤2)中的栅介质材料之上；
4)利用掩膜层形成栅介质层(41)和栅电极层(42)；
5)形成第二导电类型体区(31)；
6)形成第一导电类型势垒高度调节区(32)；
7)形成肖特基接触区(40)；
所述第一导电类型势垒高度调节区(32)和肖特基接触区(40)均覆盖于第二导电类型体区(31)之上的部分表面；
在整流器的剖面中，肖特基接触区(40)的左侧设置有第一导电类型势垒高度调节区(32)，且第一导电类型势垒高度调节区(32)的右侧与肖特基接触区(40)的左侧接触，第一导电类型势垒高度调节区(32)的上表面与栅介质层(41)的下表面接触；
肖特基接触区(40)的右侧设置有第一导电类型势垒高度调节区(32)，且第一导电类型势垒高度调节区(32)的左侧与肖特基接触区(40)的右侧接触，第一导电类型势垒高度调节区(32)的上表面与栅介质层(41)的下表面接触；
8)形成上电极层(50)；
9)形成下电极层(10)。
6.根据权利要求5所述的一种肖特基接触超级势垒整流器的制作方法，其特征在于：在形成栅介质层(41)和栅电极层(42)之前，还包括形成第二导电类型保护环及结终端区的步骤。
7.根据权利要求5所述的一种肖特基接触超级势垒整流器的制作方法，其特征在于：所述步骤3)中的栅电极材料包括多晶硅材料；所述多晶硅材料通过原位掺杂方式或者杂质注入后退火的方式完成掺杂；
所述步骤5)中形成第二导电类型体区(31)的方法包括注入第二导电类型杂质后快速退火的方式；
所述步骤7)中的肖特基接触区(40)包括高级硅化物；所述高级硅化物包括钛硅、铂硅或镍铂硅材料。
8.根据权利要求5所述的一种肖特基接触超级势垒整流器的制作方法，其特征在于：省略栅电极层(42)；
当栅电极层(42)被省略时，所述上电极层(50)覆盖于肖特基接触区(40)之上的部分表面和栅介质层(41)之上。
9.根据权利要求5所述的一种肖特基接触超级势垒整流器的制作方法，其特征在于：所述轻掺杂第一导电类型外延层(30)包含增强层结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710854806.0A CN107946351B (zh) | 2017-09-20 | 2017-09-20 | 一种肖特基接触超级势垒整流器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710854806.0A CN107946351B (zh) | 2017-09-20 | 2017-09-20 | 一种肖特基接触超级势垒整流器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946351A CN107946351A (zh) | 2018-04-20 |
| CN107946351B true CN107946351B (zh) | 2023-09-12 |
Family
ID=61929085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710854806.0A Active CN107946351B (zh) | 2017-09-20 | 2017-09-20 | 一种肖特基接触超级势垒整流器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946351B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730112A (ja) * | 1993-07-09 | 1995-01-31 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2003158259A (ja) * | 2001-09-07 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| WO2015109929A1 (zh) * | 2014-01-24 | 2015-07-30 | 无锡华润华晶微电子有限公司 | 一种超势垒整流器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4314277B2 (ja) * | 2007-01-11 | 2009-08-12 | 株式会社東芝 | ＳｉＣショットキー障壁半導体装置 |
| JP2011171551A (ja) * | 2010-02-19 | 2011-09-01 | Toyota Motor Corp | 半導体装置の製造方法 |
| TWI542006B (zh) * | 2013-06-21 | 2016-07-11 | 竹懋科技股份有限公司 | 溝渠式ｍｏｓ整流元件及其製造方法 |
| JP6296445B2 (ja) * | 2014-02-10 | 2018-03-20 | ローム株式会社 | ショットキーバリアダイオード |
| CN207743229U (zh) * | 2017-09-20 | 2018-08-17 | 重庆中科渝芯电子有限公司 | 一种肖特基接触超级势垒整流器 |
-
2017
- 2017-09-20 CN CN201710854806.0A patent/CN107946351B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730112A (ja) * | 1993-07-09 | 1995-01-31 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2003158259A (ja) * | 2001-09-07 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2015109929A1 (zh) * | 2014-01-24 | 2015-07-30 | 无锡华润华晶微电子有限公司 | 一种超势垒整流器件及其制造方法 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Analyses and Experiments of the Schottky Contact Super Barrier Rectifier (SSBR);Wensuo Chen等;《IEEE ELECTRON DEVICE LETTERS》;第38卷(第7期);902-905 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946351A (zh) | 2018-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157986B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| US7750412B2 (en) | Rectifier with PN clamp regions under trenches | |
| US8148748B2 (en) | Adjustable field effect rectifier | |
| US7952139B2 (en) | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout | |
| US10593813B2 (en) | Vertical rectifier with added intermediate region | |
| US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
| US9093521B2 (en) | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout | |
| KR20180097510A (ko) | 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물 | |
| US9929285B2 (en) | Super-junction schottky diode | |
| CN103531450A (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| CN107946371B (zh) | 一种肖特基势垒接触的超势垒整流器及其制造方法 | |
| CN107204336B (zh) | 一种高效整流器及其制造方法 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN110416300B (zh) | 超结n型mosfet及其制造方法 | |
| CN107946351B (zh) | 一种肖特基接触超级势垒整流器及其制作方法 | |
| CN108428732B (zh) | 超结器件及其制造方法 | |
| CN107946352B (zh) | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 | |
| CN107946375B (zh) | 一种双外延超级势垒整流器 | |
| US6107127A (en) | Method of making shallow well MOSFET structure | |
| CN110416299B (zh) | 超结器件及其制造方法 | |
| CN109148557B (zh) | 超结器件及其制造方法 | |
| CN110610996A (zh) | 一种沟槽肖特基整流器 | |
| CN114744035B (zh) | 一种超势垒栅肖特基整流器及其制造方法 | |
| CN217239469U (zh) | 碳化硅垂直传导mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |