CN107946375B - 一种双外延超级势垒整流器 - Google Patents
一种双外延超级势垒整流器 Download PDFInfo
- Publication number
- CN107946375B CN107946375B CN201710854731.6A CN201710854731A CN107946375B CN 107946375 B CN107946375 B CN 107946375B CN 201710854731 A CN201710854731 A CN 201710854731A CN 107946375 B CN107946375 B CN 107946375B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- conductive type
- conductivity type
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 25
- 210000000746 body region Anatomy 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种双外延超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第一导电类型第二外延层、第二导电类型体区、栅介质层、栅电极层、肖特基接触区和上电极层。所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。所述第一导电类型第二外延层覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述肖特基接触区覆盖于第二导电类型体区之上的部分表面。所述栅介质层覆盖于第一导电类型第二外延层之上的部分表面和第二导电类型体区之上的部分表面。所述栅电极层覆盖于栅介质层之上。
Description
技术领域
本发明涉及功率半导体电力电子器件技术领域，具体是一种双外延超级势垒整流器。
背景技术
功率半导体整流器，广泛应用于功率转换器和电源中。常规超级势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低导通压降、合理漏电水平、较稳定高温性能的整流器件，其在100V以下的应用中具有明显的竞争优势。
现有技术中的典型超级势垒整流器包括常规结构超级势垒整流器和肖特基接触超级势垒整流器。结构中由于寄生整流二极管的形成，其P-body之间存在较明显的JFET效应。
现有技术中提出的带有N型增强层的肖特基接触超级势垒整流器结构，能够消除部分JFET效应，但是，其高浓度薄层N区的形成工艺比较难以控制，并且由于增加了输出电容，其反向恢复时间明显增加。
发明内容
本发明的目的是解决现有技术中存在的问题，提供一种双外延超级势垒整流器。
为实现本发明目的而采用的技术方案是这样的，一种双外延超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第一导电类型第二外延层、第二导电类型体区、栅介质层、栅电极层、肖特基接触区和上电极层。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第一导电类型第二外延层覆盖于轻掺杂第一导电类型外延层之上；
所述第二导电类型体区覆盖于轻掺杂第一导电类型第二外延层之上的部分表面。
所述肖特基接触区覆盖于第二导电类型体区之上的部分表面。
所述栅介质层覆盖于第一导电类型第二外延层之上、第二导电类型体区之上的部分表面、肖特基接触区之上的部分表面；
所述栅电极层覆盖于栅介质层之上；
所述上电极层覆盖于栅电极层和肖特基接触区之上的部分表面。
一种双外延超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第一导电类型第二外延层、第二导电类型体区、重掺杂第二导电类型源区、重掺杂第一导电类型源区、栅介质层、栅电极层和上电极层。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第一导电类型第二外延层覆盖于轻掺杂第一导电类型外延层之上；
所述第二导电类型体区覆盖于第一导电类型第二外延层之上；
所述重掺杂第二导电类型源区和重掺杂第一导电类型源区均覆盖于第二导电类型体区之上的部分表面。
所述栅介质层覆盖于第一导电类型第二外延层之上的部分表面和第二导电类型体区之上的部分表面。
所述栅电极层覆盖于栅介质层之上。
所述上电极层覆盖于栅电极层、重掺杂第二导电类型源区之上，所述上电极层还覆盖于重掺杂第一导电类型源区之上的部分表面。
进一步，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
进一步，所述第二导电类型体区由一个或多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
进一步，所述栅介质层的材料包括二氧化硅材料或者氮氧化硅。所述栅电极层的材料包括掺杂多晶硅。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
本发明能减小超级势垒整流器的JFET效应，从而优化正向导电能力和反向漏电水平之间的折衷关系，并且获得较小的反向恢复时间。
附图说明
图1为本发明实施例的新器件1剖面结构示意图；
图2为本发明实施例的新器件2剖面结构示意图。
图中：下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第一导电类型第二外延层31、第二导电类型体区32、重掺杂第二导电类型源区33、重掺杂第一导电类型源区34、栅介质层41、栅电极层42、肖特基接触区43和上电极层50。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图1所示，一种双外延超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第一导电类型第二外延层31、第二导电类型体区32、栅介质层41、栅电极层42、肖特基接触区43和上电极层50。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第一导电类型第二外延层31覆盖于轻掺杂第一导电类型外延层30之上；
所述第二导电类型体区32覆盖于轻掺杂第一导电类型第二外延层31之上的部分表面。
所述肖特基接触区43覆盖于第二导电类型体区32之上的部分表面。
所述栅介质层41覆盖于第一导电类型第二外延层31之上和第二导电类型体区32之上的部分表面。所述栅介质层41还覆盖于肖特基接触区43之上的部分表面。
所述栅电极层42覆盖于栅介质层41之上。
所述上电极层50覆盖于栅电极层42和肖特基接触区43之上的部分表面。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
所述第一导电类型第二外延层31由一个或多个重复的结构单元构成。所述第一导电类型第二外延层31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅介质层41的材料包括二氧化硅材料和氮氧化硅。所述栅电极层42的材料包括掺杂多晶硅。
实施例2：
如图2所示，一种双外延超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第一导电类型第二外延层31、第二导电类型体区32、重掺杂第二导电类型源区33、重掺杂第一导电类型源区34、栅介质层41、栅电极层42和上电极层50。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第一导电类型第二外延层31覆盖于轻掺杂第一导电类型外延层30之上；
所述第二导电类型体区32覆盖于第一导电类型第二外延层31之上的部分表面；
所述重掺杂第二导电类型源区33和重掺杂第一导电类型源区34均覆盖于第二导电类型体区32之上的部分表面。
所述栅介质层41覆盖于第一导电类型第二外延层31之上的部分表面和第二导电类型体区32之上的部分表面。所述栅介质层41还覆盖于重掺杂第一导电类型源区34之上的部分表面。
所述栅电极层42覆盖于栅介质层41之上。
所述上电极层50覆盖于栅电极层42、重掺杂第二导电类型源区33之上，所述上电极层50还覆盖于重掺杂第一导电类型源区34之上的部分表面。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
所述第一导电类型第二外延层31由一个或多个重复的结构单元构成。所述第一导电类型第二外延层31位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅介质层41的材料包括二氧化硅材料和氮氧化硅。所述栅电极层42的材料包括掺杂多晶硅。
实施例3：
选择第一导电类型为N型，第二导电类型为P型。
如图1所示，一种双外延超级势垒整流器，其特征在于：包括下电极层10、N+型衬底层20、N型外延层30、N型第二外延层31、P型体区32、栅介质层41、栅电极层42、肖特基接触区43和上电极层50。
所述双外延超级势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。
所述N型外延层30覆盖在N+型衬底层20之上。所述N型外延层30为杂质浓度15到16次方的磷外延层。
所述N型第二外延层31覆盖在N型外延层30之上；
所述N型第二外延层31为杂质浓度16到17次方的磷外延层。
一个典型的N型外延层30条件可以选择4微米的厚度、15次方的磷杂质浓度，N型第二外延层31条件可以选择0.5微米的厚度、16次方的磷杂质浓度，由此制作出的器件可以达到45伏以上的击穿要求。
所述P型体区由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述P型体区采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述栅介质层41覆盖于N型第二外延层31之上的部分表面和P型体区32之上的部分表面；所述栅介质层41还覆盖于肖特基接触区43之上的部分表面。栅介质材料选择二氧化硅。
所述栅电极层42为掺杂多晶层，覆盖在栅介质层41之上。
所述肖特基接触区43覆盖于P型体区32之上的部分表面。所述肖特基接触区43选择钛硅合金材料或者铂硅合金材料。
所述肖特基接触区43延伸到栅介质层41之下的部分区域，即所述栅介质层41还覆盖在肖特基接触区43之上的部分表面；
所述上电极层50覆盖于栅电极层42和肖特基接触区43之上的部分表面。
所述双外延超级势垒整流器，击穿电压可以达到45伏的要求。本实施例能减小超级势垒整流器的JFET效应，从而优化正向导电能力和反向漏电水平之间的折衷关系，并且获得较小的反向恢复时间。
实施例4：
选择第一导电类型为N型，第二导电类型为P型。
如图2所示，一种双外延超级势垒整流器，其特征在于：包括下电极层10、N+型衬底层20、N型外延层30、N型第二外延层31、P型体区32、P+型源区33、N+型源区34、栅介质层41、栅电极层42和上电极层50。
所述双外延超级势垒整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述N+型衬底层20覆盖在下电极层10之上。所述N+型衬底层20为掺杂浓度19次方以上的砷衬底。
所述N型外延层30覆盖在N+型衬底层20之上。所述N型外延层30为杂质浓度15到16次方的磷外延层。
所述N型第二外延层31覆盖在N型外延层30之上；
所述N型第二外延层31为杂质浓度16到17次方的磷外延层。
一个典型的N型外延层30条件可以选择4微米的厚度、15次方的磷杂质浓度，N型第二外延层31条件可以选择0.5微米的厚度、16次方的磷杂质浓度，由此制作出的器件可以达到45伏以上的击穿要求。
所述P型体区32由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述P型体区32采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述P+型源区33和N+型源区34位于P型体区32上的部分表面，并且P+型源区33和N+型源区34彼此相连。
所述栅介质层41覆盖于N型第二外延层31之上的部分表面和P型体区32之上的部分表面；所述栅介质层41还覆盖于重掺杂第一导电类型源区34之上的部分表面。栅介质材料选择二氧化硅。
所述栅电极层42为掺杂多晶层，覆盖在栅介质层41之上。
所述N+型源区34延伸到栅介质层41之下的部分区域，即所述栅介质层41还覆盖于N+型源区34之上的部分表面；
所述上电极层50覆盖于栅电极层42、重掺杂第二导电类型源区33之上，所述上电极层50还覆盖于重掺杂第一导电类型源区34之上的部分表面。
所述双外延超级势垒整流器，击穿电压可以达到45伏的要求。本实施例能减小超级势垒整流器的JFET效应，从而优化正向导电能力和反向漏电水平之间的折衷关系，并且获得较小的反向恢复时间。
Claims (2)
1.一种双外延超级势垒整流器，其特征在于：包括下电极层(10)、重掺杂第一导电类型衬底层(20)、轻掺杂第一导电类型外延层(30)、第一导电类型第二外延层(31)、第二导电类型体区(32)、栅介质层(41)、栅电极层(42)、肖特基接触区(43)和上电极层(50)；
所述重掺杂第一导电类型衬底层(20)覆盖于下电极层(10)之上；
所述轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；所述第一导电类型第二外延层(31)覆盖于轻掺杂第一导电类型外延层(30)之上；
所述第二导电类型体区(32)覆盖于轻掺杂第一导电类型第二外延层(31)之上的部分表面；
所述肖特基接触区(43)覆盖于第二导电类型体区(32)之上的部分表面；
所述栅介质层(41)覆盖于第一导电类型第二外延层(31)之上；第二导电类型体区(32)之上的部分表面、肖特基接触区(43)之上的部分表面；
所述栅电极层(42)覆盖于栅介质层(41)之上；
所述上电极层(50)覆盖于栅电极层(42)和肖特基接触区(43)之上的部分表面。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述第二导电类型体区(32)由一个或多个重复的结构单元构成；所述第二导电类型体区(32)位于有源区内部；位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅介质层(41)的材料包括二氧化硅材料或者氮氧化硅；所述栅电极层(42)的材料包括掺杂多晶硅。
2.一种双外延超级势垒整流器，其特征在于：包括下电极层(10)、重掺杂第一导电类型衬底层(20)、轻掺杂第一导电类型外延层(30)、第一导电类型第二外延层(31)、第二导电类型体区(32)、重掺杂第二导电类型源区(33)、重掺杂第一导电类型源区(34)、栅介质层41)、栅电极层(42)和上电极层(50)；
所述重掺杂第一导电类型衬底层(20)覆盖于下电极层(10)之上；
所述轻掺杂第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；所述第一导电类型第二外延层(31)覆盖于轻掺杂第一导电类型外延层(30)之上；
所述第二导电类型体区(32)覆盖于第一导电类型第二外延层(30)之上的部分表面；所述重掺杂第二导电类型源区(33)和重掺杂第一导电类型源区(34)均覆盖于第二导电类型体区(32)之上的部分表面；
所述栅介质层(41)覆盖于第一导电类型第二外延层(31)之上的部分表面、第二导电类型体区(32)之上的部分表面、重掺杂第一导电类型源区(34)之上的部分表面；
所述栅电极层(42)覆盖于栅介质层(41)之上；
所述上电极层(50)覆盖于栅电极层(42)、重掺杂第二导电类型源区(33)之上，所述上电极层(50)还覆盖于重掺杂第一导电类型源区(34)之上的部分表面。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
所述第二导电类型体区(32)由一个或多个重复的结构单元构成；所述第二导电类型体区(32)位于有源区内部；位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅介质层(41)的材料包括二氧化硅材料或者氮氧化硅；所述栅电极层(42)的材料包括掺杂多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710854731.6A CN107946375B (zh) | 2017-09-20 | 2017-09-20 | 一种双外延超级势垒整流器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710854731.6A CN107946375B (zh) | 2017-09-20 | 2017-09-20 | 一种双外延超级势垒整流器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946375A CN107946375A (zh) | 2018-04-20 |
| CN107946375B true CN107946375B (zh) | 2024-04-30 |
Family
ID=61929089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710854731.6A Active CN107946375B (zh) | 2017-09-20 | 2017-09-20 | 一种双外延超级势垒整流器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946375B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113224164B (zh) * | 2021-04-21 | 2022-03-29 | 电子科技大学 | 一种超结mos器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1846953A2 (en) * | 2005-01-20 | 2007-10-24 | Diodes, Inc. | Integrated circuit including power diode |
| CN207517702U (zh) * | 2017-09-20 | 2018-06-19 | 重庆中科渝芯电子有限公司 | 一种双外延超级势垒整流器 |
-
2017
- 2017-09-20 CN CN201710854731.6A patent/CN107946375B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1846953A2 (en) * | 2005-01-20 | 2007-10-24 | Diodes, Inc. | Integrated circuit including power diode |
| CN207517702U (zh) * | 2017-09-20 | 2018-06-19 | 重庆中科渝芯电子有限公司 | 一种双外延超级势垒整流器 |
Non-Patent Citations (1)
| Title |
|---|
| 《A Novel Low VF Super Barrier Rectifier With an N-Enhancement Layer》;Wensuo Chen, et al.;《IEEE ELECTRON DEVICE LETTERS》;第38卷(第2期);244-247 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946375A (zh) | 2018-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8610235B2 (en) | Trench MOSFET with integrated Schottky barrier diode | |
| US7750412B2 (en) | Rectifier with PN clamp regions under trenches | |
| US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| WO2007133426A2 (en) | Enhancing schottky breakdown voltage (bv) without affecting an integrated mosfet-schottky device layout | |
| JPH10503056A (ja) | 耐圧周縁端部構造を備えた半導体デバイス | |
| US20150187877A1 (en) | Power semiconductor device | |
| JPH09107098A (ja) | 半導体デバイス | |
| US20180026143A1 (en) | Super-junction schottky diode | |
| CN109755303B (zh) | 一种igbt功率器件 | |
| CN113823679A (zh) | 栅控二极管整流器 | |
| CN105957865A (zh) | 一种集成沟槽肖特基的mosfet | |
| CN107946375B (zh) | 一种双外延超级势垒整流器 | |
| CN107946371B (zh) | 一种肖特基势垒接触的超势垒整流器及其制造方法 | |
| CN107204336B (zh) | 一种高效整流器及其制造方法 | |
| US20190043982A1 (en) | Transistor Device with Trench Edge Termination | |
| CN207517702U (zh) | 一种双外延超级势垒整流器 | |
| CN213366606U (zh) | 覆盖钝化层的mos控制整流器 | |
| KR20150069117A (ko) | 전력 반도체 소자 | |
| CN110610996A (zh) | 一种沟槽肖特基整流器 | |
| CN207743229U (zh) | 一种肖特基接触超级势垒整流器 | |
| CN107946352B (zh) | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 | |
| CN206574720U (zh) | 一种肖特基势垒接触的超势垒整流器 | |
| CN107946351B (zh) | 一种肖特基接触超级势垒整流器及其制作方法 | |
| CN212342640U (zh) | 沟槽mos场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |