JPH09107098A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH09107098A JPH09107098A JP8237388A JP23738896A JPH09107098A JP H09107098 A JPH09107098 A JP H09107098A JP 8237388 A JP8237388 A JP 8237388A JP 23738896 A JP23738896 A JP 23738896A JP H09107098 A JPH09107098 A JP H09107098A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral edge
- semiconductor device
- region
- semiconductor
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 212
- 230000002093 peripheral effect Effects 0.000 claims abstract description 135
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 239000010703 silicon Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 230000005684 electric field Effects 0.000 claims description 37
- 239000000126 substance Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000011777 magnesium Substances 0.000 claims description 6
- 239000011669 selenium Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052790 beryllium Inorganic materials 0.000 claims description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 229910052711 selenium Inorganic materials 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 239000011593 sulfur Substances 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 4
- 239000002019 doping agent Substances 0.000 abstract description 4
- 239000000370 acceptor Substances 0.000 description 20
- 230000000903 blocking effect Effects 0.000 description 19
- 239000000758 substrate Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 特別な周縁端を有するシリコンベース上の半
導体デバイスを提供する。ユニポーラなデバイスでは特
に周縁端によりデバイスの導通作動中の蓄積電荷が著し
く高められてはならない。 【解決手段】 能動的範囲３にこの能動的範囲３への逆
電圧の印加の際にディプレッション領域２１を受け入れ
るｎ導電形のシリコンから成る少なくとも半導体領域２
と、能動的範囲３に対する周縁端４であって、能動的範
囲３の周りに半導体領域２の表面２０にまたはそのなか
に配置されており、シリコン中に少なくとも約０．１ｅ
Ｖのアクセプタレベルを有する少なくとも１種のドーピ
ング物質でドープされているｐ導電形のシリコンから成
る周縁端４とを含んでいる。アクセプタとして好ましく
はＢｅ、Ｚｎ、Ｎｉ、Ｃｏ、Ｍｇ、ＳｎまたはＩｎが、
またドナーとして好ましくはＳ、ＳｅまたはＴｉが用い
られる。
導体デバイスを提供する。ユニポーラなデバイスでは特
に周縁端によりデバイスの導通作動中の蓄積電荷が著し
く高められてはならない。 【解決手段】 能動的範囲３にこの能動的範囲３への逆
電圧の印加の際にディプレッション領域２１を受け入れ
るｎ導電形のシリコンから成る少なくとも半導体領域２
と、能動的範囲３に対する周縁端４であって、能動的範
囲３の周りに半導体領域２の表面２０にまたはそのなか
に配置されており、シリコン中に少なくとも約０．１ｅ
Ｖのアクセプタレベルを有する少なくとも１種のドーピ
ング物質でドープされているｐ導電形のシリコンから成
る周縁端４とを含んでいる。アクセプタとして好ましく
はＢｅ、Ｚｎ、Ｎｉ、Ｃｏ、Ｍｇ、ＳｎまたはＩｎが、
またドナーとして好ましくはＳ、ＳｅまたはＴｉが用い
られる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体デバイスに関
する。
する。
【０００２】
【従来の技術】半導体デバイスは一般にドリフト領域と
してのｎまたはｐの導電形の半導体基板領域およびドリ
フト領域に作動電圧を印加するための２つの電極を有す
る少なくとも１つの能動的半導体範囲ならびに一般にデ
バイス特有の半導体構造を形成するための別の半導体領
域を含んでいる。デバイスの導通状態でドリフト領域は
両電極の間の電荷キャリアの電流を運ぶ。それに対し
て、デバイスの阻止状態ではドリフト領域はドリフト領
域により形成されたｐｎ接合または阻止性の金属‐半導
体接触部（ショットキ接触部）のディプレッション領域
を受け入れる。このディプレッション領域はその後に印
加されかつ導通状態と比較して高い作動電圧の結果とし
て生成するものである。ディプレッション領域はしばし
ば空間電荷領域とも障壁層とも呼ばれる。ユニポーラな
能動的半導体範囲とバイポーラな能動的半導体範囲とが
区別されている。ユニポーラな能動的半導体範囲ではた
だ１つの種類の電荷キャリア、すなわち電子または正孔
が機能を決定し、他方、バイポーラな能動的半導体範囲
では両電荷キャリア形式、すなわち電子および正孔が機
能に寄与する。
してのｎまたはｐの導電形の半導体基板領域およびドリ
フト領域に作動電圧を印加するための２つの電極を有す
る少なくとも１つの能動的半導体範囲ならびに一般にデ
バイス特有の半導体構造を形成するための別の半導体領
域を含んでいる。デバイスの導通状態でドリフト領域は
両電極の間の電荷キャリアの電流を運ぶ。それに対し
て、デバイスの阻止状態ではドリフト領域はドリフト領
域により形成されたｐｎ接合または阻止性の金属‐半導
体接触部（ショットキ接触部）のディプレッション領域
を受け入れる。このディプレッション領域はその後に印
加されかつ導通状態と比較して高い作動電圧の結果とし
て生成するものである。ディプレッション領域はしばし
ば空間電荷領域とも障壁層とも呼ばれる。ユニポーラな
能動的半導体範囲とバイポーラな能動的半導体範囲とが
区別されている。ユニポーラな能動的半導体範囲ではた
だ１つの種類の電荷キャリア、すなわち電子または正孔
が機能を決定し、他方、バイポーラな能動的半導体範囲
では両電荷キャリア形式、すなわち電子および正孔が機
能に寄与する。
【０００３】阻止状態ではデバイスの表面に比較的高い
電界が生ずる。従って、表面におけるこれらの電界が安
定に、デバイスの周囲の媒体のブレークダウン電界強度
よりも明らかに低い最大の電界強度を有する媒体に移行
するように注意しなければならない。その際に周囲の媒
体は絶縁および／またはパッシベーションのための誘電
体の層であってよいし、周囲の気体、一般に空気であっ
てもよい。デバイスの表面における高い電界強度の問題
は特にパワーエレクトロニクスにおける応用の際のよう
に高い阻止電圧の際に、また高い電界線湾曲または半導
体領域の高いドーピング濃度を有する小さい寸法の際に
生ずる。デバイスの表面における電界強度を減ずるた
め、デバイスの表面に形成されまたデバイスの能動的範
囲を囲むいわゆる周縁端が使用される。周縁端の機能は
外方への能動的半導体範囲の電気的遮蔽とならんで、半
導体デバイス内の表面に近い範囲内の電界過上昇を減ず
るため、能動的半導体範囲の周りに電界線湾曲が生ずる
ことにある。
電界が生ずる。従って、表面におけるこれらの電界が安
定に、デバイスの周囲の媒体のブレークダウン電界強度
よりも明らかに低い最大の電界強度を有する媒体に移行
するように注意しなければならない。その際に周囲の媒
体は絶縁および／またはパッシベーションのための誘電
体の層であってよいし、周囲の気体、一般に空気であっ
てもよい。デバイスの表面における高い電界強度の問題
は特にパワーエレクトロニクスにおける応用の際のよう
に高い阻止電圧の際に、また高い電界線湾曲または半導
体領域の高いドーピング濃度を有する小さい寸法の際に
生ずる。デバイスの表面における電界強度を減ずるた
め、デバイスの表面に形成されまたデバイスの能動的範
囲を囲むいわゆる周縁端が使用される。周縁端の機能は
外方への能動的半導体範囲の電気的遮蔽とならんで、半
導体デバイス内の表面に近い範囲内の電界過上昇を減ず
るため、能動的半導体範囲の周りに電界線湾曲が生ずる
ことにある。
【０００４】文献「最近のパワーデバイス（Modern Pow
er Devices) 」ビー・ジェイ・バリガ（B.J.Baliga)
著、１９８７年、ション・ウイリー・アンド・ソンズ
（John Wiley and Sons ）（米国）出版、第７９〜１２
９頁からパワーエレクトロニクス用のシリコンベース上
の半導体デバイスにおけるｐｎ接合に対する周縁端（接
合終端）の種々の実施形態が知られている。このような
ｐｎ接合は通常、ドリフト領域としてのシリコン層の表
面にドーピング物質を拡散することにより形成され、そ
の際に拡散される領域はシリコン層と反対の導電形であ
る。拡散された領域の縁に電界線湾曲のゆえにこの領域
の深さに関係して平坦なｐｎ接合と比較して電界の過上
昇が生ずる。
er Devices) 」ビー・ジェイ・バリガ（B.J.Baliga)
著、１９８７年、ション・ウイリー・アンド・ソンズ
（John Wiley and Sons ）（米国）出版、第７９〜１２
９頁からパワーエレクトロニクス用のシリコンベース上
の半導体デバイスにおけるｐｎ接合に対する周縁端（接
合終端）の種々の実施形態が知られている。このような
ｐｎ接合は通常、ドリフト領域としてのシリコン層の表
面にドーピング物質を拡散することにより形成され、そ
の際に拡散される領域はシリコン層と反対の導電形であ
る。拡散された領域の縁に電界線湾曲のゆえにこの領域
の深さに関係して平坦なｐｎ接合と比較して電界の過上
昇が生ずる。
【０００５】周縁端として第１の公知の実施形態では、
シリコン層のｐｎ接合の拡散された領域の周りに同じく
拡散により形成されているいわゆる電界リング（浮動電
界リング）を設けることができる。この電界リングはｐ
ｎ接合の拡散された領域と等しい導電形であり、また逆
極性にドープされたシリコン層により拡散された領域か
らそれぞれ互いに隔てられている。１つまたはそれ以上
の電界リングを設けることもできる。
シリコン層のｐｎ接合の拡散された領域の周りに同じく
拡散により形成されているいわゆる電界リング（浮動電
界リング）を設けることができる。この電界リングはｐ
ｎ接合の拡散された領域と等しい導電形であり、また逆
極性にドープされたシリコン層により拡散された領域か
らそれぞれ互いに隔てられている。１つまたはそれ以上
の電界リングを設けることもできる。
【０００６】周縁端を得る第２の実施形態は、機械的除
去またはエッチング（“エッジを斜めに切られた終端”
または“エッチ輪郭終端”）によりｐｎ接合の周縁の材
料を、従ってまた電荷を除去することにある。それによ
り周縁端としてのメサ構造が得られる。
去またはエッチング（“エッジを斜めに切られた終端”
または“エッチ輪郭終端”）によりｐｎ接合の周縁の材
料を、従ってまた電荷を除去することにある。それによ
り周縁端としてのメサ構造が得られる。
【０００７】ｐｎ接合に対する第３の公知の周縁端はい
わゆる電界プレート（field plate)である。そのために
ｐｎ接合の周りの周縁範囲の上に酸化物層が、またその
上に金属層が電界プレートとして被覆される。この金属
層に、ｐｎ接合の周縁における表面電位を変更する電界
が与えられる。それにより同じくｐｎ接合のディプレッ
ション領域が、従ってまた電界が幅を広げられる。電界
プレートは、ｐｎ接合に作動電圧を与えるために対応付
けられかつまたｐｎ接合の周りの周縁範囲を酸化物層に
より覆われている電極層により形成することもできる。
周縁端は電界リングおよび電界プレートの組み合わせに
より形成することもできる（「最近のパワーデバイス」
第１１９頁参照）。
わゆる電界プレート（field plate)である。そのために
ｐｎ接合の周りの周縁範囲の上に酸化物層が、またその
上に金属層が電界プレートとして被覆される。この金属
層に、ｐｎ接合の周縁における表面電位を変更する電界
が与えられる。それにより同じくｐｎ接合のディプレッ
ション領域が、従ってまた電界が幅を広げられる。電界
プレートは、ｐｎ接合に作動電圧を与えるために対応付
けられかつまたｐｎ接合の周りの周縁範囲を酸化物層に
より覆われている電極層により形成することもできる。
周縁端は電界リングおよび電界プレートの組み合わせに
より形成することもできる（「最近のパワーデバイス」
第１１９頁参照）。
【０００８】周縁端の第４の公知の実施形態では、制御
された逆極性の電荷がドリフト領域として設けられてい
るシリコン層の表面にイオン注入により入れられる。こ
のような周縁端は“接合終端延長(junction terminatio
n extension)”と呼ばれる。植え込まれた領域はｐｎ接
合の拡散された半導体領域と等しい導電形であり、従っ
てまたドリフト領域と逆極性にドープされており、また
拡散された領域よりも低いドーピング濃度を有する。ド
リフト領域に拡散により入れられた領域によるほかに、
この第４の実施形態のｐｎ接合は、ドリフト領域の表面
の上に配置されかつドリフト領域と逆極性にドープされ
ているシリコン層により形成することもできる。周縁端
のイオン注入が次いでｐｎ接合を形成するシリコン層の
縁において行われる。ｐｎ接合はこの“接合終端延長”
周縁端により実質上拡大され、電界が幅を広げられ、ま
た電界湾曲が減ぜられる。デバイスのブレークダウン耐
性がそれにより高められる。
された逆極性の電荷がドリフト領域として設けられてい
るシリコン層の表面にイオン注入により入れられる。こ
のような周縁端は“接合終端延長(junction terminatio
n extension)”と呼ばれる。植え込まれた領域はｐｎ接
合の拡散された半導体領域と等しい導電形であり、従っ
てまたドリフト領域と逆極性にドープされており、また
拡散された領域よりも低いドーピング濃度を有する。ド
リフト領域に拡散により入れられた領域によるほかに、
この第４の実施形態のｐｎ接合は、ドリフト領域の表面
の上に配置されかつドリフト領域と逆極性にドープされ
ているシリコン層により形成することもできる。周縁端
のイオン注入が次いでｐｎ接合を形成するシリコン層の
縁において行われる。ｐｎ接合はこの“接合終端延長”
周縁端により実質上拡大され、電界が幅を広げられ、ま
た電界湾曲が減ぜられる。デバイスのブレークダウン耐
性がそれにより高められる。
【０００９】“接合終端延長”周縁端と比較可能な別の
周縁端がスイス特許６５９５４２号明細書から公知であ
り、またこの明細書では障壁層延長範囲と呼ばれてい
る。この周縁端はｐｎ接合に対して半導体デバイスのバ
イポーラに能動的な半導体範囲として設けられており、
またイオン注入またはエピタキシャル成長により形成さ
れる。障壁層延長範囲の横方向の広がり（ＷJER ）はｐ
ｎ接合のわずかにドープされた側のディプレッション幅
（Ｗid）の半分よりも若干大きく設定される。ディプレ
ッション幅（Ｗid）の２倍を越える横方向の広がり（Ｗ
JER ）に対する値では、この公知の周縁端ではもはや改
善が得られない。
周縁端がスイス特許６５９５４２号明細書から公知であ
り、またこの明細書では障壁層延長範囲と呼ばれてい
る。この周縁端はｐｎ接合に対して半導体デバイスのバ
イポーラに能動的な半導体範囲として設けられており、
またイオン注入またはエピタキシャル成長により形成さ
れる。障壁層延長範囲の横方向の広がり（ＷJER ）はｐ
ｎ接合のわずかにドープされた側のディプレッション幅
（Ｗid）の半分よりも若干大きく設定される。ディプレ
ッション幅（Ｗid）の２倍を越える横方向の広がり（Ｗ
JER ）に対する値では、この公知の周縁端ではもはや改
善が得られない。
【００１０】「最近のパワーデバイス」第１２８頁では
バイポーラトランジスタ（ＢＪＴ）、電界効果トランジ
スタ（ＭＯＳＦＥＴ）およびサイリスタ（ＳＣＲ＝シリ
コン制御整流器）に対する“接合終端延長”周縁端が提
案される。しかし、この周縁端により追加的な寄生的ダ
イオードが作られるので、デバイスの阻止状態でのバイ
ポーラな漏れ電流およびデバイスの作動中の高い蓄積電
荷が生じ、これらが特にユニポーラなシリコンＭＯＳＦ
ＥＴにおいて大きな問題に通ずる。これらの漏れ電流お
よび蓄積電荷は、周縁端が大きくされると、一層著しく
増大する。なぜならば、寄生的ダイオードの電荷キャリ
ア注入が周縁端の面積と共に増大するからである。
バイポーラトランジスタ（ＢＪＴ）、電界効果トランジ
スタ（ＭＯＳＦＥＴ）およびサイリスタ（ＳＣＲ＝シリ
コン制御整流器）に対する“接合終端延長”周縁端が提
案される。しかし、この周縁端により追加的な寄生的ダ
イオードが作られるので、デバイスの阻止状態でのバイ
ポーラな漏れ電流およびデバイスの作動中の高い蓄積電
荷が生じ、これらが特にユニポーラなシリコンＭＯＳＦ
ＥＴにおいて大きな問題に通ずる。これらの漏れ電流お
よび蓄積電荷は、周縁端が大きくされると、一層著しく
増大する。なぜならば、寄生的ダイオードの電荷キャリ
ア注入が周縁端の面積と共に増大するからである。
【００１１】
【発明が解決しようとする課題】本発明の課題は、特別
な周縁端を有するシリコンベース上の半導体デバイスを
提供することにある。ユニポーラなデバイスでは特に周
縁端によりデバイスの導通作動中の蓄積電荷が著しく高
められてはならない。
な周縁端を有するシリコンベース上の半導体デバイスを
提供することにある。ユニポーラなデバイスでは特に周
縁端によりデバイスの導通作動中の蓄積電荷が著しく高
められてはならない。
【００１２】
【課題を解決するための手段】この課題は、本発明によ
れば、請求項１の特徴または請求項２の特徴により解決
される。半導体デバイスは、デバイスの能動的範囲にお
いて能動的範囲への逆電圧の印加の際にディプレッショ
ン領域を受け入れる第１の導電形のシリコンから成る少
なくとも１つの半導体領域を含んでいる。能動的範囲に
対する周縁端は、ディプレッション領域を受け入れる半
導体領域と逆の導電形のシリコンにより形成されてお
り、また能動的範囲の周りにこの半導体領域の表面にま
たはそのなかに配置されている。この周縁端に対して、
少なくとも約０．１ｅＶ（１００ｍｅＶ）の低い不純物
エネルギー準位を有するドーピング物質（ドーパント）
がドープされている。請求項１によるｐ導電形の周縁端
ではドーピング物質はアクセプタであり、またそのエネ
ルギー準位はシリコン結晶の価電子帯に対して相対的に
示されるアクセプタ準位である。請求項９によるｎ導電
形の周縁端ではドーピング物質はドナーであり、またそ
のエネルギー準位はシリコン結晶の導電帯に対して相対
的に示されるドナー準位である。
れば、請求項１の特徴または請求項２の特徴により解決
される。半導体デバイスは、デバイスの能動的範囲にお
いて能動的範囲への逆電圧の印加の際にディプレッショ
ン領域を受け入れる第１の導電形のシリコンから成る少
なくとも１つの半導体領域を含んでいる。能動的範囲に
対する周縁端は、ディプレッション領域を受け入れる半
導体領域と逆の導電形のシリコンにより形成されてお
り、また能動的範囲の周りにこの半導体領域の表面にま
たはそのなかに配置されている。この周縁端に対して、
少なくとも約０．１ｅＶ（１００ｍｅＶ）の低い不純物
エネルギー準位を有するドーピング物質（ドーパント）
がドープされている。請求項１によるｐ導電形の周縁端
ではドーピング物質はアクセプタであり、またそのエネ
ルギー準位はシリコン結晶の価電子帯に対して相対的に
示されるアクセプタ準位である。請求項９によるｎ導電
形の周縁端ではドーピング物質はドナーであり、またそ
のエネルギー準位はシリコン結晶の導電帯に対して相対
的に示されるドナー準位である。
【００１３】本発明は、周縁端内のドーピング物質原子
（不純物原子、原子状格子欠陥）がその低いエネルギー
準位に基づいて、半導体デバイスの導通作動中のたとえ
ば最高で５Ｖの比較的低い導通電圧ではシリコンに対し
て許容される作動温度範囲内で実質的にイオン化されて
おらず、それに対して、半導体デバイスの阻止状態での
たとえば１００Ｖないし５０００Ｖの高い阻止電圧では
少なくとも広範囲にイオン化されているという考察に基
づいている。半導体デバイスの導通状態では能動的範囲
の電圧降下は周縁端および逆極性にドープされた半導体
領域により形成される寄生的なｐｎダイオードの電圧降
下以下にとどまり、また周縁端は電荷キャリアを殆ど放
出しない。周縁端によりこうして実質的に追加的な蓄積
電荷は発生されない。このことは、たとえば０．０４５
ｅＶのアクセプタ準位を有するホウ素（Ｂ）、０．０４
５ｅＶのドナー準位を有するリン（Ｐ）または０．０５
４ｅＶのドナー準位を有するヒ素（Ａｓ）のような比較
的平坦なエネルギー準位を有するドーピング物質により
ドープされるシリコン中の従来公知の周縁端にくらべて
の重要な利点である。それに対して、半導体デバイスの
阻止作動中は比較的高い阻止電圧に基づいてはるかに高
い電界が周縁端に生じている。これらの電界により周縁
端のシリコン中の低い不純物は少なくとも広範囲にイオ
ン化され、またそれらの空間的分布に従って固定的な空
間電荷を発生する。この空間電荷は外部の電界および電
荷に対しても半導体デバイスの能動的範囲の電気的遮蔽
を行う。
（不純物原子、原子状格子欠陥）がその低いエネルギー
準位に基づいて、半導体デバイスの導通作動中のたとえ
ば最高で５Ｖの比較的低い導通電圧ではシリコンに対し
て許容される作動温度範囲内で実質的にイオン化されて
おらず、それに対して、半導体デバイスの阻止状態での
たとえば１００Ｖないし５０００Ｖの高い阻止電圧では
少なくとも広範囲にイオン化されているという考察に基
づいている。半導体デバイスの導通状態では能動的範囲
の電圧降下は周縁端および逆極性にドープされた半導体
領域により形成される寄生的なｐｎダイオードの電圧降
下以下にとどまり、また周縁端は電荷キャリアを殆ど放
出しない。周縁端によりこうして実質的に追加的な蓄積
電荷は発生されない。このことは、たとえば０．０４５
ｅＶのアクセプタ準位を有するホウ素（Ｂ）、０．０４
５ｅＶのドナー準位を有するリン（Ｐ）または０．０５
４ｅＶのドナー準位を有するヒ素（Ａｓ）のような比較
的平坦なエネルギー準位を有するドーピング物質により
ドープされるシリコン中の従来公知の周縁端にくらべて
の重要な利点である。それに対して、半導体デバイスの
阻止作動中は比較的高い阻止電圧に基づいてはるかに高
い電界が周縁端に生じている。これらの電界により周縁
端のシリコン中の低い不純物は少なくとも広範囲にイオ
ン化され、またそれらの空間的分布に従って固定的な空
間電荷を発生する。この空間電荷は外部の電界および電
荷に対しても半導体デバイスの能動的範囲の電気的遮蔽
を行う。
【００１４】本発明による半導体デバイスの有利な実施
態様は請求項１および請求項９にそれぞれ従属する請求
項にあげられている。
態様は請求項１および請求項９にそれぞれ従属する請求
項にあげられている。
【００１５】それによれば、周縁端に対するアクセプタ
として好ましくは、０．１７ｅＶのアクセプタ準位を有
するベリリウム（Ｂｅ）、０．２６ｅＶのアクセプタ準
位を有する亜鉛（Ｚｎ）、０．２３ｅＶのアクセプタ準
位を有するニッケル（Ｎｉ）、０．３５ｅＶのアクセプ
タ準位を有するコバルト（Ｃｏ）、０．１７ｅＶのアク
セプタ準位を有するマグネシウム（Ｍｇ）、０．２７ｅ
Ｖのアクセプタ準位を有する錫（Ｓｎ）、および／また
は０．１６ｅＶのアクセプタ準位を有するインジウム
（Ｉｎ）が用いられる。ドナーとしては好ましくは、
０．２６ｅＶのドナー準位を有する硫黄（Ｓ）、０．２
５ｅＶのドナー準位を有するセレン（Ｓｅ）および／ま
たは０．２１ｅＶのドナー準位を有するチタン（Ｔｉ）
が用いられる。
として好ましくは、０．１７ｅＶのアクセプタ準位を有
するベリリウム（Ｂｅ）、０．２６ｅＶのアクセプタ準
位を有する亜鉛（Ｚｎ）、０．２３ｅＶのアクセプタ準
位を有するニッケル（Ｎｉ）、０．３５ｅＶのアクセプ
タ準位を有するコバルト（Ｃｏ）、０．１７ｅＶのアク
セプタ準位を有するマグネシウム（Ｍｇ）、０．２７ｅ
Ｖのアクセプタ準位を有する錫（Ｓｎ）、および／また
は０．１６ｅＶのアクセプタ準位を有するインジウム
（Ｉｎ）が用いられる。ドナーとしては好ましくは、
０．２６ｅＶのドナー準位を有する硫黄（Ｓ）、０．２
５ｅＶのドナー準位を有するセレン（Ｓｅ）および／ま
たは０．２１ｅＶのドナー準位を有するチタン（Ｔｉ）
が用いられる。
【００１６】周縁端は電界リングの形態で形成すること
ができる。
ができる。
【００１７】半導体デバイスの特に有利な実施態様で
は、能動的範囲のディプレッション領域を受け入れるた
めのシリコン半導体領域はたとえばシリコンエピタキシ
ャル層として少なくとも１つの横方向に優先的に広げら
れており、またディプレッション領域の垂直方向の広が
りは能動的範囲に与えられる阻止電圧に関係する。周縁
端は少なくとも１つの横方向に、垂直方向のディプレッ
ション領域の最大垂直広がり（最大ディプレッション領
域深さ）よりも大きく広げられている。この場合の横方
向とはシリコン半導体領域の表面に対してほぼ平行に延
びている方向を云い、また垂直方向とはシリコン半導体
領域の表面に対してほぼ垂直に延びている方向を云う。
こうして半導体デバイスのなかに、周縁端と半導体領域
との間に形成される比較的面積の大きいｐｎ接合が組み
込まれる。この組み込まれたｐｎ接合の空間電荷領域か
ら電荷キャリアが溢れ出るので、ドリフト領域の表面の
範囲内の電界が幅を広げられ、また同時に半導体デバイ
スの能動的範囲が外部の電荷および電界に対してほぼ完
全に遮蔽される。アバランシブレークダウンは半導体領
域の表面から離れて確実にバルク内で行われる。ディプ
レッション領域の垂直方向の最大の広がりにくらべての
周縁端の横方向の広がりが大きいことによる特別な利点
は、半導体デバイスのブレークダウン電圧が周縁端内の
ドーピングまたは一般的に電荷キャリア濃度の変動に対
して明らかに不感であることにある。好ましくは周縁端
はこの実施態様では直接に能動的範囲に境を接してい
る。
は、能動的範囲のディプレッション領域を受け入れるた
めのシリコン半導体領域はたとえばシリコンエピタキシ
ャル層として少なくとも１つの横方向に優先的に広げら
れており、またディプレッション領域の垂直方向の広が
りは能動的範囲に与えられる阻止電圧に関係する。周縁
端は少なくとも１つの横方向に、垂直方向のディプレッ
ション領域の最大垂直広がり（最大ディプレッション領
域深さ）よりも大きく広げられている。この場合の横方
向とはシリコン半導体領域の表面に対してほぼ平行に延
びている方向を云い、また垂直方向とはシリコン半導体
領域の表面に対してほぼ垂直に延びている方向を云う。
こうして半導体デバイスのなかに、周縁端と半導体領域
との間に形成される比較的面積の大きいｐｎ接合が組み
込まれる。この組み込まれたｐｎ接合の空間電荷領域か
ら電荷キャリアが溢れ出るので、ドリフト領域の表面の
範囲内の電界が幅を広げられ、また同時に半導体デバイ
スの能動的範囲が外部の電荷および電界に対してほぼ完
全に遮蔽される。アバランシブレークダウンは半導体領
域の表面から離れて確実にバルク内で行われる。ディプ
レッション領域の垂直方向の最大の広がりにくらべての
周縁端の横方向の広がりが大きいことによる特別な利点
は、半導体デバイスのブレークダウン電圧が周縁端内の
ドーピングまたは一般的に電荷キャリア濃度の変動に対
して明らかに不感であることにある。好ましくは周縁端
はこの実施態様では直接に能動的範囲に境を接してい
る。
【００１８】周縁端の横方向広がりおよび／または垂直
方向広がりおよび／またはドーピングプロフィルの調整
により、周縁端および半導体領域により形成されるｐｎ
接合のディプレッション領域の広がり、従ってまた特に
半導体領域の表面における電界の幅の広がりが、半導体
デバイスのブレークダウン耐性および調整許容差をなお
一層高めるため、一層適合させられ得る。
方向広がりおよび／またはドーピングプロフィルの調整
により、周縁端および半導体領域により形成されるｐｎ
接合のディプレッション領域の広がり、従ってまた特に
半導体領域の表面における電界の幅の広がりが、半導体
デバイスのブレークダウン耐性および調整許容差をなお
一層高めるため、一層適合させられ得る。
【００１９】好ましくは、周縁端の横方向広がりは半導
体領域により受け入れられる空間電荷領域の最大垂直広
がりよりも３倍大きく設定される。
体領域により受け入れられる空間電荷領域の最大垂直広
がりよりも３倍大きく設定される。
【００２０】特別な実施態様では周縁端は相い異なるド
ーピングを有する少なくとも２つの半導体範囲を含んで
いる。それにより電界の幅のソフトな、すなわち滑らか
な広がりを得ることができる。半導体デバイスはこのよ
うな多段にドープされた周縁端により製造許容差に対し
て特に強靱である。少なくとも２つの半導体範囲は垂直
方向に重なり合って、または横方向に並び合って配置さ
せることができる。
ーピングを有する少なくとも２つの半導体範囲を含んで
いる。それにより電界の幅のソフトな、すなわち滑らか
な広がりを得ることができる。半導体デバイスはこのよ
うな多段にドープされた周縁端により製造許容差に対し
て特に強靱である。少なくとも２つの半導体範囲は垂直
方向に重なり合って、または横方向に並び合って配置さ
せることができる。
【００２１】別の実施態様では、半導体デバイスの能動
的範囲に対応付けられている電気的接触部が少なくとも
部分的に周縁端に重なっていてもよい。それにより周縁
端は定められた電位に置くことができる。
的範囲に対応付けられている電気的接触部が少なくとも
部分的に周縁端に重なっていてもよい。それにより周縁
端は定められた電位に置くことができる。
【００２２】周縁端はドリフト領域として設けられてい
る半導体領域の表面上にエピタキシャル成長させること
もできるし、半導体領域中に拡散またはイオン注入によ
り形成することもできる。
る半導体領域の表面上にエピタキシャル成長させること
もできるし、半導体領域中に拡散またはイオン注入によ
り形成することもできる。
【００２３】半導体デバイスは好ましくはたとえばＭＩ
ＳＦＥＴ構造またはショットキダイオード構造の少なく
ともユニポーラな能動的範囲を有する。しかし、半導体
デバイスはたとえばｐｎダイオード、ＩＧＢＴ、ＧＴＯ
またはサイリスタ構造のような少なくとも１つのバイポ
ーラな能動的範囲を有することもできる。
ＳＦＥＴ構造またはショットキダイオード構造の少なく
ともユニポーラな能動的範囲を有する。しかし、半導体
デバイスはたとえばｐｎダイオード、ＩＧＢＴ、ＧＴＯ
またはサイリスタ構造のような少なくとも１つのバイポ
ーラな能動的範囲を有することもできる。
【００２４】
【実施例】以下、図面を参照して本発明を説明する。互
いに相当する部分には同一の符号が付されている。
いに相当する部分には同一の符号が付されている。
【００２５】図１には半導体領域が符号２を付して、電
子的に能動的な範囲が符号３を付して、この能動的範囲
３に対する周縁端が符号４を付して、半導体領域２の表
面が符号２０を付して、半導体領域２のなかに形成され
た能動的範囲３のディプレッション領域が符号２１を付
して示されている。半導体領域２は半導体デバイスのド
リフト領域を形成し、また半導体デバイスの阻止状態で
能動的範囲３のディプレッション領域２１を受け入れ
る。このディプレッション領域２１は、能動的範囲３に
おいて半導体領域２により形成される互いに逆の導電形
の２つの半導体の間のｐｎ接合の空間電荷領域であって
もよいし、金属と半導体との間のショットキ接触部の障
壁層であってもよい。図示されている半導体デバイスは
縦形構造であり、導通作動中の電流がほぼ垂直方向に、
すなわち表面２０に対してほぼ垂直に流れる。パワーエ
レクトロニクスでは主としてこのような縦形半導体デバ
イスが使用される。しかし、原理的には、本発明による
周縁端は横方向、すなわち表面２０に対してほぼ平行な
電流の流れを有する（プレーナ構造の）横形半導体デバ
イスにも使用され得る。
子的に能動的な範囲が符号３を付して、この能動的範囲
３に対する周縁端が符号４を付して、半導体領域２の表
面が符号２０を付して、半導体領域２のなかに形成され
た能動的範囲３のディプレッション領域が符号２１を付
して示されている。半導体領域２は半導体デバイスのド
リフト領域を形成し、また半導体デバイスの阻止状態で
能動的範囲３のディプレッション領域２１を受け入れ
る。このディプレッション領域２１は、能動的範囲３に
おいて半導体領域２により形成される互いに逆の導電形
の２つの半導体の間のｐｎ接合の空間電荷領域であって
もよいし、金属と半導体との間のショットキ接触部の障
壁層であってもよい。図示されている半導体デバイスは
縦形構造であり、導通作動中の電流がほぼ垂直方向に、
すなわち表面２０に対してほぼ垂直に流れる。パワーエ
レクトロニクスでは主としてこのような縦形半導体デバ
イスが使用される。しかし、原理的には、本発明による
周縁端は横方向、すなわち表面２０に対してほぼ平行な
電流の流れを有する（プレーナ構造の）横形半導体デバ
イスにも使用され得る。
【００２６】ディプレッション領域２１の垂直方向の広
がりは、能動的範囲３に相応の（図示されていない）電
極を介して与えられる阻止電圧に関係している。ディプ
レッション領域２１の予め定められた阻止電圧に相応す
る最大垂直広がりは符号Ｔを付して示されている。半導
体領域２は少なくとも１つの横方向に、また好ましくは
すべての横方向に垂直方向よりも強く広げられている。
好ましくは半導体領域２は、図示されていない基板の上
に配置されたとえばエピタキシャル成長させられかつ一
般に基板よりも低い濃度にドープされているシリコン層
である。
がりは、能動的範囲３に相応の（図示されていない）電
極を介して与えられる阻止電圧に関係している。ディプ
レッション領域２１の予め定められた阻止電圧に相応す
る最大垂直広がりは符号Ｔを付して示されている。半導
体領域２は少なくとも１つの横方向に、また好ましくは
すべての横方向に垂直方向よりも強く広げられている。
好ましくは半導体領域２は、図示されていない基板の上
に配置されたとえばエピタキシャル成長させられかつ一
般に基板よりも低い濃度にドープされているシリコン層
である。
【００２７】半導体デバイスの能動的範囲に対する周縁
端４は半導体領域２の表面２０またはそのなかに配置さ
れている。周縁端４は横方向にすべての能動的範囲を囲
んでいる。さらに周縁端４は半導体領域２とは逆の導電
形のシリコンにより形成されている。図示されている実
施例では、半導体領域２はｎ導電形であり、また周縁端
４はｐ導電形である。それに対して、ｐ導電形の半導体
領域２ではｎ導電形の周縁端４を設ける必要がある。好
ましくは、周縁端４はシリコン半導体領域２の表面２０
へのドーピング物質粒子の拡散またはイオン注入によ
り、または半導体領域２の表面２０の上にシリコンから
の相応にドープすべきエピタキシャル層の成長により形
成されている。
端４は半導体領域２の表面２０またはそのなかに配置さ
れている。周縁端４は横方向にすべての能動的範囲を囲
んでいる。さらに周縁端４は半導体領域２とは逆の導電
形のシリコンにより形成されている。図示されている実
施例では、半導体領域２はｎ導電形であり、また周縁端
４はｐ導電形である。それに対して、ｐ導電形の半導体
領域２ではｎ導電形の周縁端４を設ける必要がある。好
ましくは、周縁端４はシリコン半導体領域２の表面２０
へのドーピング物質粒子の拡散またはイオン注入によ
り、または半導体領域２の表面２０の上にシリコンから
の相応にドープすべきエピタキシャル層の成長により形
成されている。
【００２８】図１に示されている実施例では、周縁端４
は好ましくは能動的範囲３と接触している。それに対し
て、周縁端として少なくとも１つの電界リングを有する
たとえば図５に示されている実施例では、周縁端は半導
体領域２により能動的範囲３から隔てられている。
は好ましくは能動的範囲３と接触している。それに対し
て、周縁端として少なくとも１つの電界リングを有する
たとえば図５に示されている実施例では、周縁端は半導
体領域２により能動的範囲３から隔てられている。
【００２９】周縁端４の符号Ｗを付されている横方向の
広がりは好ましくは半導体領域２のディプレッション領
域２１の最大垂直広がりＴよりも大きい。好ましくは、
周縁端４の横方向広がりＷはディプレッション領域２１
の最大垂直広がりＴよりも少なくとも３倍大きい。たと
えばディプレッション領域２１の広がりＴが１０μｍで
あれば、周縁端４の横方向広がりＷは好ましくは５０μ
ｍと１５０μｍとの間に設定されている。周縁端４の垂
直広がりｄは好ましくはほぼ一定である。周縁端４の垂
直広がりｄを実験的に決定可能な値に設定することによ
り、半導体デバイスは周縁端４のドーピングの際の製造
許容差に対して特に強靱にされ得る。周縁端４の垂直広
がりｄの値はたとえば０．１μｍと５μｍとの間であ
る。
広がりは好ましくは半導体領域２のディプレッション領
域２１の最大垂直広がりＴよりも大きい。好ましくは、
周縁端４の横方向広がりＷはディプレッション領域２１
の最大垂直広がりＴよりも少なくとも３倍大きい。たと
えばディプレッション領域２１の広がりＴが１０μｍで
あれば、周縁端４の横方向広がりＷは好ましくは５０μ
ｍと１５０μｍとの間に設定されている。周縁端４の垂
直広がりｄは好ましくはほぼ一定である。周縁端４の垂
直広がりｄを実験的に決定可能な値に設定することによ
り、半導体デバイスは周縁端４のドーピングの際の製造
許容差に対して特に強靱にされ得る。周縁端４の垂直広
がりｄの値はたとえば０．１μｍと５μｍとの間であ
る。
【００３０】このような周縁端４により半導体デバイス
中に半導体領域２の表面２０の範囲内に比較的面積の大
きいｐｎ接合が組み込まれる。このｐｎ接合に半導体デ
バイスの阻止状態で生ずる空間電荷領域は一方では能動
的範囲３および半導体領域２をデバイスの外部からの電
界および電荷に対して遮蔽し、また他方では表面２０の
範囲内での電界の拡幅に通ずる。それによってデバイス
のブレークダウン耐性が高められ、また能動的範囲３に
より高い阻止電圧が与えられ得る。
中に半導体領域２の表面２０の範囲内に比較的面積の大
きいｐｎ接合が組み込まれる。このｐｎ接合に半導体デ
バイスの阻止状態で生ずる空間電荷領域は一方では能動
的範囲３および半導体領域２をデバイスの外部からの電
界および電荷に対して遮蔽し、また他方では表面２０の
範囲内での電界の拡幅に通ずる。それによってデバイス
のブレークダウン耐性が高められ、また能動的範囲３に
より高い阻止電圧が与えられ得る。
【００３１】いま周縁端４に対して、少なくとも約０．
１ｅＶ（１００ｍｅＶ）の少なくとも１種の低い不純物
エネルギー準位を有するドーピング物質（ドーパント）
がドープされている。シリコン結晶格子中に組み込まれ
る周縁端４内のドーピング物質原子はその低いエネルギ
ー準位に基づいて、半導体デバイスの導通作動中のたと
えば最高５Ｖの比較的低い導通電圧ではシリコンに対し
て許容される作動温度範囲内で実際上イオン化されてい
ない。従って、半導体デバイスの導通状態では能動的範
囲３の上の電圧降下は周縁端４および逆極性にドープさ
れている半導体領域２により形成されている寄生的ｐｎ
ダイオードの電圧降下以下にとどまり、また周縁端４は
殆ど電荷キャリアを放出しない。こうして周縁端４によ
り特にユニポーラな半導体デバイスでは実質上、追加的
な蓄積電荷が発生されない。
１ｅＶ（１００ｍｅＶ）の少なくとも１種の低い不純物
エネルギー準位を有するドーピング物質（ドーパント）
がドープされている。シリコン結晶格子中に組み込まれ
る周縁端４内のドーピング物質原子はその低いエネルギ
ー準位に基づいて、半導体デバイスの導通作動中のたと
えば最高５Ｖの比較的低い導通電圧ではシリコンに対し
て許容される作動温度範囲内で実際上イオン化されてい
ない。従って、半導体デバイスの導通状態では能動的範
囲３の上の電圧降下は周縁端４および逆極性にドープさ
れている半導体領域２により形成されている寄生的ｐｎ
ダイオードの電圧降下以下にとどまり、また周縁端４は
殆ど電荷キャリアを放出しない。こうして周縁端４によ
り特にユニポーラな半導体デバイスでは実質上、追加的
な蓄積電荷が発生されない。
【００３２】それに対して、半導体デバイスの阻止状態
でのたとえば１００Ｖないし５０００Ｖの高い阻止電圧
では高い電界が周縁端４に与えられている。半導体デバ
イスの阻止状態でのこの電界により周縁端４内のドーピ
ング物質原子がその低い不純物準位にもかかわらず少な
くとも広範囲にイオン化され、またそれらの空間的分布
に従って固定的な空間電荷を発生する。この空間電荷は
周縁端４による半導体デバイスの能動的範囲３の電気的
遮蔽を行わせる。
でのたとえば１００Ｖないし５０００Ｖの高い阻止電圧
では高い電界が周縁端４に与えられている。半導体デバ
イスの阻止状態でのこの電界により周縁端４内のドーピ
ング物質原子がその低い不純物準位にもかかわらず少な
くとも広範囲にイオン化され、またそれらの空間的分布
に従って固定的な空間電荷を発生する。この空間電荷は
周縁端４による半導体デバイスの能動的範囲３の電気的
遮蔽を行わせる。
【００３３】ｐ導電形の周縁端４に対して、シリコン中
でアクセプタとして作用するドーピング物質が選ばれ
る。周縁端４に対する好ましいアクセプタは、０．１７
ｅＶのアクセプタ準位を有するベリリウム（Ｂｅ）、
０．２６ｅＶのアクセプタ準位を有する亜鉛（Ｚｎ）、
０．２３ｅＶのアクセプタ準位を有するニッケル（Ｎ
ｉ）、０．３５ｅＶのアクセプタ準位を有するコバルト
（Ｃｏ）、０．１７ｅＶのアクセプタ準位を有するマグ
ネシウム（Ｍｇ）、０．２７ｅＶのアクセプタ準位を有
する錫（Ｓｎ）、および／または０．１６ｅＶのアクセ
プタ準位を有するインジウム（Ｉｎ）である。
でアクセプタとして作用するドーピング物質が選ばれ
る。周縁端４に対する好ましいアクセプタは、０．１７
ｅＶのアクセプタ準位を有するベリリウム（Ｂｅ）、
０．２６ｅＶのアクセプタ準位を有する亜鉛（Ｚｎ）、
０．２３ｅＶのアクセプタ準位を有するニッケル（Ｎ
ｉ）、０．３５ｅＶのアクセプタ準位を有するコバルト
（Ｃｏ）、０．１７ｅＶのアクセプタ準位を有するマグ
ネシウム（Ｍｇ）、０．２７ｅＶのアクセプタ準位を有
する錫（Ｓｎ）、および／または０．１６ｅＶのアクセ
プタ準位を有するインジウム（Ｉｎ）である。
【００３４】それに対して、ｎ導電形の周縁端４に対し
ては、シリコン中でドナーとして作用するドーピング物
質が選ばれる。ドナーとしては好ましくは、０．２６ｅ
Ｖのドナー準位を有する硫黄（Ｓ）、０．２５ｅＶのド
ナー準位を有するセレン（Ｓｅ）、および／または０．
２１ｅＶのドナー準位を有するチタン（Ｔｉ）が用いら
れる。
ては、シリコン中でドナーとして作用するドーピング物
質が選ばれる。ドナーとしては好ましくは、０．２６ｅ
Ｖのドナー準位を有する硫黄（Ｓ）、０．２５ｅＶのド
ナー準位を有するセレン（Ｓｅ）、および／または０．
２１ｅＶのドナー準位を有するチタン（Ｔｉ）が用いら
れる。
【００３５】すべての前記のドーピング物質はエピタキ
シャルプロセスでも拡散プロセスでもイオン注入プロセ
スでもシリコン中に組み込むことができる。周縁端４の
シリコンは１種またはそれ以上のドーピング物質により
ドープされ得る。
シャルプロセスでも拡散プロセスでもイオン注入プロセ
スでもシリコン中に組み込むことができる。周縁端４の
シリコンは１種またはそれ以上のドーピング物質により
ドープされ得る。
【００３６】ドーピング物質濃度は特に周縁端４の垂直
方向の広がりに関係して選ばれ、また一般に１０13ｃｍ
-3と１０16ｃｍ-3との間、好ましくは１・１０15ｃｍ-3
と５・１０15ｃｍ-3との間である。
方向の広がりに関係して選ばれ、また一般に１０13ｃｍ
-3と１０16ｃｍ-3との間、好ましくは１・１０15ｃｍ-3
と５・１０15ｃｍ-3との間である。
【００３７】図２にはユニポーラな能動的範囲として少
なくとも１つのショットキダイオード構造３３を有する
半導体デバイスの実施例の一部が断面図で示されてい
る。ｎドープされた半導体、好ましくはシリコンから成
る基板９の上に同じくｎドープされたエピタキシャルに
成長させられたシリコン層が半導体領域２として配置さ
れている。ショットキダイオード構造３３は半導体領域
２の上に配置された一般に金属の接触部２５をショット
キ接触部として含んでいる。半導体領域２の接触部２５
の下側に阻止電圧の印加の際に生ずるショットキダイオ
ード構造３３の障壁層は半導体デバイスの能動的範囲に
ディプレッション領域２１を形成する。接触部２５にす
ぐ続いて半導体領域２の上にエピタキシャルに成長させ
られたｐドープされた半導体層が周縁端４として配置さ
れている。周縁端４を形成する半導体層はその層平面
（横方向の広がりＷ）において、半導体領域２の層厚
み、従ってまたディプレッション領域２１の最大垂直広
がりＴよりも明らかに大きく広げられている。周縁端４
は半導体領域２の縁まで延びていてよい。接触部２５は
好ましくは周縁端４の一部の上にも配置されている（重
なる接触部）。さらに、半導体領域２および周縁端４は
それらの能動的範囲と反対側の外縁に凹み２３、たとえ
ばベベルド‐エッチ（beveled-etch) 縁を設けられてい
てもよい。導通作動中、接触部２５とショットキダイオ
ード構造３３内の別の（図示されていない）電極との間
の電圧降下は周縁端４と半導体領域２との間の寄生的ｐ
ｎダイオードの電圧降下以下にとどまる。それによりユ
ニポーラなデバイスのほぼ蓄積電荷なしの作動が保証さ
れる。
なくとも１つのショットキダイオード構造３３を有する
半導体デバイスの実施例の一部が断面図で示されてい
る。ｎドープされた半導体、好ましくはシリコンから成
る基板９の上に同じくｎドープされたエピタキシャルに
成長させられたシリコン層が半導体領域２として配置さ
れている。ショットキダイオード構造３３は半導体領域
２の上に配置された一般に金属の接触部２５をショット
キ接触部として含んでいる。半導体領域２の接触部２５
の下側に阻止電圧の印加の際に生ずるショットキダイオ
ード構造３３の障壁層は半導体デバイスの能動的範囲に
ディプレッション領域２１を形成する。接触部２５にす
ぐ続いて半導体領域２の上にエピタキシャルに成長させ
られたｐドープされた半導体層が周縁端４として配置さ
れている。周縁端４を形成する半導体層はその層平面
（横方向の広がりＷ）において、半導体領域２の層厚
み、従ってまたディプレッション領域２１の最大垂直広
がりＴよりも明らかに大きく広げられている。周縁端４
は半導体領域２の縁まで延びていてよい。接触部２５は
好ましくは周縁端４の一部の上にも配置されている（重
なる接触部）。さらに、半導体領域２および周縁端４は
それらの能動的範囲と反対側の外縁に凹み２３、たとえ
ばベベルド‐エッチ（beveled-etch) 縁を設けられてい
てもよい。導通作動中、接触部２５とショットキダイオ
ード構造３３内の別の（図示されていない）電極との間
の電圧降下は周縁端４と半導体領域２との間の寄生的ｐ
ｎダイオードの電圧降下以下にとどまる。それによりユ
ニポーラなデバイスのほぼ蓄積電荷なしの作動が保証さ
れる。
【００３８】図３にはバイポーラな能動的範囲として少
なくとも１つのｐｎダイオード構造３６を有する半導体
デバイスの一部が断面図で示されている。半導体領域２
はエピタキシャルに半導体基板９の上に成長させられて
おり、また基板９と等しい導電形（ｎ導電形）である。
ｐｎダイオード構造３６のｐｎ接合はｎ導電形の半導体
領域２と、半導体領域２の表面２０の上に配置されてい
る好ましくはエピタキシャルに成長させられたｐ導電形
の半導体領域２６とにより形成されている。このｐ導電
形の半導体領域２６の上にオーム性接触部２７が配置さ
れている。ｐｎダイオード構造３６のｐｎ接合の空間電
荷領域はここに能動的範囲のディプレッション領域２１
を形成する。ｐｎダイオード構造３６に対する周縁端４
として、好ましくは半導体領域２の表面２０の上にエピ
タキシャルに成長させられたｐ導電形のシリコン層が設
けられている。周縁端４のこのシリコン層はｐｎダイオ
ード構造３６のｐ導電形の半導体領域２６に直接に境を
接している。オーム性接触部２７は周縁端４を部分的に
覆っている。さらに凹み２３が半導体領域２の縁に設け
られていてもよい。エピタキシャルに成長させられた半
導体領域の代わりに、もちろんイオン注入された半導体
領域が設けられていてもよい。すべての半導体領域は好
ましくはシリコンにより形成されている。
なくとも１つのｐｎダイオード構造３６を有する半導体
デバイスの一部が断面図で示されている。半導体領域２
はエピタキシャルに半導体基板９の上に成長させられて
おり、また基板９と等しい導電形（ｎ導電形）である。
ｐｎダイオード構造３６のｐｎ接合はｎ導電形の半導体
領域２と、半導体領域２の表面２０の上に配置されてい
る好ましくはエピタキシャルに成長させられたｐ導電形
の半導体領域２６とにより形成されている。このｐ導電
形の半導体領域２６の上にオーム性接触部２７が配置さ
れている。ｐｎダイオード構造３６のｐｎ接合の空間電
荷領域はここに能動的範囲のディプレッション領域２１
を形成する。ｐｎダイオード構造３６に対する周縁端４
として、好ましくは半導体領域２の表面２０の上にエピ
タキシャルに成長させられたｐ導電形のシリコン層が設
けられている。周縁端４のこのシリコン層はｐｎダイオ
ード構造３６のｐ導電形の半導体領域２６に直接に境を
接している。オーム性接触部２７は周縁端４を部分的に
覆っている。さらに凹み２３が半導体領域２の縁に設け
られていてもよい。エピタキシャルに成長させられた半
導体領域の代わりに、もちろんイオン注入された半導体
領域が設けられていてもよい。すべての半導体領域は好
ましくはシリコンにより形成されている。
【００３９】図４にはユニポーラな能動的範囲を有する
半導体デバイスの別の実施例として少なくともＭＩＳＦ
ＥＴ構造３７を有する半導体デバイスが示されている。
ｎドープされた基板９の上に配置されているｎドープさ
れた半導体領域２はＭＩＳＦＥＴ構造３７のドリフト領
域である。ＭＩＳＦＥＴ構造３７は半導体領域２の表面
２０にイオン注入または拡散により形成された少なくと
も１つのｐドープされたベース領域５０と、ベース領域
５０のなかに同じくイオン注入または拡散により形成さ
れた少なくとも１つのソース領域５１と、ソース領域５
１とベース領域５０との間を電気的に短絡するソースＳ
の少なくとも１つのソース電極５２と、絶縁層５３を介
して電気的に絶縁されてソース領域５１および半導体領
域２を接続するベース領域５０のチャネル領域の上に配
置されているゲートＧ（絶縁されたゲート）のゲート電
極５４と、基板９の半導体領域２とは反対側の面の上に
配置されているドレインＤのドレイン電極５５とを含ん
でいる。ベース領域５０と半導体領域２との間に形成さ
れるｐｎ接合の、半導体領域２により受け入れられるデ
ィプレッション領域２１は概要を示されている。ＭＩＳ
ＦＥＴ構造３７は特に、図４中に示されているように、
それぞれ１つのベース領域５０と、対応付けられている
ソース電極５２を有する少なくとも１つのソース領域５
１とを有する個々のセルと、個々のセルを橋絡する絶縁
されたゲート電極５４とから構成することができる。こ
のようなセル設計はそれ自体はさまざまな形態で知られ
ている。ＭＩＳＦＥＴ構造３７に対する周縁端４はＭＩ
ＳＦＥＴ構造３７の外縁に位置するベース領域５０に直
接につながっており、またベース領域５０と同じく半導
体領域２に対して逆極性にドープされている。好ましく
は周縁端４は半導体領域２の表面２０にドーピング物質
粒子をイオン注入することにより形成されている。しか
し、周縁端４および／またはＭＩＳＦＥＴ構造３７のベ
ース領域５０はエピタキシャル層であってもよい。
半導体デバイスの別の実施例として少なくともＭＩＳＦ
ＥＴ構造３７を有する半導体デバイスが示されている。
ｎドープされた基板９の上に配置されているｎドープさ
れた半導体領域２はＭＩＳＦＥＴ構造３７のドリフト領
域である。ＭＩＳＦＥＴ構造３７は半導体領域２の表面
２０にイオン注入または拡散により形成された少なくと
も１つのｐドープされたベース領域５０と、ベース領域
５０のなかに同じくイオン注入または拡散により形成さ
れた少なくとも１つのソース領域５１と、ソース領域５
１とベース領域５０との間を電気的に短絡するソースＳ
の少なくとも１つのソース電極５２と、絶縁層５３を介
して電気的に絶縁されてソース領域５１および半導体領
域２を接続するベース領域５０のチャネル領域の上に配
置されているゲートＧ（絶縁されたゲート）のゲート電
極５４と、基板９の半導体領域２とは反対側の面の上に
配置されているドレインＤのドレイン電極５５とを含ん
でいる。ベース領域５０と半導体領域２との間に形成さ
れるｐｎ接合の、半導体領域２により受け入れられるデ
ィプレッション領域２１は概要を示されている。ＭＩＳ
ＦＥＴ構造３７は特に、図４中に示されているように、
それぞれ１つのベース領域５０と、対応付けられている
ソース電極５２を有する少なくとも１つのソース領域５
１とを有する個々のセルと、個々のセルを橋絡する絶縁
されたゲート電極５４とから構成することができる。こ
のようなセル設計はそれ自体はさまざまな形態で知られ
ている。ＭＩＳＦＥＴ構造３７に対する周縁端４はＭＩ
ＳＦＥＴ構造３７の外縁に位置するベース領域５０に直
接につながっており、またベース領域５０と同じく半導
体領域２に対して逆極性にドープされている。好ましく
は周縁端４は半導体領域２の表面２０にドーピング物質
粒子をイオン注入することにより形成されている。しか
し、周縁端４および／またはＭＩＳＦＥＴ構造３７のベ
ース領域５０はエピタキシャル層であってもよい。
【００４０】図４に示されている有利な実施例では、周
縁端４は少なくとも２つの相い異なってドープされた半
導体領域４１および４２から構成されている。これらの
両半導体領域４１および４２は横方向に並び合って半導
体領域２の表面２０に配置されており、また好ましくは
共に注入または拡散により、もしくは共にエピタキシャ
ル成長により形成されている。その際に好ましくは両半
導体領域４１および４２はほぼ等しい垂直方向の広がり
を有する。ＭＩＳＦＥＴ構造３７に直接に隣接する半導
体領域４１はＭＩＳＦＥＴ構造３７のベース領域５０よ
りも低い濃度にドープ（ｐ- ）されており、またこのベ
ース領域５０と反対側の面の上に横方向に続くｐ--ドー
プされた半導体領域４２よりも高い濃度にドープされて
いる。こうして、段階付きのドーピングを有する周縁端
４が得られる。有利な実施例では第１の半導体領域４１
の横方向の広がりＷ１は第２の半導体領域４２の横方向
の広がりＷ２よりも小さく設定されている。周縁端４の
全横方向広がりＷはその際に両半導体領域４１および４
２の個々の広がりＷ１およびＷ２の和として生ずる。周
縁端４のこの全横方向広がりＷはＭＩＳＦＥＴ構造３７
のディプレッション領域２１の最大垂直広がりＴよりも
大きく設定されている。
縁端４は少なくとも２つの相い異なってドープされた半
導体領域４１および４２から構成されている。これらの
両半導体領域４１および４２は横方向に並び合って半導
体領域２の表面２０に配置されており、また好ましくは
共に注入または拡散により、もしくは共にエピタキシャ
ル成長により形成されている。その際に好ましくは両半
導体領域４１および４２はほぼ等しい垂直方向の広がり
を有する。ＭＩＳＦＥＴ構造３７に直接に隣接する半導
体領域４１はＭＩＳＦＥＴ構造３７のベース領域５０よ
りも低い濃度にドープ（ｐ- ）されており、またこのベ
ース領域５０と反対側の面の上に横方向に続くｐ--ドー
プされた半導体領域４２よりも高い濃度にドープされて
いる。こうして、段階付きのドーピングを有する周縁端
４が得られる。有利な実施例では第１の半導体領域４１
の横方向の広がりＷ１は第２の半導体領域４２の横方向
の広がりＷ２よりも小さく設定されている。周縁端４の
全横方向広がりＷはその際に両半導体領域４１および４
２の個々の広がりＷ１およびＷ２の和として生ずる。周
縁端４のこの全横方向広がりＷはＭＩＳＦＥＴ構造３７
のディプレッション領域２１の最大垂直広がりＴよりも
大きく設定されている。
【００４１】両半導体領域４１および４２は、図示され
ていない実施例においては垂直に重なり合って配置され
ていてもよい。このような垂直構成はたとえば相い異な
る侵入深さを有するイオン注入または拡散により、また
は半導体領域の次々と重なり合ったエピタキシャル成長
により形成できる。その場合に好ましくは下に配置され
る半導体領域は好ましくは、上に配置される半導体領域
よりも低い濃度にドープされている。その場合に周縁端
の横方向の広がりＷは、垂直に重なり合って配置される
個々の半導体領域の最大の横方向広がりによりほぼ決定
されている。好ましくは、すべての半導体領域の横方向
の広がりＷは少なくとも近似的に等しい大きさである。
ていない実施例においては垂直に重なり合って配置され
ていてもよい。このような垂直構成はたとえば相い異な
る侵入深さを有するイオン注入または拡散により、また
は半導体領域の次々と重なり合ったエピタキシャル成長
により形成できる。その場合に好ましくは下に配置され
る半導体領域は好ましくは、上に配置される半導体領域
よりも低い濃度にドープされている。その場合に周縁端
の横方向の広がりＷは、垂直に重なり合って配置される
個々の半導体領域の最大の横方向広がりによりほぼ決定
されている。好ましくは、すべての半導体領域の横方向
の広がりＷは少なくとも近似的に等しい大きさである。
【００４２】さらに、周縁端は、それぞれ相い異なって
ドープされた２つよりも多い半導体領域から成っていて
もよく、その際にドーピングは好ましくは横方向に外方
に、または垂直方向に下方に減少する。
ドープされた２つよりも多い半導体領域から成っていて
もよく、その際にドーピングは好ましくは横方向に外方
に、または垂直方向に下方に減少する。
【００４３】このような多段の周縁端はＭＩＳＦＥＴ構
造を有する半導体デバイスに限らず、すべての他の半導
体デバイスに設けることができる。この多段にドープさ
れた周縁端は、半導体領域２の表面２０の範囲内の電界
が能動的範囲から外方へソフトに変化するという利点を
有する。
造を有する半導体デバイスに限らず、すべての他の半導
体デバイスに設けることができる。この多段にドープさ
れた周縁端は、半導体領域２の表面２０の範囲内の電界
が能動的範囲から外方へソフトに変化するという利点を
有する。
【００４４】上記のすべての実施例において、すべての
半導体領域の導電形がそれぞれ交換され得ることは理解
されよう。
半導体領域の導電形がそれぞれ交換され得ることは理解
されよう。
【００４５】図５には周縁端４として電界リング構造を
有する半導体デバイスの実施例が示されている。互いに
間隔をおいて半導体デバイスの能動的範囲３のまわりに
配置されている３つの電界リング４３、４４および４５
が示されている。最も内側の電界リング４３は能動的範
囲３から半導体領域２により隔てられている。個々の電
界リング４３、４４および４５は互いに半導体領域２に
より隔てられており、また好ましくはシリコン半導体領
域２の表面２０に拡散により形成されている。電界リン
グ構造の電界リングの数および電界リングの間隔により
半導体領域２の表面２０の範囲内の電界線分布が設定さ
れ得る。
有する半導体デバイスの実施例が示されている。互いに
間隔をおいて半導体デバイスの能動的範囲３のまわりに
配置されている３つの電界リング４３、４４および４５
が示されている。最も内側の電界リング４３は能動的範
囲３から半導体領域２により隔てられている。個々の電
界リング４３、４４および４５は互いに半導体領域２に
より隔てられており、また好ましくはシリコン半導体領
域２の表面２０に拡散により形成されている。電界リン
グ構造の電界リングの数および電界リングの間隔により
半導体領域２の表面２０の範囲内の電界線分布が設定さ
れ得る。
【００４６】図６および図７には、本発明による周縁端
を有する半導体デバイスの計算機による数値的シミュレ
ーションの結果が示されている。計算は半導体デバイス
に対する半導体材料としてのシリコンに基づいている。
周縁端４に対するドーピング物質としては５・１０15ｃ
ｍ-3のドーピング濃度を有するニッケル（Ｎｉ）が選ば
れた。周縁端４の深さは１μｍであり、また横方向の広
がりは半導体領域２の垂直方向の広がりの５倍である。
を有する半導体デバイスの計算機による数値的シミュレ
ーションの結果が示されている。計算は半導体デバイス
に対する半導体材料としてのシリコンに基づいている。
周縁端４に対するドーピング物質としては５・１０15ｃ
ｍ-3のドーピング濃度を有するニッケル（Ｎｉ）が選ば
れた。周縁端４の深さは１μｍであり、また横方向の広
がりは半導体領域２の垂直方向の広がりの５倍である。
【００４７】図６には、本発明による周縁端４により可
能な電位分布がショトキ‐ダイオード構造３３を有する
半導体デバイスの例について示されている。等電位線は
符号ＰＬを付して示されている。
能な電位分布がショトキ‐ダイオード構造３３を有する
半導体デバイスの例について示されている。等電位線は
符号ＰＬを付して示されている。
【００４８】図７には、ショトキ‐ダイオード構造３３
および本発明による周縁端４を有する半導体デバイスに
おける８０°Ｃの作動温度における電流の流れが示され
ている。電流流れ線はそれぞれ符号ＩＬを付して示され
ている。
および本発明による周縁端４を有する半導体デバイスに
おける８０°Ｃの作動温度における電流の流れが示され
ている。電流流れ線はそれぞれ符号ＩＬを付して示され
ている。
【００４９】すべての実施例において、周縁端４となら
んで、誘電性または半絶縁性の材料から成る追加的なパ
ッシベーション層を設けることもできる。パッシベーシ
ョン層は特に無定形のＳｉＣ、すなわち無定形のシリコ
ン（Ｓｉ）または無定形の炭素（Ｃ）から成っていてよ
い。
んで、誘電性または半絶縁性の材料から成る追加的なパ
ッシベーション層を設けることもできる。パッシベーシ
ョン層は特に無定形のＳｉＣ、すなわち無定形のシリコ
ン（Ｓｉ）または無定形の炭素（Ｃ）から成っていてよ
い。
【図１】周縁端を有する半導体デバイスの原理的構成を
示す図。
示す図。
【図２】ショトキ‐ダイオード構造に対する周縁端を有
する半導体デバイスの一部断面図。
する半導体デバイスの一部断面図。
【図３】ｐｎダイオード構造に対する周縁端を有する半
導体デバイスの一部断面図。
導体デバイスの一部断面図。
【図４】ＭＩＳＦＥＴ構造に対する２つの相い異なって
ドープされた半導体範囲を有する周縁端を有する半導体
デバイスの一部断面図。
ドープされた半導体範囲を有する周縁端を有する半導体
デバイスの一部断面図。
【図５】周縁端として電界リング構造を有する半導体デ
バイスの一部断面図。
バイスの一部断面図。
【図６】ショトキ‐ダイオード構造を有する半導体デバ
イスにおける電界分布図。
イスにおける電界分布図。
【図７】ショトキ‐ダイオード構造を有する半導体デバ
イスにおける電流の流れを示す図。
イスにおける電流の流れを示す図。
２ 半導体領域 ３ 能動的範囲 ４ 周縁端 ９ 基板 ２０ 半導体領域の表面 ２１ ディプレッション領域 ２３ 凹み ２５ 接触部 ２６ 半導体領域 ２７ 接触部 ３３ ショトキ‐ダイオード構造 ３６ ｐｎ接合構造 ３７ ＭＩＳＦＥＴ構造 ４１、４２ 半導体領域 ４３〜４５ 電界リング ５０ ベース領域 ５１ ソース領域 ５２ ソース電極 ５３ 絶縁層 ５４ ゲート電極 Ｗ、Ｗ１、Ｗ２ 横方向広がり Ｔ、ｄ 垂直方向広がり Ｓ ソース Ｇ ゲート Ｄ ドレイン ＰＬ 等電位線 ＩＬ 電流流れ線
Claims (24)
- 【請求項１】 ａ）能動的範囲（３）にこの能動的範囲
（３）への逆電圧の印加の際にディプレッション領域
（２１）を受け入れるｎ導電形のシリコンから成る少な
くとも１つの半導体領域（２）と、 ｂ）能動的範囲（３）に対する周縁端（４）であって、 ｂ１）能動的範囲（３）の周りに半導体領域（２）の表
面（２０）にまたはそのなかに配置されており、 ｂ２）シリコン中に少なくとも約０．１ｅＶのアクセプ
タレベルを有する少なくとも１種のドーピング物質でド
ープされているｐ導電形のシリコンから成る周縁端
（４）とを含んでいることを特徴とする半導体デバイ
ス。 - 【請求項２】 周縁端（４）に対するドーピング物質と
してベリリウム（Ｂｅ）が用いられることを特徴とする
請求項１記載の半導体デバイス。 - 【請求項３】 周縁端（４）に対するドーピング物質と
して亜鉛（Ｚｎ）が用いられることを特徴とする請求項
１記載の半導体デバイス。 - 【請求項４】 周縁端（４）に対するドーピング物質と
してニッケル（Ｎｉ）が用いられることを特徴とする請
求項１記載の半導体デバイス。 - 【請求項５】 周縁端（４）に対するドーピング物質と
してコバルト（Ｃｏ）が用いられることを特徴とする請
求項１記載の半導体デバイス。 - 【請求項６】 周縁端（４）に対するドーピング物質と
してマグネシウム（Ｍｇ）が用いられることを特徴とす
る請求項１記載の半導体デバイス。 - 【請求項７】 周縁端（４）に対するドーピング物質と
して錫（Ｓｎ）が用いられることを特徴とする請求項１
記載の半導体デバイス。 - 【請求項８】 周縁端（４）に対するドーピング物質と
してインジウム（Ｉｎ）が用いられることを特徴とする
請求項１記載の半導体デバイス。 - 【請求項９】 ａ）能動的範囲（３）にこの能動的範囲
（３）への逆電圧の印加の際にディプレッション領域
（２１）を受け入れるｐ導電形のシリコンから成る少な
くとも１つの半導体領域（２）と、 ｂ）能動的範囲（３）に対する周縁端（４）であって、 ｂ１）能動的範囲（３）の周りに半導体領域（２）の表
面（２０）にまたはそのなかに配置されており、 ｂ２）シリコン中に少なくとも約０．１ｅＶのドナーレ
ベルを有する少なくとも１種のドーピング物質でドープ
されているｐ導電形のシリコンから成る周縁端（４）と
を含んでいることを特徴とする半導体デバイス。 - 【請求項１０】 周縁端（４）に対するドーピング物質
として硫黄（Ｓ）が用いられることを特徴とする請求項
９記載の半導体デバイス。 - 【請求項１１】 周縁端（４）に対するドーピング物質
としてセレン（Ｓｅ）が用いられることを特徴とする請
求項９記載の半導体デバイス。 - 【請求項１２】 周縁端（４）に対するドーピング物質
としてチタン（Ｔｉ）が用いられることを特徴とする請
求項９記載の半導体デバイス。 - 【請求項１３】 ａ）半導体領域（２）がこの半導体領
域（２）の表面（２０）に対して少なくとも近似的に平
行に延びている少なくとも１つの横方向に、半導体領域
（２）の表面（２０）に対して少なくとも近似的に垂直
に延びている垂直方向よりも大きく広げられており、 ｂ）ディプレッション領域（２１）の垂直方向の広がり
が能動的範囲（３）に印加される逆電圧に関係してお
り、 ｃ）周縁端（４）の横方向の広がり（Ｗ）が、半導体領
域（２）により受け入れられるディプレッション領域
（２１）の最大の垂直方向の広がり（Ｔ）よりも大きい
ことを特徴とする請求項１ないし１２の１つに記載の半
導体デバイス。 - 【請求項１４】 周縁端（４）の横方向の広がり（Ｗ）
が、半導体領域（２）により受け入れられるディプレッ
ション領域（２１）の最大の垂直方向の広がり（Ｔ）の
少なくとも３倍の大きさであることを特徴とする請求項
１３記載の半導体デバイス。 - 【請求項１５】 周縁端（４）が相い異なるドーピング
濃度を有する少なくとも２つの半導体範囲（４０、４
１）を含んでいることを特徴とする請求項１３または１
４記載の半導体デバイス。 - 【請求項１６】 両半導体範囲（４０、４１）が横に並
び合って配置されていることを特徴とする請求項１５記
載の半導体デバイス。 - 【請求項１７】 両半導体範囲が垂直方向に重なり合っ
て配置されていることを特徴とする請求項１５記載の半
導体デバイス。 - 【請求項１８】 能動的範囲（３）に対応付けられてい
る電気的接触部（２５）が少なくとも部分的に周縁端
（４）を覆っていることを特徴とする請求項１３ないし
１７の１つに記載の半導体デバイス。 - 【請求項１９】 周縁端（４）が電界リング構造として
形成されていることを特徴とする請求項１ないし１２の
１つに記載の半導体デバイス。 - 【請求項２０】 周縁端（４）がエピタキシャルに半導
体領域（２）の上に成長させられていることを特徴とす
る請求項１ないし１９の１つに記載の半導体デバイス。 - 【請求項２１】 周縁端（４）がイオン注入法により形
成されていることを特徴とする請求項１ないし１９の１
つに記載の半導体デバイス。 - 【請求項２２】 周縁端（４）が拡散法により形成され
ていることを特徴とする請求項１ないし１９の１つに記
載の半導体デバイス。 - 【請求項２３】 ユニポーラな能動的範囲（３２、３
３）を有することを特徴とする請求項１ないし２２の１
つに記載の半導体デバイス。 - 【請求項２４】 バイポーラな能動的範囲（３２、３
３）を有することを特徴とする請求項１ないし２２の１
つに記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19531369.0 | 1995-08-25 | ||
| DE19531369A DE19531369A1 (de) | 1995-08-25 | 1995-08-25 | Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09107098A true JPH09107098A (ja) | 1997-04-22 |
| JP3895402B2 JP3895402B2 (ja) | 2007-03-22 |
Family
ID=7770422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23738896A Expired - Fee Related JP3895402B2 (ja) | 1995-08-25 | 1996-08-21 | 半導体デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6455911B1 (ja) |
| EP (1) | EP0760528B1 (ja) |
| JP (1) | JP3895402B2 (ja) |
| DE (2) | DE19531369A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002526649A (ja) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | 炭化珪素の堆積方法とバリヤ層およびパッシベーション層としての使用 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1097481B1 (de) | 1998-07-17 | 2004-03-31 | Infineon Technologies AG | Leistungshalbleiterbauelement für hohe sperrspannungen |
| KR100442462B1 (ko) | 1998-07-17 | 2004-07-30 | 인피니언 테크놀로지스 아게 | 전면에 차단층이 배치된 에미터 영역을 가지는 전력용반도체 소자 |
| EP1135808B1 (de) * | 1998-10-23 | 2006-05-03 | Infineon Technologies AG | Leistungshalbleiter und herstellungsverfahren |
| EP1063700B1 (de) * | 1999-06-22 | 2012-07-25 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
| DE19964214C2 (de) * | 1999-09-07 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements |
| DE19942679C1 (de) * | 1999-09-07 | 2001-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer |
| EP1162664A1 (en) * | 2000-06-09 | 2001-12-12 | Motorola, Inc. | Lateral semiconductor device with low on-resistance and method of making the same |
| DE10047152B4 (de) | 2000-09-22 | 2006-07-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Hochvolt-Diode und Verfahren zu deren Herstellung |
| DE10051909B4 (de) * | 2000-10-19 | 2007-03-22 | Infineon Technologies Ag | Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss |
| US7033950B2 (en) * | 2001-12-19 | 2006-04-25 | Auburn University | Graded junction termination extensions for electronic devices |
| JP4463482B2 (ja) * | 2002-07-11 | 2010-05-19 | パナソニック株式会社 | Ｍｉｓｆｅｔ及びその製造方法 |
| DE102004012884B4 (de) * | 2004-03-16 | 2011-07-21 | IXYS Semiconductor GmbH, 68623 | Leistungs-Halbleiterbauelement in Planartechnik |
| DE102004037153B4 (de) * | 2004-07-30 | 2011-09-15 | Infineon Technologies Ag | Verfahren zum Herstellen eines Leistungshalbleiterbauteils |
| DE102005063332B4 (de) * | 2005-05-24 | 2009-04-02 | Infineon Technologies Ag | Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung |
| US7795661B2 (en) * | 2006-03-07 | 2010-09-14 | International Business Machines Corporation | Vertical SOI transistor memory cell |
| DE102006011697B4 (de) | 2006-03-14 | 2012-01-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung |
| DE102007063786B3 (de) | 2007-04-16 | 2022-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper |
| DE102007017788A1 (de) * | 2007-04-16 | 2008-10-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement |
| WO2009120998A2 (en) * | 2008-03-27 | 2009-10-01 | Nitek, Inc. | Low resistance ultraviolet light emitting device and method of fabricating the same |
| US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE856170C (de) * | 1948-10-01 | 1952-11-20 | Siemens Ag | Detektor |
| US2765245A (en) * | 1952-08-22 | 1956-10-02 | Gen Electric | Method of making p-n junction semiconductor units |
| NL216619A (ja) * | 1954-10-18 | |||
| US2827436A (en) * | 1956-01-16 | 1958-03-18 | Bell Telephone Labor Inc | Method of improving the minority carrier lifetime in a single crystal silicon body |
| US2809165A (en) * | 1956-03-15 | 1957-10-08 | Rca Corp | Semi-conductor materials |
| US2954308A (en) * | 1956-05-21 | 1960-09-27 | Ibm | Semiconductor impurity diffusion |
| DE1037015B (de) * | 1956-05-21 | 1958-08-21 | Ibm Deutschland | Stoerstellenhalbleiter vom N-Typ fuer Transistoren od. dgl. |
| DE1160548B (de) * | 1957-12-18 | 1964-01-02 | Siemens Ag | Verfahren zum Dotieren von halbleitendem Germanium oder Silizium mit Schwefel |
| DE1190918B (de) * | 1960-06-24 | 1965-04-15 | Wacker Chemie Gmbh | Verfahren zur gezielten Dotierung von stabfoermigen Koerpern waehrend des Zonenschmelzens |
| NL270339A (ja) * | 1960-10-20 | |||
| DE1171536B (de) * | 1961-08-25 | 1964-06-04 | Siemens Ag | Halbleiteranordnung mit durch Dotierung herabgesetzter Traegerlebensdauer |
| US4242690A (en) * | 1978-06-06 | 1980-12-30 | General Electric Company | High breakdown voltage semiconductor device |
| FR2480035A1 (fr) * | 1980-04-04 | 1981-10-09 | Thomson Csf | Diode schottky de puissance et son procede de fabrication |
| FR2497405A1 (fr) * | 1980-12-29 | 1982-07-02 | Thomson Csf | Diode schottky a anneau de garde et son procede de fabrication |
| DE3225991A1 (de) * | 1982-07-12 | 1984-01-12 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden |
| CH668505A5 (de) * | 1985-03-20 | 1988-12-30 | Bbc Brown Boveri & Cie | Halbleiterbauelement. |
| GB8817886D0 (en) * | 1988-07-27 | 1988-09-01 | British Telecomm | Avalanche photodiode structure |
| JP3417013B2 (ja) * | 1993-10-18 | 2003-06-16 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| US5345101A (en) * | 1993-06-28 | 1994-09-06 | Motorola, Inc. | High voltage semiconductor structure and method |
| TW286435B (ja) * | 1994-07-27 | 1996-09-21 | Siemens Ag |
-
1995
- 1995-08-25 DE DE19531369A patent/DE19531369A1/de not_active Withdrawn
-
1996
- 1996-08-12 EP EP96112954A patent/EP0760528B1/de not_active Expired - Lifetime
- 1996-08-12 DE DE59610450T patent/DE59610450D1/de not_active Expired - Lifetime
- 1996-08-21 JP JP23738896A patent/JP3895402B2/ja not_active Expired - Fee Related
- 1996-08-23 US US08/702,074 patent/US6455911B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002526649A (ja) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | 炭化珪素の堆積方法とバリヤ層およびパッシベーション層としての使用 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0760528A3 (de) | 1998-04-15 |
| DE19531369A1 (de) | 1997-02-27 |
| JP3895402B2 (ja) | 2007-03-22 |
| EP0760528B1 (de) | 2003-05-21 |
| US6455911B1 (en) | 2002-09-24 |
| EP0760528A2 (de) | 1997-03-05 |
| DE59610450D1 (de) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895402B2 (ja) | 半導体デバイス | |
| US10546950B2 (en) | Semiconductor device | |
| EP3451388B1 (en) | Trench mos-type schottky diode | |
| US11837629B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
| EP2630663B1 (en) | Improved Schottky rectifier and method of fabricating thereof | |
| US5712502A (en) | Semiconductor component having an edge termination means with high field blocking capability | |
| US6855981B2 (en) | Silicon carbide power device having protective diode | |
| US7750412B2 (en) | Rectifier with PN clamp regions under trenches | |
| US7838926B2 (en) | Semiconductor device | |
| US11081598B2 (en) | Trench MOS Schottky diode | |
| CN110610981A (zh) | 功率半导体器件及其形成方法 | |
| US10692970B2 (en) | Semiconductor device with buffer region | |
| WO2020002653A1 (en) | Mosfet in sic with self-aligned lateral mos channel | |
| US20230369486A1 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
| US11094779B2 (en) | Semiconductor device having an edge termination region comprising a first edge termination region of a second conductivity type adjacent to a second edge termination region of a first conductivity type | |
| WO2023102324A9 (en) | Edge termination for power semiconductor devices and related fabrication methods | |
| JP2002530869A (ja) | 誘電性または半絶縁性シールド構造体を有する半導体構成素子 | |
| US9728599B1 (en) | Semiconductor device | |
| US11031472B2 (en) | Systems and methods for integrated diode field-effect transistor semiconductor devices | |
| US20230402538A1 (en) | Vertical semiconductor component, and method for its production | |
| WO2023183215A1 (en) | Support shield structures for trenched semiconductor devices | |
| WO2024052643A1 (en) | Silicon carbide lateral power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060322 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |