DE3225991A1 - Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden - Google Patents

Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden

Info

Publication number
DE3225991A1
DE3225991A1 DE19823225991 DE3225991A DE3225991A1 DE 3225991 A1 DE3225991 A1 DE 3225991A1 DE 19823225991 DE19823225991 DE 19823225991 DE 3225991 A DE3225991 A DE 3225991A DE 3225991 A1 DE3225991 A1 DE 3225991A1
Authority
DE
Germany
Prior art keywords
zones
sheet resistivity
zone
junctions
reverse voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823225991
Other languages
English (en)
Other versions
DE3225991C2 (de
Inventor
Hermann Dr.rer.nat. 6239 Eppstein Berg
Dieter Dr.phil.nat. 6053 Obertshausen Silber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19823225991 priority Critical patent/DE3225991A1/de
Publication of DE3225991A1 publication Critical patent/DE3225991A1/de
Application granted granted Critical
Publication of DE3225991C2 publication Critical patent/DE3225991C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/102Cathode base regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

  • Verfabren zur Reduzierung der Spannungsabhängigkeit
  • des spezifischen Flächenwiderstanden von Si-Zonen, welche Sperrspannung aufnehmende pn-Übcrgänge bilden Technisches Gebiet Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Anspruchs 1.
  • Stand der Technik Bei Si-Halblciterbauelementen mit mehreren Zonen entgegengesetzten Leitfähigkeittyps erfolgt die Dimensionierung Und Leitfähigkeitdotierung der Zonen häufig nach folgenden Gesichtspunkten: a) Der aus zwei Zonen entgegengesetzten Leitfähigkeittyps gebildete pn-Übergang muß eine bestimmte Sperrspannung aufnehmen können. Es muß sich eine Raumladungszone ausbilden, wobei eine maximale Feldstärke von etwa 2 . 105 V/cm nicht überschritten werden darf, da andernfalls durch Stoßionisation ein Durchbruch erfolgt (Avalanche-Durchbruch); für flächenhaft ausgebildete pn-Übergänge liegt die für eine solche Raumladung benötigte Dotierungsmenge im Falle von Si bei etwa 1,5. 1012 Ladungsträger/cm2.
  • b) Die Schalt- und Verstärkungsfunktion von si-Halbleiterbauelementen, wie Thyristoren, Daclington-Transistore, erfordert, daß die Zonen teilweise die Funktion von Widerständen erfüllen, so daß - je nach Ausgestaltung des Bauelementes - definierte, spezifische Flächen.
  • widerstände ausgebildet werden müssen. Als Beispiele seien Emitternebenschlüse von Thyristoren und integrierte Eingangswiderstände von Darlington-Transistoren genannt.
  • In der Praxis gibt es nun Fälle, bei denen die beiden Gesichtspunkte a), b) nur schwierig miteinander zu vereinbaren sind; dies ist der Fall, wenn aufgrund geometrischer Randbedingungen die Ausbildung von lateralen Widerständen mit hohem ohmschen Wert nur durch Zonen mit hohen spezifischen Flächenwiderständen möglich ist, beispielsweise bei p-Zonen > 5000 &/# und bei n-Zonen > 2000 &/#.
  • Die Dotierstoffmenge/Fläche itst dann in diesen Zonen nicht mehr groß, verglichen mit der vorstehend erwähuten 2 Dotierungsmenge von etwa 1,5 . 101 Ladungsträger/cm In diesen Fällen führt bei Anliegen von Sperrspannung an den Zonen die Ausdehnung der Raumladungszone zu einer Erhöhung des spezifischen Flächenwiderstandes, oder die Zonen verlieren vollständig ihre Leitfähigkeit wegen des Verlustes an freien Ladungsträgern.
  • Dieses Problem tritt insbesondere bei sehr kloinflächiger Ausbildung von Thyristoren und Lei stungs-Darlingt on-Transistoron auf, ferner auch bei optisch zündbaren Thyristoren, und zwar jeweils in der Steuerbaziszone dieter Bauelemente, die meist eine p-Leitfähigkeitsdotierung hat.
  • Das Problem kann jedoch auch in der Hauptbasiszone von Thyristoren von Bedeutung sein, wenn das BAuelement als PIN-Basis-Thyristor (Zonenfolge n+ pinp+, oder anstelle die i-Zone sehr schlfach dotierte n -Zone) ausgebildet ist und gleichzeitig anodenseitige Emitterkurzschlüsse vorliegen.
  • Es ist bekannt, das Problem bei Steuerbasiszonen derart zu lösen, daß anstelle ganzflächiger p-Dotierungen mittels maskierter Dotierung, beispielsweise Bordotierung, Widerstandsbahnen gebildet werden, die trotz hoher Dotierung aufgrund ihrer geometrischen Form ausreichend große Widerstände ergeben Diese eindiffundierten Widerstandsbahnen haben Mäonderform und sind nur mittels entsprechend komplizierter technologischer Vorfahren realisierbar, besonders wenn die Forderung nach Schaffung von kleinflächigen Halbleiterbauelementen der vorstchend genannten Art besteht.
  • Aufabe Der Erfindung liegt die Aufgabe zugx unde, zur Realisierung der latoralen Widerstände in möglichst einfacher Form, wie beispielsweiso ganzflächige, unmaskierte Dotierungen, dio entsprechenden Zonen mit hohen spezifischen Flächenwiderständen auszubilden, wobei sich diese spezifischen Flächenwiderstände bei anliegender Sperrspannung und Ausdehnung der Raumladungszone nur in zulässigen Grenzen erhöhen.
  • Lösung Diese Aufgabe wird erfindungsgemäß durch das im Anspruch gekennzeichnete Merkmal gelöst.
  • Vorteile Durch die Erfindung lassen sich insbesondere auf einfache Weise sehr kleinflächige Bauelemente realisieren. Durch die hohen lateralen Widerstände können die Emittorkurzschlüsse von Thyristoren einen kleineren Abstand voneinander haben. Bei Darlington-Transistoren ist es tnöglich, in vereinfachter Weise ausreichend große Eingangswiderstande zu schaffen.
  • Die Erfindung geht davon aus, daß die bisher für die Dotierung der entsprechenden Zonen verwandten flachen Störstellen durch tiefere Störstellen ersetzt werden. Das bedeutet, daß die elektrische Leitfähigkeit dieser Zonen nicht mehr von Störstellen mit einem Energieniveau ET in der Bandlücke des Siliziums von #ET = #ET - EV,C # =@ 0,044 - 0,065 eV bestimmt wird, sondern von Störstellen mit einer höheruir Ionißierungsenergie AL, beispielsweise #E@ von #E@ - E@@ # # 0,16 eV.
  • Störstellen mit derart tiefen Energieniveaus sind bei 300 bis 400 K nicht mehr vollständig g ionisiert, so daß nur ein Teil der ins Silizium eingebrachten tiefen Störstellen zur elektrischen Leitfähigkeit beiträgt. Muß eine so dotierte Schicht Sperrspannung aufnehmen, so trägt zum Aufbau der Raumladungszone nicht nur die Anzahl der vorher ionisierten Störstellen bei, sondern die Gesamtzahl der eingebauten Störstellen. Diese Zahl kann je nach Niveau wesentlich höher sein als die zur Leitfähigkeit beitragende Anzahl, so daß der Aufbau der Raumladungszone zu einer wesentlich verringerten Modulation des Schichtwiderstandes der Zone führt. Dieser Effekt ist um so ausgeprägter, je tiefer das Dotiorniveau ist.
  • Wird für die Dotierung also eine geeignete Substanz gewählt, so werden keinerlei zusätzliche Technologieschritte erforderlich. Es ist dabei unerheblich, ob das Niveau durch Dotierstoffe, strukturelle Felilordnung oder andere Maßnahmen erzeugt wird.
  • Darstellung der Erfindung Die Erfindung wird nachstehend anhand eines in der Zeichnung schematisch dargestellten Ausführungsbeispieles näher erlautert. Es zeigen Fig. 1 einen Ausschnitt einer an sich bekannten Zonen struktur eines Si-Halbleiterbauelementes, Fig. 2 einen Ausschnitt einer erfindungsgemäßen Zonenstruktur.
  • In Fig. 1 ist eine Thyristorstruktur i dargestellt, die aus vier Zonen entgegengesetzten Leitfähigkeittyps besteht.
  • Es ist eine äußere n+-Emitterzone 2, eine folgende p-Steuerbasiszone 3, eine anschließende Hauptbasiszone 4 und eine folgende p+ - Emitterzone 5 vorgesehen ; die n+-Emitterzone 2 ist mit einer Metallisiorung 6 mit Kathoden- anschluß K und die p + - Emitterzone ebenfalls mit einer Metallisierung 7 mit Anodenanschluß A versehen. Bei der Zonenstruktur für einen Darlington-Transister ist die anodenseitige Zone 5 n+ -dotiert ausgebildet, der K-Anschluß ist dann der Emitteranschluß und der A-Anschluß ist der Collectoranschluß, wie durch (n ), (#) und (C) aznEgedeutet ieat.
  • Die p-Steuerbasiszone 3 weist zwei Bereiche 3' und 3" auf, die per Diffusion gebildet sind; beide Bereiche sind durch einen p-dotierten Bereich a verbunden, der den Emitterbasiswiderstand bildet, und der durch eine entsprechende Diffusion, eventuell auch durch Ionenimplantation, hergestellt ist. Der p-Bereich 3" ist mit einer Metallisierung 9 versehen und über eine clektrische Leitung 10 mit der n -Emitterzone 3 kurzgeschlossen, so daß der Bereich a einen ohnlschen Emitternebenschluß bildet.
  • Für die Dotierung der p-Zone 3 werden flache Störstellen verwendet.
  • Wie angedeutet, dehnt sich die Raumladungszone (Punktstrichelung) in die Gebiete 3', a, 3" und entsprechend in die n# - Hauptbasiszone 4 aus.
  • Wäre der p-Bereich a relativ schwach dotiert, so wäre bei anliegender Sperrspannung dieser Bereich praktisch voll von der Raumladungszone aufgebraucht, so daß der Emitterbasiswiderstand unendlich groß würde, und der ohmsche Nebenschluß damit nicht mehr wirksam wäre.
  • Um dies zu vermeiden, muß der spezifische Flächenwiderstand dieses p-Bereiches a verringert werden, und damit muß der bereich A verlängert werden; dadurch wird jedoch mehr Platz auf dem Bauelement benötigt. Alternativ können platzsparende, jedoch aufwendige integrierte (beispielsweise mäanderförmige) Ausfübrungen gewählt werden.
  • Es kann meist zugelassen werden, daß sich der spezifi sche Flächenwiderstand des p-Bereiches a durch die Ausdehnung der Raumladungszone maximal ujn den Faktor 1,5 ändert, was bei einer p-Dotierung mit flachen Störstellen eine zulässige Änderung von 4000 &/# auf 6000 &/# bedeutet .
  • Werden also bei der Struktur nach Fig. 1 ein höherer spezifischer Flächenwiderstand als 4000 &/# und zur Dotiefung flache Störstellen verwendet, so wird bei Anliegen von Sperrspannung der spezifische Flächenwiderstand unzulässig hoch ansteigen.
  • Die Halbleiterstruktur nach Fig. 2 stimmt in der Zonen folge und in der Anordnung der Netallisierungen und Anschlüsse mit der Halbleiterstruktur nach der Fig. 1 überein.
  • Der beispielsweise implantierte P-Bereich a ' der Steuerbasizone ist mit relativ tiefen Störstellen dotiert; als Dotiersubstanz ist beispielsweise Indium verwendet.
  • Wie ersichtlich, kann der p-Bereich a' dadurch gegenüber dem p-Bereich a nach der Fig. 1 wesentlich verkleinert sein, Wird für den beispielsweise 0,5 µm tief implantier ten p-Bereich a' die gleiche Dotierungsmenge wie für den p-Bereich a nach der Fig. 1 verwendet, so ändert sich ein gewählter spezifischer Flächenwiderstand von 12 000 Q/n durch die Ausdehnung der Raumladungszone um etwa den Faktor 1,5 auf 18 000 &/#, was zulässig ist.
  • Es ist also ein hoher spezifischer Flächenwiderstand in verfahrenstechnisch einfacher und platzsparender Weise erreicht bei gleicher Dotierungsmenge/Flächeneinheit gegenüber der Ausbildung nach Fig. 1, wobei sich dieser höhere spezifische Flächenwiderstand ebenfalls nur um den Faktor 1,5 ändert.
  • Es kann beispielsweise bei Verwendung von Indium als Dotiersubstanz eine Dotierungskonzentration von etwa 1017/cm3 verwendet werden.

Claims (2)

  1. Patentansprüche Verfahren zur Reduzierung der Spannungsabhängigkeit des spezifischen Flächenwiderstandos von Si-Zonen, welche Sperrspannung aufnehmende pn-Übergänge, bilden, dadurch gekennzeichnet, daß die elektrische Leitfähigkeit der pn-Übergänge bildenden Zone(n) von Störsteilen mit einer Ionisierungsenergie #ET in Silizium von #ET > 0,065 eV bestimmt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Dotierungssubstanz Indium verwendet wird.
DE19823225991 1982-07-12 1982-07-12 Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden Granted DE3225991A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823225991 DE3225991A1 (de) 1982-07-12 1982-07-12 Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823225991 DE3225991A1 (de) 1982-07-12 1982-07-12 Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden

Publications (2)

Publication Number Publication Date
DE3225991A1 true DE3225991A1 (de) 1984-01-12
DE3225991C2 DE3225991C2 (de) 1989-07-06

Family

ID=6168232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823225991 Granted DE3225991A1 (de) 1982-07-12 1982-07-12 Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden

Country Status (1)

Country Link
DE (1) DE3225991A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0129702A1 (de) * 1983-05-26 1985-01-02 General Electric Company Gegen Fehlzündung geschützter Thyristor mit einer feldbegrenzenden Schicht in der Lawinendurchbruchsspannungszone
EP0572826A1 (de) * 1992-05-11 1993-12-08 Siemens Aktiengesellschaft Thyristor mit Durchbruchbereich
EP0760528A2 (de) * 1995-08-25 1997-03-05 Siemens Aktiengesellschaft Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640311B4 (de) * 1996-09-30 2005-12-29 Eupec Gmbh & Co. Kg Halbleiterbauelement mit Lateralwiderstand und Verfahren zu dessen Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039509A2 (de) * 1980-05-06 1981-11-11 Siemens Aktiengesellschaft Thyristor mit hoher Blockierspannung und Verfahren zu seiner Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039509A2 (de) * 1980-05-06 1981-11-11 Siemens Aktiengesellschaft Thyristor mit hoher Blockierspannung und Verfahren zu seiner Herstellung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0129702A1 (de) * 1983-05-26 1985-01-02 General Electric Company Gegen Fehlzündung geschützter Thyristor mit einer feldbegrenzenden Schicht in der Lawinendurchbruchsspannungszone
EP0572826A1 (de) * 1992-05-11 1993-12-08 Siemens Aktiengesellschaft Thyristor mit Durchbruchbereich
US5455434A (en) * 1992-05-11 1995-10-03 Siemens Aktiengesellschaft Thyristor with breakdown region
EP0760528A2 (de) * 1995-08-25 1997-03-05 Siemens Aktiengesellschaft Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
EP0760528A3 (de) * 1995-08-25 1998-04-15 Siemens Aktiengesellschaft Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
US6455911B1 (en) 1995-08-25 2002-09-24 Siemens Aktiengesellschaft Silicon-based semiconductor component with high-efficiency barrier junction termination

Also Published As

Publication number Publication date
DE3225991C2 (de) 1989-07-06

Similar Documents

Publication Publication Date Title
CH668505A5 (de) Halbleiterbauelement.
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE68923789T2 (de) Optische halbleitervorrichtung mit einer nulldurchgangsfunktion.
DE2845934A1 (de) Leistungshalbleiterbauelement mit zonen-guard-ringen
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
EP0144876B1 (de) Halbleiterbauelement
EP0014435B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE3240564A1 (de) Steuerbares halbleiterschaltelement
DE2500775A1 (de) Hochspannungsfestes halbleiterbauelement
DE3787848T2 (de) Halbleiterdiode.
DE2628273A1 (de) Halbleiterbauteil
DE3832750A1 (de) Leistungshalbleiterbauelement
DE2915885C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE3225991A1 (de) Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden
EP0364760A1 (de) Leistungshalbleiterdiode
DE102010024257A1 (de) Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
DE2915918A1 (de) Halbleiteranordnung mit ueberspannungsschutz
DE1514187A1 (de) Halbleiter mit Hilfsuebergang zur Erhoehung der Durchbruchsspannung des Hauptuebergangs
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen
DE2361171A1 (de) halbleitervorrichtung
DE102009018971A1 (de) Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung
DE4105646C2 (de) Verfahren zum Herstellen eines optisch triggerbaren lateralen Thyristors
DE19925880B4 (de) Avalanchefeste MOS-Transistorstruktur
DE102004013405B4 (de) Leistungshalbleiterbauelement mit optimiertem Randbereich
DE3721001C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: EUPEC EUROPAEISCHE GESELLSCHAFT FUER LEISTUNGSHALB

8339 Ceased/non-payment of the annual fee