DE19925880B4 - Avalanchefeste MOS-Transistorstruktur - Google Patents

Avalanchefeste MOS-Transistorstruktur Download PDF

Info

Publication number
DE19925880B4
DE19925880B4 DE19925880A DE19925880A DE19925880B4 DE 19925880 B4 DE19925880 B4 DE 19925880B4 DE 19925880 A DE19925880 A DE 19925880A DE 19925880 A DE19925880 A DE 19925880A DE 19925880 B4 DE19925880 B4 DE 19925880B4
Authority
DE
Germany
Prior art keywords
region
transistor structure
mos transistor
body region
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19925880A
Other languages
English (en)
Other versions
DE19925880A1 (de
Inventor
Wolfgang Dr. Werner
Franz Dr. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19925880A priority Critical patent/DE19925880B4/de
Publication of DE19925880A1 publication Critical patent/DE19925880A1/de
Application granted granted Critical
Publication of DE19925880B4 publication Critical patent/DE19925880B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

MOS-Transistorstruktur mit
– einer hochdotierten ersten Region (1, 9) ersten Leitungstyps,
– einer niedriger dotierten Driftregion (2) ersten Leitungstyps, die an die erste Region (1, 9) angrenzt,
– mindestens einer Bodyregion (3) zweiten Leitungstyps, die an die Driftregion (2) angrenzt,
– mindestens einer Sourceregion (4) ersten Leitungstyps, die in eine Bodyregion (3) eingebettet ist,
– einer Gate-Elektrode (6), die durch ein Gateoxid (7) von mindestens einer Bodyregion (3) und mindestens einer Sourceregion (4) getrennt ist,
dadurch gekennzeichnet,
daß sich ausgehend von der ersten Region (1, 9) ein hochdotiertes Gebiet (8) ersten Leitungstyps unterhalb der Bodyregion (3) derart in Richtung der Bodyregion (3) in die Driftregion (2) erstreckt, dass im Sperrfall ein Avalanche-Durchbruch auf den Bereich zwischen der Bodyregion (3) und dem hochdotierten Gebiet (8) konzentriert wird.

Description

  • Die vorliegende Erfindung betrifft eine avalanchefeste MOS-Transistorstruktur, die eine hochdotierte erste Region ersten Leitungstyps aufweist, wobei eine niedriger dotierte Driftregion ersten Leitungstyps an diese erste, hochdotierte Region angrenzt. Weiterhin grenzt mindestens eine Bodyregion zweiten Leitungstyps an die Driftregion an, wobei mindestens eine Sourceregion ersten Leitungstyps in eine Bodyregion eingebettet ist. Eine Gate-Elektrode ist durch ein Gateoxid von mindestens einer Bodyregion und mindestens einer Sourceregion getrennt angeordnet.
  • Ein besonderes Problem bei solchen Anordnungen ist das Auftreten eines Avalanche-Durchbruchs im Sperrfall der MOS-Transistoranordnung, insbesondere dann, wenn die MOS-Transistorstruktur für relativ hohe Sperrspannungen ausgelegt ist. Je nach Bauart der MOS-Transistorstruktur kann der Avalanche-Durchbruch an einer ungünstigen oder unerwünschten Stelle innerhalb der MOS-Transistorstruktur auftreten, wobei es zu einer Beschädigung oder Zerstörung der MOS-Transistorstruktur kommen kann. Sind beispielsweise die Gate-Elektroden der MOS-Transistorstruktur in Gräben angeordnet, die an die Bodyregion angrenzen, so besteht bei einem Avalanche-Durchbruch die Gefahr, daß der Durchbruch aufgrund von Feldspitzen im Bereich der Gategräben auftritt und es so zu einer Beschädigung oder Zerstörung des Gateoxids und damit der Gate-Elektrode kommen kann.
  • Eine Möglichkeit zur Vermeidung dieses Problems ist in US 5,689,128 offenbart, die eine MOS-Transistorstruktur mit grabenförmigen Gateelektroden betrifft, wobei die Bodyregion zwischen zwei Gate-Elektroden eine hochdotierte Ausstülpung in Richtung der Drainregion der MOS-Transistorstruktur aufweist. Eine solche Struktur ist schematisch in 1 darge stellt. Es ist dabei über der Drainregion 1 eine p+-Tiefdiffusion 5 vorgesehen, die sich aus der Bodyregion 3 in die Driftregion 2 der MOS-Transistorstruktur erstreckt. Diese Tiefdiffusion legt jedoch einen gewissen Mindestabstand der Gate-Elektroden 6 und damit eine Mindestgröße der MOS-Transistorstruktur fest. Diese ergibt sich durch die Ausdehnung der Unterdiffusion a des p+-Gebietes 5, der Justiertoleranzen und Ätztoleranzen b und der Ausdehnung c der Raumladungszone im Kanalgebiet, in die sich das p+-Gebiet 5 nicht erstrecken darf. Eine Anordnung nach US 5,689,128 weist damit den Nachteil auf, daß eine weitergehende Verringerung der Strukturgröße und damit eine Verringerung des Einschaltwiderstandes der MOS-Transistorstruktur unter einer Beibehaltung der Avalanchefestigkeit der MOS-Transistorstruktur nicht erzielt werden kann.
  • Es wird nun zwar beispielsweise in R. K. Williams: „High-Density Trench FET Features Distributed Voltage Clamping", PCIM Europe, Issue 2/1998, Seiten 58 bis 64 und R. K. Williams; „A 20-V P-channel with 750 μΩ-cm2 at VGS = 2.7 V: Overcoming FPI Breakdown in High-Channel-Conductance Low-Vt TrenchFETs", ISPSD 1998, S. 115 vorgeschlagen, bei einer gesamten Anordnung aus mehreren MOS-Transistorzellen nur jeweils in einer von n Transistorzellen eine p+-Tiefdiffusion 5 vorzusehen. Damit kann zwar die Strukturgröße der n-1 übrigen Zellen, die keine p+-Tiefdiffusion aufweisen, und damit die Größe der gesamten Anordnung verringert werden und somit auch der Einschaltwiderstand der gesamten Anordnung aus mehreren Transistorzellen abgesenkt werden, gleichzeitig sinkt jedoch auch die Avalanchefestigkeit bzw. Robustheit der gesamten Anordnung, so daß die Gefahr einer Zerstörung der gesamten Anordnung bereits bei einer Avalancheenergie auftritt, die nur 1/n mal so groß ist wie die Avalancheenergie bei einer Transistoranordnung, die in jeder Transistorzelle eine p+-Tiefdiffusion aufweist.
  • Die US 4,366,495 beschreibt einen planaren MOS-Transistor mit einem Halbleiterkörper, in dem eine Drain-Zone, eine Driftzone, eine Body-Zone und eine Source-Zone angeordnet sind. Bei diesem Bauelement erstreckt sich die Drain-Zone in einem Bereich, in dem die Driftzone bis an eine Vorderseite des Halbleiterkörpers reicht, in Richtung dieser Vorderseite und damit in Richtung des Bereichs, in dem sich in der Body-Zone bei Anlegen eines geeigneten Ansteuerpotentials ein leitender Kanal zwischen der Source-Zone und der Driftzone ausbildet. Hierdurch wird der Abstand zwischen der Drain-Zone und dem Bereich, in dem sich der Kanal in der Body-Zone ausbildet, verkürzt, wodurch der Einschaltwiderstand des Bauelements verringert wird. Die Drain-Zone soll sich bei diesem Bauelement jedoch nicht so weit in Richtung der Vorderseite erstrecken, dass bei Anlegen einer hohen Sperrspannung der Spannungsdurchbruch im Bereich dieses sich in Richtung der Vorderseite erstreckenden Abschnitts der Drain-Zone erfolgt.
  • Die US 4,914,051 beschreibt einen planaren MOS-Transistor mit einer hochdotierten Drain-Zone, die als vergrabene Halbleiterzone zwischen einem komplementär zu der Drainzone dotierten Halbleitersubstrat und einer Driftzone des MOS-Transistors angeordnet ist.
    •
  • Aufgabe der vorliegenden Erfindung ist es, eine MOS-Transistorstruktur bereitzustellen, die eine weitergehende Verringerung der Strukturgröße bei gleichbleibender Festigkeit erlaubt.
  • Diese Aufgabe wird gelöst durch die Merkmale des vorliegenden Anspruchs 1. Ein Verfahren zur Herstellung einer solchen Struktur wird offenbart durch die Merkmale des Anspruchs 6 bzw. 8.
  • Bei der erfindungsgemäßen MOS-Transistorstruktur ist vorgesehen, daß sich ausgehend von der ersten, hochdotierten Region ein hochdotiertes Gebiet ersten Leitungstyps in Richtung der Bodyregion in die Driftregion erstreckt. Es weist somit die erste Region eine Ausstülpung auf, wobei die Dotierung dieser Ausstülpung bzw. dieses hochdotierten Gebietes nicht identisch sein muß mit der Dotierung der ersten Region. Die Dotierung des hochdotierten Gebietes bzw. der Ausstülpung kann beispielsweise auch höher gewählt werden als die Dotierung der ersten Region.
  • Die erste Region kann beispielsweise als Draingebiet ausgebildet sein. Dies trifft insbesondere auf MOS-Transistorstrukturen zu, die als vertikale Transistorstruktur oder als Up-Drain-Transistorstruktur ausgebildet sind. Die erste Region kann jedoch auch als Substratregion ausgebildet sein. In diesem Fall weist die MOS-Transistorstruktur noch mindestens eine weitere, hochdotierte Region auf, die als Drainregion ausgebildet ist. Eine solche Anordnung ist insbesondere bei lateralen Transistorstrukturen vorgesehen.
  • Die erfindungsgemäße Anordnung weist den Vorteil auf, daß die laterale Unterdiffusion der Ausstülpung bzw. des hochdotierten Gebietes herstellungsbedingt wesentlich geringer ausfällt als die Unterdiffusion der p+-Tiefdiffusion im Bodygebiet. Dies ist dadurch bedingt, daß die Ausstülpung bzw. das hochdotierte Gebiet direkt an die erste Region angrenzt und somit direkt auf dieser bzw. aus dieser Region, beispielsweise durch einen Aufbau oder Diffusionsschritt, erzeugt werden kann. Im Gegensatz hierzu muß die p+-Tiefdiffusion durch die gesamte Bodyregion bis in die Driftregion eindiffundiert werden, wobei eine solch tiefe Eindiffusion automatisch eine sehr weite Unterdiffusion mit sich bringt. Die erfindungsgemäße Anordnung weist weiterhin den Vorteil auf, daß Justiertoleranzen und Ätztoleranzen b und die Ausdehnung c der Raumladungszone nicht mehr berücksichtigt werden müssen. Es ist somit eine wesentliche Verringerung der Strukturgröße der MOS-Transistorstruktur möglich, wobei gleichzeitig die Avalanchefestigkeit der MOS-Transistorstruktur erhalten bleibt. Die Strukturgröße der MOS-Transistorstruktur kann somit entkoppelt von der Avalanchefestigkeit der MOS-Transistorstruktur eingestellt werden.
  • Ein erstes erfindungsgemäßes Verfahren zur Herstellung einer solchen MOS-Transistorstruktur ist im vorliegenden Anspruch 6 dargestellt, wobei nach einer Herstellung der ersten Region die Bildung der Driftregion, der mindestens einen Bodyregion sowie der mindestens einen Sourceregion und der Gate-Elektrode erfolgt. Es wird dabei eine Implantation von Dotiermaterial ersten Leitungstyps in die erste Region in denjenigen Bereichen durchgeführt, über denen in einem späteren Verfahrensschritt die Bildung einer Bodyregion erfolgt. Diese Implantation wird sinnvollerweise vor der Bildung der Driftregion auf der ersten Region durchgeführt. Die hochdotierten Gebiete bzw. Ausstülpungen ersten Leitungstyps können nach der Herstellung der Driftregion in einem separaten Ausdiffusionsschritt gebildet werden, es kann jedoch auch auf einen separaten Ausdiffusionsschritt verzichtet werden, wenn die weiteren Verfahrensschritte zur Bildung der MOS-Transistorstruktur ohnehin Temperaturschritte umfassen, die auch eine Ausdiffusion des implantierten Dotiermaterials aus den Bereichen unterhalb der Bodyregion bewirken.
  • Die Implantation kann in dem Bereich unterhalb der Bodyregion auf eine relativ geringe Ausdehnung beschränkt werden, beispielsweise durch eine maskierte Implantation. Es wird damit erreicht, daß die späteren hochdotierten Gebiete bzw. Ausstülpungen eine geringere laterale Ausdehnung aufweisen als die Bodyregionen. Es kann hierzu insbesondere vorgesehen sein, daß die Implantation so durchgeführt wird, daß die Ausdehnung der Implantation in der ersten Region maximal 50 % der Ausdehnung der Bodyregion beträgt.
  • Die Merkmale des Anspruchs 8 umfassen ein alternatives Verfahren zur Herstellung einer erfindungsgemäßen MOS-Transistorstruktur. Es erfolgt hierbei ebenfalls die Herstellung einer ersten, hochdotierten Region ersten Leitungstyps, anschließend erfolgt die Bildung der Driftregion, der mindestens einen Bodyregion sowie der mindestens einen Sourceregion und der Gate-Elektroden. Es wird hierbei erfindungsgemäß vor der Bildung der Driftregion ein Aufbau von hochdotierten Stufen ersten Leitungstyps auf der ersten Region in denjenigen Bereichen durchgeführt, über denen in einem späteren Verfahrensschritt die Bildung einer Bodyregion erfolgt. In diesen Bereichen kann beispielsweise nur eine einzige Stufe auf der ersten Region gebildet werden, es können jedoch auch mehrere Stufen übereinander angeordnet werden. Bei einer nachfolgenden Bildung der Driftregion auf der ersten Region, beispielsweise in einem Epitaxieschritt, wird die Struktur der Stufen verwaschen, so daß ein hochdotiertes Gebiet bzw. eine Ausstülpung mit einer im wesentlichen glatten Oberfläche entsteht. Durch einen separaten oder ohnehin im weiteren Verfahrensablauf vorgesehenen Temperaturschritt erfolgt außerdem eine weitere Ausdiffusion des Dotiermaterials aus den Stufen, was zu einem zusätzlichen Verwaschen der stufenförmigen Struktur beiträgt.
  • Spezielle Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der 1 bis 7 beschrieben.
    •
  • Es zeigen:
  • 1: Avalanchefeste MOS-Transistorstruktur nach dem Stand der Technik.
  • 2: Avalanchefeste MOS-Transistorstruktur mit Gategräben und Ausstülpung der Drainregion.
  • 3: Avalanchefeste laterale MOS-Transistorstruktur mit Ausstülpung der Substratregion.
  • 4: Avalanchefeste vertikale MOS-Transistorstruktur mit Ausstülpung der Drainregion.
  • 5: Avalanchefeste Up-Drain-Transistorstruktur mit Ausstülpung der Drainregion.
  • 6: Herstellung der Ausstülpung einer Drainregion oder Substratregion durch Implantation.
  • 7: Herstellung der Ausstülpung einer Drainregion oder Substratregion durch Aufbau von Stufen.
  • 2 stellt eine erfindungsgemäße Verbesserung einer MOS-Transistorstruktur nach 1 dar, wobei auch ein direkter Vergleich der Strukturgrößen der beiden Transistorstrukturen durch Gegenüberstellung der beiden Strukturen dargestellt ist. In der erfindungsgemäßen Struktur nach 2 weist eine n+-dotierte Drainregion 1 eine n+-Ausstülpung 8 auf, die sich als hochdotiertes Gebiet in Richtung der p-dotierten Bodyregion 3 in die n–-dotierte Driftregion 2 erstreckt. In die Bodyregion 3 sind n+-dotierte Sourceregionen 4 eingebettet. An jede Bodyregion 3 und jede Sourceregion 4 grenzt eine grabenförmige Gate-Elektrode 6 an, die von einem Gateoxid 7 umgeben ist. Das hochdotierte Gebiet bzw. die Ausstülpung 8 weist eine wesentlich geringere laterale Breite auf als die p+-Tiefdiffusion 5 nach 1. Die Unterdiffusion a der Ausstülpung 8 fällt somit wesentlich geringer aus. Auch müssen die Justier- und Ätztoleranzen b sowie die Ausdehnung der Raumladungszone c bei der Struktur nach 2 nicht mehr berücksichtigt werden, wodurch die Struktur nach 2 eine wesentlich geringere Größe aufweisen kann als die Struktur nach 1. Dies ist durch den direkten Vergleich der Strukturgrößen in 1 und 2 dargestellt. Ebenso wie bei einer Struktur nach 1 wird jedoch trotzdem erreicht, daß ein Avalanchedurchbruch nicht im Bereich der grabenförmigen Gate-Elektroden 6 stattfindet, sondern jeweils auf die Mitte der Bodyregion 3 konzentriert wird, wie die Pfeile in 1 und 2 andeuten. Eine Beschädigung oder Zerstörung der MOS-Transistorstruktur, insbesondere des Gateoxides 7, durch einen solchen Avalanchedurchbruch wird somit effektiv verhindert.
  • 3 zeigt eine alternative Bauform zu 2, wobei hier die MOS-Transistorstruktur als Lateralstruktur ausgebildet ist. Hierbei weist eine Substratregion 9 eine n+-dotierte Ausstülpung 8 auf, die sich in Richtung der Bodyregion 3 in die Driftregion 2 erstreckt. Weiterhin sind in der Driftregion 2 separate Drainregionen 1 angeordnet. In die Bodyregion 3 sind n+-Sourceregionen eingebettet. Eine Gate-Elektrode 6 ist jeweils über einer Sourceregion 4 und einer Bodyregion 3 angeordnet. Der Pfeil im rechten Teil der 3 symbolisiert die Stromflußrichtung in der lateralen MOS-Transistoranordnung.
  • 4 zeigt eine weitere alternative Ausführungsform zu der Transistorstruktur nach 3 oder 2, wobei hier eine vertikale MOS-Transistorstruktur vorliegt. Es weist wiederum eine n+-Drainregion 1 hochdotierte n+-Ausstülpungen 8 auf, die sich als hochdotierte Gebiete in Richtung der Bodyregionen 3 in die Driftregion 2 erstrecken. Die Driftregion 2 besitzt eine Dotierung vom Typ n, die Bodyregionen eine Dotierung vom Typ p. In die Bodyregionen 3 sind n+-Sourceregionen 4 eingebettet. Eine Gate-Elektrode 6 ist nun so angeordnet, daß sie sich über zwei Bodyregionen 3 und zwei Sourceregionen 4 erstreckt. Der Pfeil im rechten Teil der 4 stellt wiederum die Stromflußrichtung in der MOS-Transistoranordnung dar.
  • 5 zeigt eine weitere alternative Ausführungsform einer MOS-Transistorstruktur, die hier als Up-Drain-Transistorstruktur ausgebildet ist. In ein p–-Substrat 13 ist hierbei eine n+-Drainzone 1 eingebettet, die zum Teil aus einer vergrabenen n+-Schicht besteht, von der aus ein n+-dotiertes Gebiet zur Oberfläche der MOS-Transistorstruktur führt, auf der der Drainanschluß angeordnet ist. Die vergrabene n+-dotierte Schicht der Drainregion 1 weist n+-dotierte Ausstülpungen 8 auf, die sich in eine über der vergrabenen Schicht angeordnete Driftregion 2 in Richtung der Bodyregionen 3 erstrecken. Die Bodyregionen 3 weisen wiederum eine Dotierung vom Typ p auf, die Sourceregionen 4, die in die Bodyregionen 3 eingebettet sind, eine Dotierung vom Typ n+. Wiederum ist eine Gate-Elektrode 6 über jeweils zwei Bodyregionen 3 und zwei Sourceregionen 4 angeordnet. Die Stromflußrichtung in der Anordnung nach 5 ist wiederum im rechten Teil der 5 durch einen Pfeil angedeutet.
  • In den 3, 4 und 5 wurde der Einfachheit halber auf die Darstellung des Gateoxids 7 zwischen der Gate-Elektrode 6 und den Sourceregionen 4 bzw. Bodyregionen 3 verzichtet. Bei allen Anordnungen nach den 3, 4, 5 sorgen die hochdotierten Gebiete 8 dafür, daß im Sperrfall ein Avalanchedurchbruch auf den Bereich zwischen den Bodyregionen 3 und den hochdotierten Gebieten 8 konzentriert wird. Somit kann auch bei diesen MOS-Transistorstrukturen der Ort des Avalanchedurchbruches gezielt gesteuert werden und in unkritische Bereiche der MOS-Transistorstruktur verlagert werden.
  • 6 zeigt einen Verfahrensschritt zur Herstellung der hochdotierten Gebiete 8 auf einer Drainregion 1 oder einer Substratregion 9. Es erfolgt hierbei eine Implantation von n+-Dotiermaterial in die Drainregion 1 bzw. Substratregion 9 durch deren Oberfläche, wobei die Implantation in denjenigen Bereichen 10 dieser Region erfolgt, über denen in einem späteren Verfahrensschritt die Bildung von Bodyregionen 3 erfolgt, wie durch gestrichelte Linien in 6 angedeutet wurde. Um eine gezielte Implantation in dem Bereich 10 zu erreichen, kann beispielsweise eine Maske 12 verwendet werden, die nur einen Ausschnitt der Oberfläche der Drainregion 1 bzw. Substratregion 9 für die Implantation zugänglich läßt. Um eine relativ geringe laterale Ausdehnung der späteren hochdotierten Gebiete 8 bzw. Aussstülpungen 8 zu erzielen, wird der für die Implantation zugänglich Bereich der Oberfläche der Drainregion 1 bzw. Substratregion 9 Idealerweise so gewählt, daß dessen laterale Ausdehnung maximal 50 % der Ausdehnung der späteren Bodyregion 3 beträgt. Der Rest der Struktur kann durch übliche Verfahren hergestellt werden, wie sie hinlänglich aus dem Stand der Technik bekannt sind.
  • 7 zeigt eine Alternative zum Herstellungsverfahren nach 6, wobei nunmehr ein hochdotiertes Gebiet bzw. eine Ausstülpung 8 auf einer Drainregion 1 bzw. Substratregion 9 durch den Aufbau von n+-dotierten Stufen 11 auf der Oberfläche dieser Region erfolgt. Es kann dabei lediglich eine Stufe 11 auf der Oberfläche vorgesehen sein, es können jedoch auch mehrere Stufen 11 übereinander angeordnet werden. Diese Stufen 11 werden wiederum in demjenigen Bereich 10 der Drainregion 1 bzw. Substratregion 9 angeordnet, über dem später die Anordnung der Bodyregion 3 in der fertigen MOS-Transistorstruktur erfolgt. Um wiederum eine relativ geringe laterale Ausdehnung der späteren hochdotierten Gebiete bzw. Ausstülpungen 8 zu garantieren, wodurch relativ geringe Strukturgrößen der gesamten MOS-Transistorstruktur erzielt werden können, wird die laterale Größe der Stufen 11 so gewählt, daß deren laterale Ausdehnung in der Region 10 maximal 50 % der Ausdehnung der späteren Bodyregion 3 beträgt.

Claims (9)

  1. MOS-Transistorstruktur mit – einer hochdotierten ersten Region (1, 9) ersten Leitungstyps, – einer niedriger dotierten Driftregion (2) ersten Leitungstyps, die an die erste Region (1, 9) angrenzt, – mindestens einer Bodyregion (3) zweiten Leitungstyps, die an die Driftregion (2) angrenzt, – mindestens einer Sourceregion (4) ersten Leitungstyps, die in eine Bodyregion (3) eingebettet ist, – einer Gate-Elektrode (6), die durch ein Gateoxid (7) von mindestens einer Bodyregion (3) und mindestens einer Sourceregion (4) getrennt ist, dadurch gekennzeichnet, daß sich ausgehend von der ersten Region (1, 9) ein hochdotiertes Gebiet (8) ersten Leitungstyps unterhalb der Bodyregion (3) derart in Richtung der Bodyregion (3) in die Driftregion (2) erstreckt, dass im Sperrfall ein Avalanche-Durchbruch auf den Bereich zwischen der Bodyregion (3) und dem hochdotierten Gebiet (8) konzentriert wird.
  2. MOS-Transistorstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die erste Region (1, 9) als Drainregion (1) ausgebildet ist.
  3. MOS-Transistorstruktur nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Transistorstruktur als vertikale Transistorstruktur oder als Up-Drain-Transistorstruktur ausgebildet ist.
  4. MOS-Transistorstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die erste Region (1, 9) als Substratregion (9) ausgebildet ist.
  5. MOS-Transistorstruktur nach Anspruch 4, dadurch gekennzeichnet, daß die MOS-Transistorstruktur als laterale Transistorstruktur ausgebildet ist.
  6. Verfahren zur Herstellung einer MOS-Transistorstruktur nach einem der Ansprüche 1 bis 5, wobei nach einer Herstellung der ersten Region (1, 9) die Bildung der Driftregion (2), der mindestens einen Bodyregion (3) sowie der mindestens einen Sourceregion (4) und der Gate-Elektrode (6) erfolgt, dadurch gekennzeichnet, daß eine Implantation von Dotiermaterial ersten Leitungstyps in die erste Region (1, 9) in denjenigen Bereichen (10) erfolgt, über denen in einem späteren Verfahrensschritt die Bildung einer Bodyregion (3) erfolgt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Implantation so durchgeführt wird, daß Ausdehnung der Implantation in der ersten Region (1, 9) maximal 50 % der Ausdehnung der Bodyregion (3) beträgt.
  8. Verfahren zur Herstellung einer MOS-Transistorstruktur nach einem der Ansprüche 1 bis 5, wobei nach einer Herstellung der ersten Region (1, 9) die Bildung der Driftregion (2), der mindestens einen Bodyregion (3) sowie der mindestens einen Sourceregion (4) und der Gate-Elektrode (6) erfolgt, dadurch gekennzeichnet, daß ein Aufbau von hochdotierten Stufen (11) ersten Leitungstyps auf der ersten Region (1, 9) in denjenigen Bereichen (10) erfolgt, über denen in einem späteren Verfahrensschritt die Bildung einer Bodyregion (3) erfolgt.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Stufen (11) so gebildet werden, daß die laterale Ausdehnung der Stufen in der ersten Region (1, 9) maximal 50 % der Ausdehnung der Bodyregion (3) beträgt.
DE19925880A 1999-06-07 1999-06-07 Avalanchefeste MOS-Transistorstruktur Expired - Fee Related DE19925880B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19925880A DE19925880B4 (de) 1999-06-07 1999-06-07 Avalanchefeste MOS-Transistorstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19925880A DE19925880B4 (de) 1999-06-07 1999-06-07 Avalanchefeste MOS-Transistorstruktur

Publications (2)

Publication Number Publication Date
DE19925880A1 DE19925880A1 (de) 2000-12-21
DE19925880B4 true DE19925880B4 (de) 2006-11-30

Family

ID=7910402

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19925880A Expired - Fee Related DE19925880B4 (de) 1999-06-07 1999-06-07 Avalanchefeste MOS-Transistorstruktur

Country Status (1)

Country Link
DE (1) DE19925880B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103177967A (zh) * 2011-12-22 2013-06-26 三星电子株式会社 半导体器件及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
EP3151283A1 (de) * 2015-09-29 2017-04-05 Nexperia B.V. Vertikales dmos or bjt halbleiterbauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366495A (en) * 1979-08-06 1982-12-28 Rca Corporation Vertical MOSFET with reduced turn-on resistance
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4914051A (en) * 1988-12-09 1990-04-03 Sprague Electric Company Method for making a vertical power DMOS transistor with small signal bipolar transistors
US5557125A (en) * 1993-12-08 1996-09-17 Lucent Technologies Inc. Dielectrically isolated semiconductor devices having improved characteristics
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366495A (en) * 1979-08-06 1982-12-28 Rca Corporation Vertical MOSFET with reduced turn-on resistance
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4914051A (en) * 1988-12-09 1990-04-03 Sprague Electric Company Method for making a vertical power DMOS transistor with small signal bipolar transistors
US5557125A (en) * 1993-12-08 1996-09-17 Lucent Technologies Inc. Dielectrically isolated semiconductor devices having improved characteristics
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103177967A (zh) * 2011-12-22 2013-06-26 三星电子株式会社 半导体器件及其形成方法
CN103177967B (zh) * 2011-12-22 2017-10-03 三星电子株式会社 半导体器件及其形成方法

Also Published As

Publication number Publication date
DE19925880A1 (de) 2000-12-21

Similar Documents

Publication Publication Date Title
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102005053487B4 (de) Leistungs-IGBT mit erhöhter Robustheit
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102006002065B4 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE19711729B4 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
EP1774596B1 (de) Hochvolt-nmos-transistor und herstellungsverfahren
EP1145324A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE102004057235B4 (de) Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
DE112018008195T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
EP0973205B1 (de) Hochspannungs-MOS-Transistor
DE19710731B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE19925880B4 (de) Avalanchefeste MOS-Transistorstruktur
DE102005041335B4 (de) Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
EP2261961B1 (de) Verfahren zur Herstellung einer vertikalen MOS-Transistoranordnung
DE10245249B4 (de) Verfahren zum Herstellen eines Trenchtransistors
DE102004009083B4 (de) MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE10235000B4 (de) Verfahren zur Bildung einer Kanalzone eines Transistors und NMOS-Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee