DE102004009083B4 - MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung - Google Patents

MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102004009083B4
DE102004009083B4 DE102004009083A DE102004009083A DE102004009083B4 DE 102004009083 B4 DE102004009083 B4 DE 102004009083B4 DE 102004009083 A DE102004009083 A DE 102004009083A DE 102004009083 A DE102004009083 A DE 102004009083A DE 102004009083 B4 DE102004009083 B4 DE 102004009083B4
Authority
DE
Germany
Prior art keywords
zone
source
doping concentration
contact
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004009083A
Other languages
English (en)
Other versions
DE102004009083A1 (de
Inventor
Franz Dr. Hirler
Hans Dr. Weber
Walter Dr. Rieger
Martin Pölzl
Ralf Dr. Henninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004009083A priority Critical patent/DE102004009083B4/de
Publication of DE102004009083A1 publication Critical patent/DE102004009083A1/de
Application granted granted Critical
Publication of DE102004009083B4 publication Critical patent/DE102004009083B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

MOS-Leistungstransistoranordnung mit einer Vertikal-Transistorstruktur, bei der auf einem Halbleitersubstrat (10) eines ersten Leitungstyps nacheinander eine Driftzone (11) des ersten Leitungstyps, eine Bodyzone (12) eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps und eine Sourcezone (13) des ersten Leitungstyps vorgesehen sind und bei der sich ein Trench-Gate (14, 15) durch die Sourcezone (13) und die Bodyzone (12) bis in die Driftzone (11) erstreckt, wobei die Bodyzone (12) am Boden eines Kontaktgrabens eine Body-Kontaktzone (17) mit einer gegenüber der Dotierungskonzentration der Bodyzone (12) hohen Dotierungskonzentration aufweist, gekennzeichnet durch eine durch Implantation und anschließende Ausheilung eingebrachte Bodyverstärkungszone (19), welche die Body-Kontaktzone (1) enthält, wobei die Dotierungskonzentration der durch Implantation eingebrachten Bodyverstärkungszone (19) größer als die Dotierungskonzentration der Bodyzone (12) und kleiner als die Dotierungskonzentration der Body-Kontaktzone (17) und dabei so gewählt ist, dass bei der Implantation durch die Source-Zone (13) keine Umdotierung der Source-Zone (13) erfolgt.

Description

  • Die vorliegende Erfindung betrifft eine MOS-Leistungstransistoranordnung mit einer Vertikal-Transistorstruktur, bei der auf einem Halbleitersubstrat eines ersten Leitungstyps nacheinander eine Driftzone des ersten Leitungstyps, eine Bodyzone eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps und eine Source-Zone des ersten Leitungstyps vorgesehen sind und bei der sich ein Trench-Gate durch die Source-Zone und die Bodyzone bis in die Driftzone erstreckt, wobei die Bodyzone am Boden eines Kontaktgrabens eine Body-Kontaktzone mit einer gegenüber der Dotierungskonzentration der Bodyzone hohen Dotierungskonzentration aufweist. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung einer solchen MOS-Leistungstransistoranordnung.
  • Eine wichtige Eigenschaft von MOS-Leistungstransistoren ist die Avalanche-Festigkeit. Dazu ist es notwendig, das Einschalten eines parasitären Bipolartransistors, der durch die vertikale Folge von Source-Zone, Bodyzone und Driftzone gebildet wird, durch einen Spannungsabfall, der durch den Löcherstrom in der Bodyzone erzeugt wird, zu verhindern. Dies kann dadurch erreicht werden, dass die Durchbruchspannung durch eine beispielsweise zwischen zwei benachbarten Transistorstrukturen gelegenen Body-Kontaktzone geklemmt wird. Hierzu ist es erforderlich, diese Body-Kontaktzone über einen Kontaktgraben in die Raumladungszone einzubringen. Wird eine solche Body-Kontaktzone vorgesehen, kann der Strom in der Bodyzone direkt in diese Kontaktzone abfließen, ohne einen Spannungsabfall zu verursachen.
  • Problematisch ist dabei, dass die Tiefe der Kontaktzone sehr genau eingestellt werden muss. Eine zu flache Kontaktzone reicht nicht aus, den Durchbruch effektiv zu klemmen, während eine zu tiefe Kontaktzone zu einer zu starken Absenkung der Durchbruchspannung führt.
  • Im Einzelnen ist aus der DE 102 14 175 A1 eine MOS-Leistungstransistoranordnung der eingangs genannten Art bekannt. Diese weist eine am Boden eines Kontaktgrabens gelegene Body-Kontaktzone auf, die denselben Leitungstyp wie eine Bodyzone hat und höher als diese dotiert ist.
  • In der US 6,031,265 ist eine Transistoranordnung beschrieben, bei der zwischen Source-Zonen und angrenzend an eine p-dotierte Bodyzone p+-dotierte Zonen vorgesehen sind.
  • Weiterhin ist aus der WO 01/01484 A2 ein Trench-MOS-Transistor bekannt, bei dem ein Bodybereich durch eine implantierte Bodyverstärkungszone verstärkt ist. Damit soll ein Durchbruch an der Oxidschicht im Trench verhindert werden, um so die Avalanche-Festigkeit zu verbessern.
  • Schließlich ist in der DE 199 35 442 C1 ein Trench-MOS-Leistungstransistor beschrieben, bei dem am Rand eines Gate-Trenches übereinander vom Boden des Trenches aus eine p-leitende Schicht, eine n+-leitende Bodyverstärkungszone, ein n-leitendes Bodygebiet und eine n+ +-leitende Body-Kontaktzone vorgesehen sind.
  • Bei den aus den beiden zuletzt genannten Druckschriften bekannten Transistoren wird zu deren Herstellung für die Source-Implantation eine zusätzliche Maske benötigt. Zudem ist ein weiterer Platzbedarf für den Bodykontakt erforderlich. Schließlich ist dadurch der Abstand zwischen Trenchwand und Bodykontakt relativ groß, so dass die Avalanche-Festigkeit reduziert sein kann.
  • Der Erfindung liegt die Aufgabe zugrunde, eine MOS-Leistungstransistoranordnung anzugeben, bei der bei platzsparender Gestaltung ohne genaue Festlegung der Tiefe der Body- Kontaktzone ein Avalanche-Durchbruch zwischen den Transistorstrukturen geklemmt werden kann, um so eine hohe Spannungsfestigkeit zu erreichen. Außerdem soll ein Verfahren angegeben werden, mit dem auf einfache und kostengünstige Weise eine solche Leistungstransistoranordnung hergestellt werden kann.
  • Diese Aufgabe wird bei einer MOS-Leistungstransistoranordnung der eingangs genannten Art erfindungsgemäß gelöst durch eine durch Implantation und anschließende Ausheilung eingebrachte Bodyverstärkungszone, welche die Body-Kontaktzone enthält, wobei die Dotierungskonzentration der durch Implantation eingebrachten Bodyverstärkungszone größer als die Dotierungskonzentration der Bodyzone und kleiner als die Dotierungskonzentration der Body-Kontaktzone und dabei so gewählt ist, dass bei der Implantation durch die Source-Zone keine Umdotierung der Source-Zone erfolgt.
  • Der Abstand zwischen der Bodyverstärkungszone und dem Trench-Gate ist so gewählt, dass die Kanaleinsatzspannung nicht oder nur wenig beeinflusst wird.
  • Bei einem Verfahren zur Herstellung einer MOS-Leistungstransistoranordnung der vorstehend definierten Art ist erfindungsgemäß vorgesehen, dass nach Bildung von Trench-Gates und einer Sourcezone eine Bodyverstärkungszone durch die Sourcezone implantiert wird und dass anschließend ein Kontaktgraben durch die Sourcezone so tief geätzt wird, dass er in die Bodyverstärkungszone vorgetrieben ist. In die implantierte Bodyverstärkungszone wird dann die Body-Kontaktzone implantiert.
  • Schließlich wird die Metallisierung für die Source- und Bodyzone hergestellt. Der Kontakt zur Source-Zone befindet sich dabei an der Seitenwand des Kontaktgrabens, während der Kontakt zur Bodyzone am Grabenboden vorgesehen ist.
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels gemäß den Figuren der Zeichnung näher erläutert. Es zeigen:
  • 1A bis 1E eine bekannte MOS-Leistungstransistoranordnung sowie einzelne Verfahrensschritte zu ihrer Herstellung; und
  • 2A bis 2F eine erfindungsgemäße MOS-Leistungstransistoranordnung sowie Verfahrensschritte zu ihrer Herstellung.
  • Die 1A bis 1E zeigen verschiedene Verfahrensschritte zur Herstellung einer üblichen MOS-Leistungstransistoranordnung nach 1E.
  • 1A zeigt dabei einen Zustand nach Herstellung von Trench-Gates 14, 15 und Abscheidung einer Siliziumoxidschicht 16. Ausgangspunkt sind dabei ein n+-Substrat 10 aus Silizium, eine n–-Driftzone 11, p-Bodyzonenbereiche 12 sowie n+-Source-Zonenbereiche 13. Die Trench-Gates mit einem Gate-Oxid 14 und einer Gate-Elektrode 15 erstrecken sich durch die Source-Zonenbereiche 13 und die Bodyzonenbereiche 12 in die Driftzone 11. Die Siliziumoxidschicht 16 deckt die gesamte Struktur ab.
  • Gemäß 1B wird die Siliziumoxidschicht 16 so strukturiert, dass Teile von ihr über den Trench-Gates 14, 15 stehen bleiben und die dazwischen liegenden Teile der Source-Zonenbereiche 13 freigelegt werden.
  • Gemäß 1C wird sodann eine Ätzung durchgeführt, so dass durch die Source-Zonenbereiche 13 bis in die Bodyzonenbereiche 12 durchgreifende Kontaktgräben entstehen.
  • Gemäß 1D werden sodann p+ +-Body-Kontaktzonen 17 am Boden der Kontaktgräben erzeugt.
  • Gemäß 1E wird sodann eine Metallisierung 18 aus beispielsweise Aluminium aufgebracht, welche die Kontaktzonen 17 und die Source-Zonenbereiche 13 kontaktiert. Diese Metallisierung 18 bildet einen Sourceanschluss S. Auf der der Driftzone 11 abgewandten Seite des Substrats ist eine nicht näher bezeichnete Metallisierung aus beispielsweise Aluminium aufgebracht, welche einen Drain-Anschluss D bildet. Die Gate-Elektroden 15 bilden einen Gate-Anschluss G. Eine Struktur, die zu der vorstehend beschriebenen Struktur ähnlich ist, ist aus der DE 102 34 996 A1 bekannt.
  • Der Graben kann auch mit einem leitenden Stöpsel aus beispielsweise polykristallinem Silizium oder Wolfram gefüllt werden. Auf diesen Stöpsel wird dann die Aluminium-Metallisierung aufgetragen.
  • Wie eingangs ausgeführt, kann durch die Body-Kontaktzonen 17 die Avalanche-Festigkeit der MOS-Leistungstransistoranordnung verbessert werden. Dabei ergeben sich jedoch die ebenfalls angegebenen Probleme hinsichtlich der Tiefe dieser Kontaktzonen.
  • Zur Verbesserung der Avalanche-Festigkeit ist erfindungsgemäß eine Implantations-Bodyverstärkungszone vorgesehen, welche die vorgenannte Body-Kontaktzone 17 enthält.
  • Die 2A bis 2F zeigen eine erfindungsgemäße MOS-Leistungstransistoranordnung mit einzelnen Herstellungsschritten.
  • In den 2A bis 2F werden dabei für einander entsprechende Bauteile die gleichen Bezugszeichen verwendet wie in den 1A bis 1E.
  • Anstelle der angegebenen Materialien können auch andere Materialien verwendet werden. So kann für das Substrat anstelle von Silizium beispielsweise Siliziumkarbid, Verbindungshalb leiter AIIIBIV oder ein anderes Halbleitermaterial verwendet werden. Auch können die angegebenen Leitungstypen jeweils umgekehrt sein.
  • Ausgangspunkt bei der Herstellung sind Strukturen gemäß den 2A und 2B, welche gleich den Strukturen nach den 1A und 1B sind, so dass diese Strukturen hier nicht mehr näher erläutert zu werden brauchen.
  • Gemäß 2C werden nun p+-Implantations-Bodyverstärkungszonen 19 durch die Source-Zonenbereiche 13 implantiert. Dabei kann eine zur Ätzung der Siliziumdioxidschicht 16 dienende Fotolackschicht (nicht gezeichnet) als zusätzliche Maskierungsschicht dienen. In diese Bodyverstärkungszonen 19 werden nach Einbringung des Kontaktgrabens (vgl. 2D) die bereits anhand der 1D und 1E erläuterten Body-Kontaktzonen 17 implantiert (vgl. 2E). Der Kontaktgraben wird dabei so tief geätzt, dass er in die Bodyverstärkungszone 19 vorgetrieben ist. Die Bodyverstärkungszone 19 grenzt praktisch nicht an die Oberfläche an. Sie enthält die Body-Kontaktzone ganz oder wenigstens teilweise.
  • Die Dotierungskonzentration in der Body-Verstärkungszone 19 liegt beispielsweise zwischen 10E16 cm–3 und 10E18 cm–3. Die Dotierungskonzentration in der Bodyverstärkungszone ist vorzugsweise wenigstens ungefähr um einen Faktor 2 größer als die Dotierungskonzentration in der in der Bodyzone 12 und um einen Faktor 2 kleiner als die Dotierungskonzentration in der Body-Kontaktzone 17.
  • Im Anschluss an die Implantation erfolgt eine Temperung zum Ausheilen des Kristallgitters. Die Temperatur und Zeitdauer dieser Temperung sind so eingestellt, dass keine wesentliche Ausdiffusion aus dem implantierten Bereich stattfindet.
  • 2F zeigt eine fertige MOS-Leistungstransistoranordnung, welche zusätzlich zu der MOS-Leistungstransistoranordnung nach 1E noch insbesondere die Bodyverstärkungszone 19 aufweist.
  • Die durch Implantation eingebrachte Body-Kontaktzone 17 ist nicht so tief gestaltet, dass dadurch ein Avalanche-Durchbruch zwischen den Vertikal-Transistorstrukturen geklemmt wird. Die Klemmung des Avalanche-Durchbruchs wird vielmehr dadurch erreicht, dass vor der Ätzung des Kontaktlochs gemäß 2D die Bodyverstärkungszonen 19 implantiert werden.
  • Der Vorteil dieses Verfahrens liegt darin, dass die Tiefe der durch Implantation erzeugten Body-Verstärkungszonen 19 sehr viel besser kontrolliert werden kann als die Tiefe der Grabenätzung und damit besser als die Tiefe der Body-Kontaktzone. Aufgrund dessen wird ein stabiler Fertigungsprozess erreicht.
  • Darüber hinaus kann die Implantation der Bodyverstärkungszonen 19 so eingestellt werden, dass die lateralen Ausläufer nach folgenden Ausheil-/Diffusionsschritten bis in die Nähe des Kanals im Bereich der Trench-Gates 14, 15 reichen, aber die Einsatzspannung der Transistorstrukturen noch nicht beeinflusst wird. Dadurch wird der Drain-Durchgriff auf den Kanal reduziert.
  • Ein weiterer Vorteil gegenüber bekannten Verfahren ohne Grabenkontakten ist darin zu sehen, dass Source- und Bodykontakt ohne Maske im Kontaktgraben erzeugt werden können. Bei der erfindungsgemäßen MOS-Leitungstransistoranordnung können über den Bodykontakt Löcher besonders effizient abgesaugt werden, was für das Avalanche-Verhalten vorteilhaft ist.
  • Kern der Erfindung ist also der Ersatz der Durchbruchsklemmung mittels der nur ungenau einstellbaren Tiefe des Grabens nach 2D durch eine Durchbruchsklemmung mittels einer Hochenergieimplantation der Bodyverstärkungszonen 19.

Claims (4)

  1. MOS-Leistungstransistoranordnung mit einer Vertikal-Transistorstruktur, bei der auf einem Halbleitersubstrat (10) eines ersten Leitungstyps nacheinander eine Driftzone (11) des ersten Leitungstyps, eine Bodyzone (12) eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps und eine Sourcezone (13) des ersten Leitungstyps vorgesehen sind und bei der sich ein Trench-Gate (14, 15) durch die Sourcezone (13) und die Bodyzone (12) bis in die Driftzone (11) erstreckt, wobei die Bodyzone (12) am Boden eines Kontaktgrabens eine Body-Kontaktzone (17) mit einer gegenüber der Dotierungskonzentration der Bodyzone (12) hohen Dotierungskonzentration aufweist, gekennzeichnet durch eine durch Implantation und anschließende Ausheilung eingebrachte Bodyverstärkungszone (19), welche die Body-Kontaktzone (1) enthält, wobei die Dotierungskonzentration der durch Implantation eingebrachten Bodyverstärkungszone (19) größer als die Dotierungskonzentration der Bodyzone (12) und kleiner als die Dotierungskonzentration der Body-Kontaktzone (17) und dabei so gewählt ist, dass bei der Implantation durch die Source-Zone (13) keine Umdotierung der Source-Zone (13) erfolgt.
  2. Verfahren zur Herstellung einer MOS-Leistungstransistoranordnung nach Anspruch 1, dadurch gekennzeichnet, dass nach Bildung eines Trench-Gates (14, 15) und einer Sourcezone (13) eine Bodyverstärkungszone (19) durch die Sourcezone (13) implantiert wird, und dass anschließend ein Kontaktgraben durch die Sourcezone (13) so tief geätzt wird, dass er in die Bodyverstärkungszone (19) vorgetrieben ist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Implantation der Bodyverstärkungszone (19) so eingestellt wird, dass die lateralen Ausläufer der Implantation nach folgenden Ausheil-/Diffusionsschritten bis in die Nähe des Kanals an dem Trench-Gate (14, 15) reichen.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass eine Body-Kontaktzone (17) in die Bodyverstärkungszone (19) implantiert und sodann ohne wesentliche Ausdiffusion ausgeheilt werden.
DE102004009083A 2004-02-25 2004-02-25 MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung Expired - Fee Related DE102004009083B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004009083A DE102004009083B4 (de) 2004-02-25 2004-02-25 MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004009083A DE102004009083B4 (de) 2004-02-25 2004-02-25 MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102004009083A1 DE102004009083A1 (de) 2005-09-22
DE102004009083B4 true DE102004009083B4 (de) 2008-08-07

Family

ID=34877099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004009083A Expired - Fee Related DE102004009083B4 (de) 2004-02-25 2004-02-25 MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102004009083B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005055838B4 (de) * 2005-11-23 2007-10-04 Infineon Technologies Ag Verfahren und Vorrichtung zum ermöglichen tiefliegender Halbleiterkontakte
DE102006049043B4 (de) * 2006-10-18 2011-03-17 Infineon Technologies Austria Ag Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
DE19935442C1 (de) * 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
WO2001001484A2 (de) * 1999-06-25 2001-01-04 Infineon Technologies Ag Trench-mos-transistor
DE10214175A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
WO2001001484A2 (de) * 1999-06-25 2001-01-04 Infineon Technologies Ag Trench-mos-transistor
DE19935442C1 (de) * 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE10214175A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE102004009083A1 (de) 2005-09-22

Similar Documents

Publication Publication Date Title
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1719184B1 (de) Hochvolt-pmos-transistor
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE102004057791B4 (de) Trenchtransistor sowie Verfahren zu dessen Herstellung
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE10085054B4 (de) Trench-IGBT
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE10004984A1 (de) Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
DE102004009083B4 (de) MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE10214160A1 (de) Halbleiteranordnung mit Schottky-Kontakt
DE10245249B4 (de) Verfahren zum Herstellen eines Trenchtransistors
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee