DE102004052643B4 - Verfahren zur Herstellung eines lateralen Trenchtransistors - Google Patents

Verfahren zur Herstellung eines lateralen Trenchtransistors Download PDF

Info

Publication number
DE102004052643B4
DE102004052643B4 DE102004052643.5A DE102004052643A DE102004052643B4 DE 102004052643 B4 DE102004052643 B4 DE 102004052643B4 DE 102004052643 A DE102004052643 A DE 102004052643A DE 102004052643 B4 DE102004052643 B4 DE 102004052643B4
Authority
DE
Germany
Prior art keywords
trench
region
dopants
source
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004052643.5A
Other languages
English (en)
Other versions
DE102004052643A1 (de
Inventor
Dr. Hirler Franz
Dr.-Ing. Wahl Uwe
Dr. Meyer Thorsten
Dr. Rüb Michael
Armin Willmeroth
Markus Schmitt
Carolin Tolksdorf
Carsten Schäffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004052643.5A priority Critical patent/DE102004052643B4/de
Priority to DE102004063991A priority patent/DE102004063991B4/de
Priority to US11/262,483 priority patent/US8431988B2/en
Publication of DE102004052643A1 publication Critical patent/DE102004052643A1/de
Priority to US13/803,291 priority patent/US8815686B2/en
Priority to US14/446,741 priority patent/US9711621B2/en
Application granted granted Critical
Publication of DE102004052643B4 publication Critical patent/DE102004052643B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Verfahren zur Herstellung eines Kanalgebiets (3, 4, 5, 14) in einem Halbleiterkörper (2) eines lateralen Trenchtransistors (1, 100, 200), gekennzeichnet durch die folgenden Schritte: – Ausbilden eines Trenchs (6, 20, 21) in dem Halbleiterkörper, – Definieren eines Trenchinnenwandbereichs, dessen Begrenzungslinien innerhalb des Trenchs im Wesentlichen vertikal verlaufen, indem entsprechende Masken (17) oder Abschattungseinrichtungen ausgebildet oder bereitgestellt werden, und – selektives Beaufschlagen des Trenchinnenwandbereichs mit Dotierstoffen durch Ausführen abgeschatteter bzw. maskierter Implantations-, Belegungs- oder Eindiffusionsprozesse, derart, dass in einem an den Trenchinnenwandbereich angrenzenden Bereich des Halbleiterkörpers ein Sourcegebiet (3) und ein Bodygebiet (4) ausgebildet werden, deren relative Lage zueinander das Kanalgebiet definiert.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors.
  • Laterale Trenchtransistoren sind bekannt; in einer speziellen Ausführungsform weisen sie einen Halbleiterkörper auf, in dem ein Sourcegebiet und ein Bodygebiet, die durch einen Sourcekontakt kontaktiert werden, ein Draingebiet, das durch einen Drainkontakt kontaktiert wird und ein Gatetrench, in dem eine gegenüber dem Halbleiterkörper isolierte Gateelektrode eingebettet ist, vorgesehen sind. Mittels der Gateelektrode sind laterale Stromflüsse zwischen dem Sourcegebiet und dem Draingebiet entlang einer Seitenwand des Gatetrenchs erzeugbar bzw. steuerbar.
  • Die im Durchbruchszustand eines derartigen lateralen Trenchtransistors generierten Löcher müssen durch das Bodygebiet, welches neben dem Sourcegebiet verläuft und sich über die gesamte Trenchtiefe erstreckt, zu dem Sourcekontakt gelangen und verursachen bei hinreichender Trenchtiefe wegen des in der Regel hohen Schichtwiderstands des Bodygebiets an dem am weitesten vom Sourcekontakt entfernten Bereich des Sourcegebiets einen hohen Spannungsabfall. Da das Bodygebiet der lateralen MOS-Struktur (Metall-Oxid-Halbleiter) auch ein Basisgebiet eines parasitären npn-Transistors (der gebildet wird durch das Sourcegebiet, das Bodygebiet und das Draingebiet) darstellt, kann der durch die Löcher generierte Spannungsabfall ein Einschalten des parasitären npn-Transistors bewirken. Dies wiederum kann zu einer Zerstörung des Trenchtransistors führen.
  • Aus den Druckschriften EP 1 094 525 A2 , US 2004/0099922 A1 , DE 103 58 697 A1 , US 2004/0014263 A1 , DE 102 10 138 A1 , US 3975 221 A und DE 197 43 342 C2 sind Feldeffekttransistorbauelemente mit in Gräben angeordneten Gateelektroden bekannt.
  • Eine der Erfindung zugrunde liegende Aufgabe ist, ein Verfahren zur Herstellung eines lateralen Trenchtransistors, insbesondere zur Herstellung von MOS-Strukturen innerhalb des Halbleiterkörpers eines lateralen Trenchtransistors, anzugeben.
  • Zur Lösung dieser Aufgabe stellt die Erfindung ein Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors gemäß Patentanspruch 1 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Ein mit dem erfindungsgemäßen Verfahren herstellbarer lateraler Trenchtransistor weist einen Halbleiterkörper auf, in dem:
    • – ein Sourcegebiet und ein Bodygebiet, die durch einen Sourcekontakt kontaktiert werden,
    • – ein Draingebiet, das durch einen Drainkontakt kontaktiert wird, und
    • – ein Gatetrench, in dem eine gegenüber dem Halbleiterkörper isolierte Gateelektrode eingebettet ist, vorgesehen sind. Mittels der Gateelektrode sind laterale Stromflüsse zwischen dem Sourcegebiet und dem Draingebiet entlang einer Seitenwand des Gatetrenchs steuerbar. Weiterhin ist innerhalb des Bodygebiets oder daran angrenzend ein hochdotiertes Halbleitergebiet vorgesehen, das mit dem Sourcekontakt elektrisch verbunden ist, und dessen Dotiertyp dem des Bodygebiets entspricht.
  • Das hochdotierte Halbleitergebiet ermöglicht Ladung, die im Durchbruchbetrieb erzeugt wurde, über einen niederohmigen Pfad zum Sourcekontakt abzufließen. Damit kann der Widerstand, den die Ladungen zu überwinden haben, verringert werden. Damit reduziert sich der durch die Ladungsträger erzeugte Spannungsabfall ebenfalls, so dass das Einschalten eines parasitären Transistors, bestehend aus Sourcegebiet, Bodygebiet und Draingebiet, verhindert werden kann.
  • Das hochdotierte Halbleitergebiet erstreckt sich in einer bevorzugten Ausführungsform, ausgehend von der Oberseite des Halbleiterkörpers bzw. davon beabstandet, in die Tiefe des Halbleiterkörpers hinein. Das hochdotierte Halbleitergebiet kann direkt an die Seitenwand des Gatetrenchs angrenzen, oder von dieser beabstandet sein.
  • Die Eindringtiefe des hochdotierten Halbleitergebiets in den Halbleiterkörper kann in etwa gleich groß oder größer als die Eindringtiefe des Sourcegebiets in den Halbleiterkörper ausfallen. Die geometrische Ausgestaltung des hochdotierten Halbleitergebiets kann prinzipiell beliebig ausfallen. Beispielsweise kann das Halbleitergebiet säulenförmig ausgestaltet sein.
  • Befindet sich der Sourcekontakt auf der Oberseite des Halbleiterkörpers, so wird das hochdotierte Halbleitergebiet zweckmäßigerweise lediglich auf der Oberseite des Halbleiterkörpers kontaktiert. Erstreckt sich jedoch der Sourcekontakt in den Halbleiterkörper hinein, so ist das hochdotierte Halbleitergebiet zweckmäßigerweise so auszugestalten, dass dieses über die gesamte Eindringtiefe des hochdotierten Halbleitergebiets hinweg an den Sourcekontakt angrenzt. Auf diese Art und Weise kann der Widerstand, den die Ladungsträger bis zum Erreichen des Sourcekontakts überwinden müssen, weiter verringert werden.
  • Die Erfindung stellt ferner ein Verfahren zur Herstellung eines lateralen Trenchtransistors gemäß der Lehre des Anspruchs 1 bereit.
  • Werden die Dotierstoffe mittels eines Implantationsprozesses in den Halbleiterkörper eingebracht, so wird in einer bevorzugten Ausführungsform der Implantationsstrahl, der beim Implantationsprozess verwendet wird, so ausgerichtet bzw. abgeschattet, dass lediglich definierte Bereiche der Innenwände der Trenches durch den Implantationsstrahl beaufschlagt werden. Das Einbringen der Dotierstoffe in den Halbleiterkörper kann bei Verwendung des Implantationsstrahls demnach ohne Maskierung der Innenwände des Trenchs erfolgen. Natürlich ist es ebenfalls möglich, zumindest einen Teil der Innenwände des Trenchs mit einer Maske zu belegen, um Ungenauigkeiten/Toleranzen des Implantationsstrahls auszugleichen. Die Implantationsenergie, -dosis und -winkel sind dabei so zu wählen, dass die Dosis der rückgestreuten Ionen in den abgeschatteten Bereichen die Funktion des Bauelements nicht stören.
  • Erfolgt das Einbringen der Dotierstoffe in den Halbleiterkörper auf Basis eines Belegungsprozesses, so können die Dotierstoffe entweder direkt aus der Gasphase in den Halbleiterkörper eingebracht, oder dotierte Halbleiterschichten auf die Innenwände des Trenchs aufgebracht werden, und mit einem anschließenden Temperschritt die darin enthaltenen Dotierstoffe in den Halbleiterkörper eindiffundiert werden. Hierzu ist es sinnvoll (aber nicht zwingend notwendig), zunächst auf die Innenwände des Trenchs eine Maske aufzubringen.
  • Die Herstellung der Maske kann beispielsweise dadurch erfolgen, dass auf die Innenwände des Trenchs eine Oxidschicht aufgebracht wird, sodann wird der Trench mit einer Hilfsschicht verfüllt, die auch die Oberfläche des Halbleiterkörpers bedecken kann. Darauf wird eine Schicht aus lichtempfindlichem Fotolack abgeschieden. Anschließend wird die Schicht aus lichtempfindlichem Fotolack belichtet und entwickelt, um eine strukturierte Schicht aus Fotolack zu erhalten. Die strukturierte Schicht aus Fotolack dient in einem weiteren Prozessschritt als Ätzmaske zum anisotropen Ätzen der Hilfsschicht, womit eine strukturierte Hilfsschicht auf der Halbleiteroberfläche und im Trench erzeugt wird. Die strukturierte Hilfsschicht kann anschließend wiederum zum Ätzen der Oxidschicht eingesetzt werden, womit die Maske hergestellt ist.
  • Alternativ kann die Maske auch hergestellt werden, indem auf die Innenwände des Trenchs eine Isolationsschicht und darauf eine Gateelektrodenschicht abgeschieden wird, die den Trench verfüllt. Anschließend kann die Gateelektrodenschicht strukturiert werden. In diesem Fall dient anstelle der Oxidschicht die strukturierte Gateelektrodenschicht als Implantationsmaske oder als Maske für einen Belegungsprozess, wobei die strukturierte Gateelektrodenschicht später als Gateelektrode eingesetzt wird.
  • Die zu erzeugenden Halbleitergebiete können beispielsweise ein Sourcegebiet oder ein Bodygebiet sein. Ist dies der Fall, so können die zu erzeugenden Source- und Bodygebiete in einem gemeinsamen Schritt erzeugt werden. Dazu werden entsprechende Bereiche der Trenchinnenwände gleichzeitig durch verschiedene Dotierstoffe mit unterschiedlichen Diffusionskoeffizienten beaufschlagt. Beispielsweise könnte zur Erzeugung des Bodygebiets Bor verwendet werden, und zur Erzeugung des Sourcegebiets Arsen zum Einsatz kommen, wobei beide Dotierstoffe zunächst durch die Trenchinnenwand in den Halbleiterkörper implantiert werden und anschließend ausdiffundiert werden.
  • Alternativ ist es möglich, die zu erzeugenden Source- und Bodygebiete in mehreren Schritten herzustellen, indem entsprechende Bereiche der Trenchinnenwände zu unterschiedlichen Zeiten mit verschiedenen Dotierstoffen beaufschlagt werden. Die Innenwand-Bereiche der Trenches, die zur Erzeugung der Source- und Bodygebiete mit Dotierstoffen beaufschlagt werden, sind in einer bevorzugten Auführungsform ein Teil einer Seitenwand des Trenchs. Alternativ können diese Bereiche auch durch einen Teil einer Stirnseiten-Innenwand oder die gesamte Stirnseiten-Innenwand des Trenchs gegeben sein.
  • In einer bevorzugten Ausführungsform sind die Bereiche, die zur Erzeugung von Source- und Bodygebiet mit Dotierstoffen beaufschlagt werden, identisch, d. h., es werden unterschiedliche Dotierstoffe durch denselben Bereich in den Halbleiterkörper eingebracht. Um unterschiedliche Ausdehnungen von Source- und Bodygebiet im Halbleiterkörper zu bewirken und damit entsprechende Kanallängen einzustellen, können entweder unterschiedliche Diffusionskonstanten, unterschiedliche Diffusionstemperaturen, unterschiedlich lange Ausdiffusionsprozesse, etc. genutzt werden.
  • Neben Source- und Bodygebieten können auch Draingebiete, Driftgebiete oder andere Halbleitergebiete simultan oder zeitversetzt auf die oben beschriebene Art und Weise erzeugt werden. Vorzugsweise ist der Halbleiterkörper im Bereich der Trenches als n–-dotiertes Driftgebiet realisiert. Deshalb muss in der Regel das Driftgebiet nicht extra ausgebildet werden. Ist die Grunddotierung des Halbleiterkörpers hingegen so beschaffen, dass der Halbleiterkörper für die Nutzung als Driftgebiet ungeeignet ist, so kann im Bereich der Trenches auf die oben beschriebene Art und Weise ein Driftgebiet erzeugt werden. So ist es beispielsweise möglich, an einem Ende des Trenchs (Stirnseite) ein Sourcegebiet, und am anderen Ende des Trenchs (Stirnseite) ein Draingebiet desselben Dotiertyps in den Halbleiterkörper einzubringen. Vor Ausbildung dieser Gebiete kann durch Beaufschlagung entsprechender Innenwand-Bereiche (die Gebiete können auch in den Trenchboden oder die Halbleiteroberfläche eingebracht werden) ein Bodygebiet und gegebenenfalls ein Driftgebiet im Halbleiterkörper erzeugt werden, das die anschließend erzeugten Source- und Draingebiete bzw. die anschließend erzeugten Sourcegebiete und das Driftgebiet miteinander verbindet.
  • Weiterhin ist es möglich, ein hochdotiertes Halbleitergebiet (Bodykontaktgebiet) innerhalb des Bodygebiets zu erzeugen, das mit dem Sourcekontakt in elektrischer Verbindung steht. Der zur Erzeugung des hochdotierten Halbleitergebiets dienende Bereich der Trenchinnenwände wird so gewählt, dass das hochdotierte Halbleitergebiet an einen zur Kontaktierung des Source- und Bodygebiets dienenden Sourcekontakt angrenzt.
  • Die Dotierstoffe können nach dem Einbringen in den Halbleiterkörper durch einen bzw. mehrere Temperprozesse ausdiffundiert werden. Hierdurch wird es beispielsweise möglich, die unterschiedliche Ausdehnung von Source- und Bodygebiet zueinander zu definieren und damit die Kanallänge des Bodygebiets auf einen gewünschten Wert einzustellen.
  • In einer ersten bevorzugten Ausführungsform ist der zum Einbringen der Dotierstoffe verwendete Trench ein Gatetrench, d. h., in den Trench wird in einem späteren Prozessschritt eine Gateelektrode eingebettet. Alternativ hierzu ist es möglich, diesen Trench nicht als Gatetrench zu verwenden, d. h., den Trench lediglich zum Einbringen der Dotierstoffe in den Halbleiterkörper zu benutzen, jedoch diesen Trench so von einem Gatetrench zu beabstanden, dass das Einbringen der Dotierstoffe, die zur Ausbildung der Source-, Body- oder Draingebiete dienen, in den Halbleiterkörper, bzw. das anschließende Ausdiffundieren dieser Dotierstoffe die Erzeugung von MOS-Strukturen an zumindest einem Teil der Außenwände des Gatetrenchs bewirkt. Die Dotierstoffe werden also, ausgehend von einem ”zweckentfremdeten” Trench, in Richtung des ”eigentlichen” Gatetrenchs durch den Halbleiterkörper verschoben.
  • Auch hier kann, wie bereits angedeutet wurde, durch geeignete Wahl der Diffusionskonstanten und/oder der Ausdiffusionsprozesse der eingebrachten Dotierstoffe die Kanallänge des erzeugten Bodygebiets auf einen gewünschten Wert eingestellt werden.
  • In der vorangehenden Beschreibung wurde das erfindungsgemäße Verfahren anhand eines einzelnen Trenchs beschrieben. Es ist auch möglich, anstelle eines Trenchs mehrere Trenches in den Halbleiterkörper einzubringen und deren jeweilige Innenwände gleichzeitig mit Dotierstoffen zu beaufschlagen.
  • Werden diese Trenches später als Gatetrenches genutzt, so ist es vorteilhaft, diese so gegeneinander auszurichten, jeweilige Masken so zu wählen und entsprechende Bereiche der Trenchinnenwände so zu definieren, dass jedes hochleitende Halbleitergebiet, das aus einem der Trenches in den Halbleiterkörper eingebracht wird, ein Bodygebiet, das aus einem anderen Trench in den Halbleiterkörper eingebracht wird, berührt oder durchsetzt, wobei der Dotiertyp des hochleitenden Halbleitergebiets dem des Bodygebiets entspricht.
  • Das Einbringen der Bodygebiete in erste Seitenwände der Trenches sowie das Einbringen der Bodykontaktgebiete in die zweiten Seitenwände (den ersten Seitenwänden gegenüberliegend) der Trenches kann auf Basis gerichteter Implantationsprozesse erfolgen.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 eine Draufsicht auf einen lateralen Trenchtransistor, der mit dem erfindungsgemäßen Verfahren herstellbar ist.
  • 2 eine Draufsicht auf einen weiteren lateralen Trenchtransistors, der mit dem erfindungsgemäßen Verfahren herstellbar ist.
  • 3 eine Draufsicht auf einen weiteren lateralen Trenchtransistor, der mit dem erfindungsgemäßen Verfahren herstellbar ist.
  • 4 eine Querschnittsdarstellung der in 3 gezeigten Ausführungsform entlang der Linie A.
  • 5 eine Querschnittsdarstellung der in 3 gezeigten Ausführungsform entlang der Linie B.
  • 6 eine Prinzipskizze zur Andeutung einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens.
  • 7 eine Prinzipskizze zur Andeutung einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens.
  • 8 eine Prinzipskizze zur Andeutung einer dritten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens.
  • 9 eine Prinzipskizze zur Andeutung einer vierten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens.
  • 10 eine Prinzipskizze eines Prozessschritts der in den 6 bis 9 angedeuteten Herstellungsverfahren.
  • 11 eine Prinzipskizze eines weiteren Prozessschritts der in den 6 bis 9 angedeuteten Herstellungsverfahren.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile sowie Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Weiterhin können sämtliche Ausführungsformen invers dotiert sein, d. h. p-Gebiete und n-Gebiete können miteinander vertauscht sein.
  • In 1 ist ein erstes Beispiel eines mit dem erfindungsgemäßen Verfahren herstellbaren lateralen Trenchtransistors zu sehen. Ein lateraler Trenchtransistor 1 weist einen Halbleiterkörper 2 auf, in dem ein n+-dotiertes Sourcegebiet 3 und ein p-dotiertes Bodygebiet 4, die durch einen (hier nicht gezeigten) Sourcekontakt kontaktiert werden, ein n+-dotiertes Draingebiet 5 sowie ein Gatetrench 6, in dem eine Gateelektrode 7 eingebettet ist, vorgesehen sind. Die Gateelektrode 7 ist gegenüber dem Halbleiterkörper 2 durch eine Isolationsschicht 8 elektrisch isoliert.
  • In diesem Beispiel sind mehrere Gatetrenches 6 vorgesehen, die parallel zueinander angeordnet sind, wobei jeweils ein Ende eines Gatetrenchs 6 in dem Sourcegebiet 3, und ein Ende des Gatetrenchs 6 in dem Draingebiet 5 endet. Mittels der Gateelektroden 7 sind Stromflüsse entlang der Gatetrench-Seitenwände 9 zwischen dem Sourcegebiet 3 und dem Draingebiet 5 steuerbar/erzeugbar.
  • Innerhalb des Bodygebiets 4 sind ferner p+-dotierte Halbleitergebiete 10 ausgebildet, die von der Oberfläche des Halbleiterkörpers 2 (”parallel” zu dem Sourcegebiet 3 sowie dem Draingebiet 5) in die Tiefe des Halbleiterkörpers 3 eindringen. Die Halbleitergebiete 10 sind mit dem Sourcekontakt elektrisch verbunden und bewirken, dass innerhalb des Bodygebiets 4 erzeugte Löcher über die Halbleitergebiete 10 niederohmig zu dem Sourcekontakt abfließen können. Auf diese Art und Weise lässt sich der Spannungsabfall, der durch das Wandern der Löcher innerhalb des Bodygebiets 4 verursacht wird, verringern. Damit verringert sich auch die Gefahr, einen parasitären npn-Transistor durchlässig zu schalten, der gegeben ist aus dem Sourcegebiet 3, dem Bodygebiet 4 sowie dem Draingebiet 5.
  • In 2 ist ein weiteres Beispiel eines mit dem erfindungsgemäßen Verfahren herstellbaren lateralen Trenchtransistors 100 gezeigt. Der laterale Trenchtansistor 100 weist mehrere Gatetrenches 6 auf, deren Innenwände mit Isolationsschichten 8 ausgekleidet sind. Die Isolationsschichten 8 sind an einem Ende verdünnt ausgestaltet. Durch die Isolationsschichten 8 werden die Gateelektroden 7 gegenüber dem Halbleiterkörper 2 elektrisch isoliert. Weiterhin ist ein Bodygebiet 4 vorgesehen, in das Sourcegebiete 3 eingebettet sind. Die Sourcegebiete 3 umschließen Stirnseiten 11 der Gatetrenches 6. Weiterhin sind p+-dotierte Halbleitergebiete 10 vorgesehen, die jeweils an eine Gatetrench-Seitenwand 9 angrenzen und mit einem Sourcegebiet 3 sowie dem Bodygebiet 4 verbunden sind. Mittels der Gateelektroden 7 sind Stromflüsse entlang der Gatetrench-Seitenwände 9 zwischen dem Sourcegebiet 3 und dem Driftgebiet (Draingebiet in 2 nicht gezeigt) 5' steuerbar/erzeugbar. Die Gatetrenches 6 erstrecken sich von den Sourcegebieten 3 in Richtung der hier nicht gezeigten Draingebiete in das Driftgebiet 5' hinein. Die Isolationsschichten 8 sind im rechten Teil der Gatetrenches 6 verdickt ausgestaltet und dienen im Sperrzustand des Trenchtransistors 100 zum Abbau des elektrischen Felds. Durch die Verwendung verdickter Isolationsschichtbereiche einerseits und durch die Verwendung von Feldelektroden (rechter, verdünnter Teil der Gateelektroden 7 innerhalb der Trench 6) andererseits kann gewährleistet werden, dass das Driftgebiet 5' einerseits relativ hoch dotiert werden kann, andererseits im Sperrzustand des Transistors 100 ausgeräumt werden kann.
  • In 3 ist ein drittes Beispiel eines mit dem erfindungsgemäßen Verfahren herstellbaren lateralen Trenchtransistors gezeigt. Ein lateraler Trenchtransistor 200 weist mehrere Gatetrenches 6 auf, in denen jeweils eine Gateelektrode 7 eingebettet ist. Die Gateelektroden 7 sind über entsprechende Isolationsschichten 8 gegenüber dem Halbleiterkörper 2 elektrische isoliert. Des Weiteren sind Sourcegebiete 3 vorgesehen, wobei jedes Sourcegebiet an eine Gatetrench-Seitenwand 9 angrenzt. Jedes Sourcegebiet 3 ist in ein Bodygebiet 4 eingebettet, wobei jedes Bodygebiet an dieselbe Gatetrench-Seitenwand 9 angrenzt, an die auch das entsprechende Sourcegebiet 3 angrenzt. Hochdotierte Halbleitergebiete 10, deren Dotiertyp dem Dotiertyp der Bodygebiete 4 entspricht, grenzen jeweils an eine Gatetrench-Seitenwand 9' an, die der Gatetrench-Seitenwand 9, an die die Bodygebiete bzw. Sourcegebiete angrenzen, gegenüberliegt. Jedes Bodygebiet 4 überlappt mit einem hochdotierten Halbleitergebiet 10. Damit wird sichergestellt, dass im Durchbruch im Bodygebiet 4 erzeugte Löcher effektiv über eines der hochdotierten Halbleitergebiete 10 zu einer Sourceleitung 12, die mit den hochdotierten Halbleitergebieten 10 elektrisch verbunden ist, abgeleitet werden können. Damit kann verhindert werden, dass der Löcherstrom einen Spannungsabfall verursacht, der parasitäre npn-Transistoren, bestehend aus einem Sourcegebiet 3, einem Bodygebiet 4 und dem Driftgebiet 5', aktiviert.
  • Der Sourcekontakt 12 kontaktiert neben den hochdotierten Halbleitergebieten 10 auch die Sourcegebiete 3 und die Bodygebiete 4. Die Gateelektroden 7 stehen mit Gateleitungen 13 in elektrischer Verbindung. Weiterhin sind innerhalb des Driftgebiets 5' Drainanschlussgebiete 14 vorgesehen, die mit Drainleitungen 15 in elektrischer Verbindung stehen. Die Drainanschlussgebiete 14 grenzen hierbei an Trenches 16 an. Die Trenches 16 können beispielsweise mit Polysilizium oder einem Isolationsmaterial aufgefüllt werden. Vorzugsweise sind die Trenches 16 mit Polysilizium 22 wenigstens teilweise verfüllt.
  • Die Sourceleitungen 12, die Gateleitungen 13 sowie die Drainleitungen 15 sind vom Halbleiterkörper 2 durch eine hier nicht gezeigte Isolationsschicht elektrisch isoliert und stehen mit den Sourcegebieten 3/den Bodygebieten 4/den hochdotierten Halbleitergebieten 10, den Gateelektroden 7 sowie den Drainanschlussgebieten 14 über Kontaktlöcher elektrisch in Verbindung.
  • In 4 ist der in 3 gezeigte laterale Trenchtransistor 200 entlang der Linie A in Querschnittsdarstellung gezeigt. In 5 ist der in 3 gezeigte laterale Trenchtransistor 200 entlang der Linie B in Querschnittsdarstellung gezeigt. In den in 4 und 5 gezeigten Querschnittsdarstellungen ist die Isolationsschicht 8 teilweise weggelassen.
  • In 6 ist ein mögliches Herstellungsverfahren für den in 3 bis 5 gezeigten lateralen Trenchtransistor 200 angedeutet. Zunächst werden in dem Halbleiterkörper 2 die Gatetrenches 6 ausgebildet. Anschließend werden die Innenwände der Gatetrenches 6 mit Masken 17 (die Maske 17 kann später auch als Isolationsschicht dienen) bedeckt. Die Masken 17 sind so ausgestaltet, dass über Bereiche 18 Dotierstoffe durch die Gatetrench-Seitenwände 9, 9' in den Halbleiterköper 2 eintreten können. Die Isolationsschicht 8 muss in den Bereichen, in denen die Dotierstoffe in den Halbleiterkörper 2 eintreten (Bereich 18), nicht zwingend entfernt werden. Während der Implantation können, wie in 6 zu sehen ist, in diesem Bereich Isolationsschicht-Reste verbleiben. Später wird ein Kontakt von der Innenseite des Trenches zum n+-Gebiet hergestellt.
  • Die Isolationsschicht kann sogar verbleiben, wenn die Kontakte nur an der Oberfläche ausgebildet werden. Für einen Belegungsprozess ist es zweckmäßig, in den Bereichen 18 die Isolationsschicht 8 vollständig zu entfernen.
  • Um die Sourcegebiete 3 sowie die Bodygebiete 4 auszubilden, können beispielsweise die hinter den Bereichen 18 liegenden Bereiche der Gatetrench-Seitenwände 9 zunächst mit Dotierstoffen zur Ausbildung der Bodygebiete 4 beaufschlagt werden. Nach einer Ausdiffusion der Dotierstoffe in einem Temperprozess können über denselben Bereich Dotierstoffe zur Ausbildung der Sourcegebiete 3 in den Halbleiterkörper 2 eingebracht werden. Werden für die Dotierstoffe geeignete (unterschiedliche) Diffusionskoeffizienten gewählt, so können die Dotierstoffe für die Sourcegebiete 3 sowie die Bodygebiete 4 auch gleichzeitig durch die Bereiche 18 in den Halbleiterkörper 2 eingebracht werden. Nach dem Einbringen der Dotierstoffe können Temperprozesse ausgeführt werden, um ein Ausdiffundieren der eingebrachten Dotierstoffe zu bewirken. Die Ausdiffusionsprozesse ermöglichen eine Feinabstimmung der MOS-Kanallängen entlang der Gatetrench-Seitenwände 9.
  • Vor bzw. nach dem Ausbilden der Sourcegebiete 3 und der Bodygebiete 4 können hochdotierte Halbleitergebiete 10 ausgebildet werden, indem entsprechende Dotierstoffe über Bereiche 19 in den Halbleiterkörper 2 eingebracht werden.
  • Das Einbringen der Dotierstoffe in den Halbleiterkörper 2 kann durch Eindiffusionsprozesse bzw. Implantationsprozesse erfolgen. Beispielsweise ist es möglich, die Maske 17 mit dotierten Halbleiterschichten zu belegen und anschließend einen Temperprozess durchzuführen, wodurch die Dotierstoffe der dotierten Halbleiterschichten in den Halbleiterkörper 2 eintreten. Alternativ können die Dotierstoffe auch direkt aus der Gasphase in den Halbleiterkörper 2 eindiffundiert werden. Wird ein Implantationsverfahren eingesetzt, so werden die Dotierstoffe im Anschluss in der Regel aktiviert und/oder ausdiffundiert.
  • Die Ausbildung der Drainanschlussgebiete 14 erfolgt analog durch Beaufschlagen von Bereichen 23 der Innenwände der Trenches 16 mit entsprechenden Dotierstoffen.
  • Nach Ausbilden der Sourcegebiete 3, Bodygebiete 4, der p+-dotierten Halbleitergebiete 10 sowie der n+-dotierten Drainanschlussgebiete 14 können die Masken 17 wieder entfernt und Gateelektroden 7 in die Gatetrenches 6 eingebracht werden. Zuvor sollte noch eine entsprechende Isolationsschicht 8 auf die Innenwände der Gatetrenches 6 aufgebracht werden. Alternativ hierzu ist es möglich, wie in 7 angedeutet ist, anstelle der Masken 17 Isolationsschichten 8 innerhalb der Gatetrenches 6 vorzusehen, anschließend die Gateelektroden 7 einzubringen, und die Gateelektroden 7 zu strukturieren, so dass die strukturierten Gateelektroden (zusammen mit den strukturierten Isolationsschichten 8) als Maske zum Einbringen der Dotierstoffe in den Halbleiterkörper 2 dienen. Die p/p+-Gebiete, die an die Trenches 16 angrenzen, erfüllen keinen besonderen Zweck, sondern ergeben sich aufgrund der Prozessführung des erfindungsgemäßen Verfahrens. Zur Vermeidung der Ausbildung dieser Gebiete wäre zusätzlicher Aufwand erforderlich, eine Vermeidung dieser Gebiete ist jedoch nicht notwendig.
  • In 8 ist ein Verfahren zum Erzeugen von Source- und Bodygebieten 3, 4 in einem Halbleiterkörper 2 gezeigt, bei dem die Dotierstoffe nicht über Gatetrenches 6, sondern über einen separaten Trench 20 in den Halbleiterkörper 2 eingebracht werden. Die Parameter beim Einbringen der Dotierstoffe in den Halbleiterkörper 2 werden dabei so gewählt, dass die Dotierstoffe zu den Gatetrenches 6 hin wandern und an deren Gatetrench-Seitenwänden 9, 9' MOS-Strukturen ausbilden. In den MOS-Strukturen können mittels der Gateelektroden 7 Kanäle (innerhalb der Bodygebiete 4) erzeugt werden. Anstelle des separaten Trenchs 20 können auch mehrere separate, voneinander getrennte Trenches 21 benutzt werden, wobei die Innenwände der Trenches 21 vorteilhafterweise gleichzeitig mit entsprechenden Dotierstoffen beaufschlagt werden, so dass sich die Source- und Bodygebiete 2, 4 gleichmäßig ausbilden. Ebenso ist es möglich, die Sourcegebiete 3 nach Ausbilden bzw. Ausdiffusion der Bodygebiete 4 zu erzeugen. Auch hier können, wie im Zusammenhang mit 1 bis 7 beschrieben wurde, p+-dotierte Anschlussgebiete zur Kontaktierung der Bodygebiete 4 in den Halbleiterkörper 2 eingebracht werden. Hierzu können die Innenwände des separaten Trenchs 20 bzw. die Innenwände der separaten Trenches 21 entsprechend maskiert werden (analog zu den vorangehend beschriebenen Maskierverfahren der Trenchinnenwände).
  • In 10 ist ein mögliches Herstellungsverfahren für die Trenches 20, 21 angedeutet. In diesem Herstellungsverfahren werden die Trenches 20, 21 durch ein Ätzmittel erzeugt, dass selektiv zu bestimmten Kristallachsen ätzt. Hierdurch lassen sich Seitenwände mit definierten Trenchseitenwinkeln erzielen, die mit Hilfe von relativ steilen Implantationswinkeln (steilen Implantationsstrahlen) reproduzierbar mit Dotierstoff belegt werden.
  • In 11 ist ein Trench 20, 21 gezeigt, der durch ein stark anisotropes Ätzverfahren hergestellt wurde. Die Dotierstoffbelegung der Seitenwand ist bei einem Implantationsprozess stark von dem Aspektverhältnis des Trenchs 20, 21 abhängig.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erörtert werden.
  • Die Erfindung gibt für laterale Transistoren mit lateralem Stromfluss an einer Trench-Seitenwand ein Herstellungsverfahren zur Ausbildung eines MOS-Kanals an. Das Verfahren erlaubt die gleichzeitige Herstellung eines niederohmigen Draingebietes.
  • In diesem Zusammenhang sei auf die Druckschrift DE 19743342 C2 verwiesen, die einen Transistor mit lateralem Stromfluss entlang eines Kanals an einer Seitenwand beschreibt, wobei Source-, Gate- und Draingebiete in den Wänden unterschiedlicher Trenches vorgesehen sind. Ein Nachteil dieses Verfahrens ist, dass Kanallänge und Einsatzspannung des Transistors von den Abstandsschwankungen der Trenches abhängen und somit bei nicht perfekt senkrechten Trenchwänden über die Tiefe schwanken. Eine gut kontrollierte und möglichst kurze Kanallänge in Kombination mit einer überall gleichmäßigen Einsatzspannung ist aber gerade für Niederspannungsleistungstransistoren mit Vbr < 100 V für einen niedrigen spezifischen Einschaltwiderstand Ron·A (R = Einschaltwiderstand, A = die aktive Chipfläche) wesentlich. In der Druckschrift ”Sakakibara, Break-through of the Si Limit under 300 V breakdown voltage with new concept power device: Super 3D MOSFET ISPSD 2002 und Yamaguchi, Ultra Low Onresistance Super 3D MOSFET, ISPSD 2003” sind ähnliche Strukturen beschrieben. Weiterhin ist in der Druckschrift DE 19818300 C1 ein ähnliches Verfahren beschrieben, wobei die Driftstrecke mit Kompensationsstrukturen durchsetzt ist.
  • Gemäß einem ersten Aspekt der Erfindung werden Source- und Bodygebiet in die Seitenwand ein und desselben Trenches eingebracht, und durch stärkere Ausdiffusion des Bodygebietes Kanallänge und Schwellenwertspannung Vth eingestellt. Das Sourcegebiet wird dabei nicht oder in geringerem Maß ausdiffundiert als das Bodygebiet. Vorzugsweise werden Sourcegebiet und Bodygebiet nicht in die gesamte Trenchwand eingebracht, sondern Teile der Trenchwand maskiert. Dies kann durch Aufbringen von maskierenden Schichten (z. B. Oxid) erfolgen, die eine Implantation oder Eindiffusion (aus der Gasphase, Belegungsschichten oder Epitaxieschichten, das Einbringen kann für p-Dotierstoffe und n-Dotierstoffe getrennt in zwei Stufen erfolgen oder in einer Stufe mit für p-Dotierstoff und n-Dotierstoffe stark unterschiedlichen Diffusionskonstanten, z. B. Bor und Arsen) verhindern. Die Maskierungsgebiete sind für Body- und Sourcegebiete dabei weitgehend identisch. Auch kann die Maskierung durch Abschattung des Implantationsstrahles erfolgen, indem z. B. in nur eine Seitenwand eines rechteckigen Trenches implantiert wird.
  • Zum Erzeugen einer Maskierung an der Trenchseitenwand kann folgendes Verfahren angewendet werden: Die Trenchwände werden mit Oxid beschichtet, das dick genug ist, als Barriere für die Implantation oder Eindiffusion aus einer abgeschiedenen Schicht zu wirken. Dann wird eine Hilfsschicht in die Trenches eingefüllt und gegebenenfalls auf die Oberfläche des Halbleiterkörpers aufgebracht, und abschließend ein lichtempfindlicher Fotolack. Der Fotolack wird belichtet und strukturiert. Der Fotolack dient bei einer im Wesentlichen anisotropen Ätzung der Hilfsschicht als maskierende Schicht. Die Ätzung der Hilfsschicht kann dabei bis zum Boden der Trenches reichen oder auch vorher enden, um die Ausbildung eines Kanals am Trenchboden zu verhindern. Die Hilfsschicht dient als Maskierung bei einer isotropen Ätzung der Oxidschicht. Nach Entfernen von Fotolack und Hilfsschicht kann ein dünnes Streuoxid gewachsen werden. Dann erfolgt die Implantation von z. B. Bor und eine Ausdiffusion, durch die die Eindringtiefe der Bodygebiete eingestellt werden können. Anschließend wird Arsen oder Phosphor in die Seitenwand implantiert und ausgeheilt oder leicht ausdiffundiert. Durch die unterschiedlichen Eindringtiefen von Body- und Sourcegebiet wird die Kanallänge selbstjustiert zur selben Maskenkante eingestellt. Die Implantation erfolgt unter einem Winkel von beispielsweise 30° gegen die Oberflächennormale. Soll in mehrere Seitenwände implantiert werden, so wird der Halbleiterkörper zwischen den einzelnen Implantationen geeignet rotiert. Sodann kann das maskierende Oxid sowie das Streuoxid entfernt werden, und das Gateoxid im Trench und gegebenenfalls an der Halbleiteroberfläche gewachsen werden und die Gateelektrode aufgebracht werden. Es folgen weitere bekannte Prozesse (Isolation, Kontaktausbildung, Metallisierung...).
  • Bislang wurde lediglich die Möglichkeit beschrieben, Kanäle an den Seitenwänden der Gatetrenches im Bodygebiet auszubilden. In analoger Weise können zusätzliche Kanalgebiete am Trenchboden sowie der Oberfläche des Halbleiterkörpers erzeugt werden.
  • Es ist möglich, das Gatepoly selbst als Maske einzusetzen: Nach dem Ausbilden der Trenches wird Gateoxid auf den Innenwänden des Trenchs gewachsen und eine Gatepolyschicht abgeschieden. Diese wird mittels Fototechnik und einem anisotropen Ätzverfahren in den Trenches und gegebenenfalls auf der Oberfläche strukturiert. Das Gatepoly dient als Maske zum Einbringen von Source- und Bodygebieten.
  • Zusätzlich kann ein Bodykontaktbereich im Halbleiterkörper erzeugt werden, der das Abfließen von Löchern zu Kontakten im Avalanchefall unterstützt. Dazu kann in einem weiteren Maskierungsschritt ein zweiter Bereich zum Einbringen der Bodykontaktbereiche an der Trench-Seitenwand definiert werden, an der auch Body- und Sourcegebiete erzeugt werden. Alternativ wird die eine Öffnung der Maskierungsschicht an zwei verschiedenen Trenchseitenwänden erzeugt. Durch Rotation des Halbleiterkörpers wird dann Source und Bodydotierung in die Öffnung an der ersten Seitenwand und die Bodykontaktdotierung in die Öffnung an der zweiten Seitenwand implantiert. Auch das Einbringen über einen weiteren Trench ist möglich. Unter ”Seitenwand” eines Trenchs ist z. B. der obere oder untere Bereich des Trenches 17 in 6 gemeint, innerhalb derer die Bereiche 18 und 19 ausgebildet sind.
  • Erfindungsgemäß kann das Draingebiet zusammen mit dem Sourcegebiet erzeugt werden. Dazu kann im selben Trench oder in einem anderen Trench eine Maskierung erzeugt werden, die an einer anderen (zweiten) Stelle geöffnet wird als für die kombinierte Source- und Bodyimplantation vorgesehene erste Stelle. Die Sourceimplantation erfolgt dann durch die erste und zweite Stelle der Innenwand und bildet dabei das Source- und Draingebiet aus, die Bodyimplantation erfolgt nur durch die erste Stelle der Innenwand.
  • Alternativ kann die Bodyimplantation im Draintrench z. B. durch ein Fotolackschicht maskiert werden.
  • Alternativ kann das Draingebiet auch ohne Trenches ausgeführt werden.
  • Das Driftgebiet (Draingebiet) kann mit Kompensationsgebieten oder in Trenches eingebrachten Feldplatten zur Ausräumung der Driftstrecke durchsetzt sein. Insbesondere können mehrere Feldplatten in Source-/Drainrichtung vorgesehen sein, die mit floatenden p-Gebieten verbunden sind und so im Sperrfall auf unterschiedliche Potenziale gelegt werden.
  • Die Source- und Draingebiete sowie Bodygebiete können einen erheblichen Widerstand bei der Verteilung des Stromes von der Metallisierung an der Oberfläche bis in die Tiefe verursachen. Vorteilhafterweise sollten daher hochleitende (hochdotiertes Polysilizium) oder metallische Schichten (Silizid, W, Ti, ...), die die Source-, Body- und Draingebiete über deren gesamte Eindringtiefe in den Halbleiterkörper kontaktieren, vorgesehen werden.
  • Das erfindungsgemäße Konzept lässt sich auch auf einen IGBT (Insulated Gate Bipolar Transistor) anwenden. In diesem Fall wird anstelle des n+-dotierten Drainkontaktgebiets ein p-Gebiet verwendet.
  • Gemäß einem zweiten Aspekt der Erfindung wird das Source- und Bodygebiet des Leistungstransistors aus der Innenwand wenigstens eines zusätzlich zu einem oder mehreren Gatetrench(es) vorhandenen Trenchs in den Halbleiterkörper eingebracht. Hierbei kommt vorzugsweise ein ”double diffusion”-Prozess zum Einsatz. Auch bei den bisher beschriebenen Prozessen handelt es sich meist um ”double diffusion”-Prozesse, sofern Body und Source durch unterschiedliche Diffusionsprozesse unterschiedlich weit ausdiffundiert werden. Durch den ”double diffusion”-Prozess kann erreicht werden, dass die Ausdiffusion des Sourcegebiets schwächer ausfällt als die Ausdiffusion des Bodygebietes, welches aufgrund eines höheren Temperaturbudgets stärker ausdiffundiert wird. Somit können Kanallängen und Einsatzspannungen Vth präzise und selbstjustiert eingestellt werden. Die Source- und Bodydotierung kann z. B. durch Implantation in eine Innenwand des zusätzlichen Trenches eingebracht werden. Denkbar sind aber auch Prozessschritte wie Eindiffusion aus der Gasphase, Belegungsschichten oder Epitaxieschichten, das Einbringen kann für p-Dotierstoff und n-Dotierstoff getrennt in zwei Schritten erfolgen oder in einem Schritt, indem p- und n-Dotierstoffe mit stark unterschiedlichen Diffusionskonstanten, z. B. Bor und Arsen, gewählt werden. Der zusätzliche Trench zur Ausdiffusion der Source- und Bodygebiete kann dabei senkrecht zu den Gatetrenchen angeordnet sein, oder aus mehreren Einzeltrenchen, die versetzt zwischen den Gatetrenchen angeordnet sind, ausgebildet sein. Die zusätzlichen Trenche können gemeinsam mit den Gatetrenches oder zu unterschiedlichen Zeiten hergestellt werden. Im ersten Fall ist ein Prozessschritt notwendig, durch den ein Verfüllen der zusätzlichen Trenches mit Gateelektrodenmaterial verhindert werden kann, oder durch den Gateelektrodenmaterial selektiv aus den zusätzlichen Trenches herausgelöst werden kann. In 8 und 9 sind Draufsichten auf zweite Ausführungsbeispiele gezeigt. In der in 8 gezeigten Ausführungsform ist der zusätzliche Trench, aus dessen Seitenwand das Source- (n+-Gebiet) und Body-Gebiet (p-Gebiet) ausdiffundiert wird, als zusammenhängende Struktur (ein durchgehender Trench) dargestellt, deren Längsrichtung senkrecht zu den Längsausrichtungen der Gatetrenches verläuft. In der in 9 gezeigten Ausführungsform ist dieser Trench in mehrere Einzeltrenche ”aufgebrochen”, die versetzt zwischen den Gatetrenches angeordnet sind.
  • In den 10 und 11 sind unterschiedliche Herstellungsverfahren für die in 8 und 9 gezeigten zusätzlichen Trenches gezeigt. In 10 wird der Trench durch ein Ätzmittel (z. B. KOH) erzeugt, das selektiv zu bestimmten Kristallachsen ätzt. Hierdurch lassen sich definierte Trenchseitenwinkel erzielen, die mit Hilfe von relativ steilen Implantationswinkel reproduzierbar mit Dotierstoff belegt werden können.
  • Wird der Trench durch ein stark anisotropes Ätzverfahren hergestellt (z. B. Plasmaätzprozess, siehe 11), ist die Dotierstoffbelegung der Seitenwand durch Implantation stark vom Aspektverhältnis des Trenchs abhängig. Darüber hinaus ist eine gleichmäßige Verteilung der ”open area” (Trenchöffnungs-Fläche) für ein optimales Ätzergebnis beim Plasmaätzprozess notwendig. Dies gilt insbesondere dann, wenn Gatetrenches und zusätzliche Trenches zur selben Zeit erzeugt werden.
  • Beiden Ansprüchen wird in besonderem Maße die in 9 gezeigte Ausführungsform gerecht. Durch eine Aufspaltung in längliche Einzeltrenche, deren Längsachsen-Orientierung der der Gatetrenches entspricht, lässt sich das Aspektverhältnis für eine Implantation auf die den Gatetrenches zugewandten Trenchseitenwände über die Längsausdehnung der Trenche optimieren. Weiterhin kann hierdurch eine Vergrößerung der ”open area” im Bereich der Ausdiffusionstrenche (ansonsten wären diese lang und breit) vermieden werden. Die Trenchtiefe hängt bei einem anisotropen Plasmaätzprozess von der ”open area” auf dem Wafer ab. Daher ist es vorteilhaft, die ”open area” beim Hilfstrench ähnlich groß zu gestalten wie beim Gatetrench, was hier durch die Aufteilung in verschiedene Hilfstrenche (separate Trenche 21) realisiert ist.
  • Gemäß einem dritten Aspekt der Erfindung wird vorgeschlagen, durch ein parallel zum Source- und Bodygebiet in die Tiefe verlaufendes hochdotiertes p+-Gebiet, auch als Bodykontaktgebiet bezeichnet, den Spannungsabfall, der durch den Löcherstromfluss im Bodygebiet erzeugt wird, so weit zu reduzieren, dass parasitäre npn-Transistoren nicht aktiviert werden und so eine vorzeitige Zerstörung des Bauelementes unter Avalanchebelastung verhindert wird. (Im Falle von Silizium kann dadurch eine Zerstörung des Bauteils unterhalb einer Junction-Temperatur von 200°C...400°C verhindert werden). Dies ist sowohl bei metallischen Kontakten über die ganze Trenchtiefe als auch bei Kontakten an der Oberfläche von Vorteil. Das Bodykontaktgebiet kann dementsprechend über die ganze Eindringtiefe oder lediglich an der Oberfläche mit der Sourcemetallisierung kontaktiert werden. Die Tiefe des Bodykontaktgebiets soll in etwa gleich der Tiefe des Sourcegebietes oder tiefer sein.
  • Prinzipiell kann es auch vorteilhaft sein, das Bodygebiet nicht anzuschließen, womit man einen rückwärts sperrenden Transistor erhält.
  • Weiterhin kann es vorteilhaft sein, Source- oder Drainkontakte auf der Unterseite des Halbleiterkörpers auszuführen.

Claims (19)

  1. Verfahren zur Herstellung eines Kanalgebiets (3, 4, 5, 14) in einem Halbleiterkörper (2) eines lateralen Trenchtransistors (1, 100, 200), gekennzeichnet durch die folgenden Schritte: – Ausbilden eines Trenchs (6, 20, 21) in dem Halbleiterkörper, – Definieren eines Trenchinnenwandbereichs, dessen Begrenzungslinien innerhalb des Trenchs im Wesentlichen vertikal verlaufen, indem entsprechende Masken (17) oder Abschattungseinrichtungen ausgebildet oder bereitgestellt werden, und – selektives Beaufschlagen des Trenchinnenwandbereichs mit Dotierstoffen durch Ausführen abgeschatteter bzw. maskierter Implantations-, Belegungs- oder Eindiffusionsprozesse, derart, dass in einem an den Trenchinnenwandbereich angrenzenden Bereich des Halbleiterkörpers ein Sourcegebiet (3) und ein Bodygebiet (4) ausgebildet werden, deren relative Lage zueinander das Kanalgebiet definiert.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Implantationsstrahl, der beim Implantationsprozess eingesetzt wird, so ausgerichtet oder abgeschattet wird, dass lediglich definierte Bereiche (18, 19) der Innenwände des Trenches (6, 20, 21) durch den Implantationsstrahl direkt beaufschlagt werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass vor dem Einbringen der Datierstoffe zumindest ein Teil der Innenwände der Trenches (6, 20, 21) mit einer Maske (17) belegt wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Herstellung der Maske (17) erfolgt, indem auf die Innenwände des Trenchs (6, 20, 21) eine Maskierschicht abgeschieden, der Trench mit einer Hilfsschicht verfüllt wird und auf die Hilfsschicht eine Schicht aus lichtempfindlichen Fotolack aufgebracht wird, die Schicht aus lichtempfindlichem Fotolack belichtet wird, die resultierende strukturierte Schicht aus Fotolack als Ätzmaske zum Ätzen der Hilfsschicht, und die resultierende strukturierte Hilfsschicht als Ätzmaske zum Ätzen der Maskierschicht benutzt wird.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Herstellung der Maske erfolgt, indem auf die Innenwände des Trenchs (6, 20, 21) eine Isolationsschicht (8) und darauf eine Gateelektrodenschicht (7) aufgebracht wird und zumindest die Gateelektrodenschicht strukturiert wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die zur Ausbildung des Kanalgebiets notwendigen Halbleitergebiete ein Sourcegebiet (3) und ein Bodygebiet (4) umfassen.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das zu erzeugende Sourcegebiet (3) und das zu erzeugende Bodygebiet (4) in einem gemeinsamen Schritt erzeugt werden, indem zumindest ein Teil der entsprechenden Bereiche der Trenchinnenwände (18) gleichzeitig durch verschiedene Dotierstoffe mit unterschiedlichen Diffusionskoeffizienten beaufschlagt wird.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das zu erzeugenden Sourcegebiet (3) und das zu erzeugende Bodygebiet (4) in mehreren Schritten erzeugt werden, indem zumindest ein Teil der entsprechenden Bereiche (18) der Trenchinnenwände zu unterschiedlichen Zeitspannen mit verschiedenen Dotierstoffen beaufschlagt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zwischen den unterschiedlichen Zeitspannen ein Diffusionsschritt durchgeführt wird.
  10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass zur Erzeugung des Sourcegebiets und Bodygebiets Bereiche einer Seitenwand (9) und/oder Bereiche einer Stirnwand (11) des Trenchs (6, 20, 21) mit entsprechenden Dotierstoffen beaufschlagt werden.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Bereiche (18), die zur Erzeugung von Sourcegebiet (3) und Bodygebiet (4) mit Dotierstoffen beaufschlagt werden, identisch sind.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die zu erzeugenden Halbleitergebiete ein hochdotiertes Halbleitergebiet (10) umfassen, dessen Dotiertyp dem Dotiertyp des Bodygebiets (4) entspricht.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Bereich (19) der Innenwände des Trenchs, der zur Erzeugung des hochdotierten Halbleitergebiets (10) mit Dotierstoffen beaufschlagt wird, von den Bereichen (18) der Trenchinnenwände verschieden ist, die zur Erzeugung der Source- und Bodygebiete (3, 4) mit Dotierstoffen beaufschlagt werden.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der zur Erzeugung des hochdotierten Halbleitergebiets (10) dienende Bereich (19) der Trenchinnenwände so gewählt wird, dass das hochdotierte Halbleitergebiet (10) an einen zur Kontaktierung des Sourcegebiets und Bodygebiets dienenden Sourcekontakt angrenzt.
  15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Dotierstoffe nach dem Einbringen in den Halbleiterkörper durch einen Temperprozess ausdiffundiert werden.
  16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der Trench ein Gatetrench (6) ist, in den in einem späteren Prozessschritt eine Gateelektrode (7) eingebettet wird.
  17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Diffusionskonstanten und/oder die Ausdiffusionsprozesse der eingebrachten Dotierstoffe so gewählt werden, dass darüber die Kanallänge des Bodygebiets (4) eingestellt wird.
  18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass in den Halbleiterkörper mehrere Trenches (6, 20, 21) eingebracht werden, deren Innenwände gleichzeitig mit Dotierstoffen beaufschlagt werden.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Trenches (6, 20, 21) so gegeneinander ausgerichtet sind, die jeweiligen Masken so gewählt werden und die Beaufschlagung der Masken mit Dotierstoffen so erfolgt, dass jedes hochleitende Halbleitergebiet (10), das aus einem der Trenches in den Halbleiterkörper eingebracht wird, ein Bodygebiet (4), das aus einem anderen Trench in den Halbleiterkörper eingebracht wird, berührt oder durchsetzt, wobei der Dotiertyp des hochleitenden Halbleitergebiets dem des Bodygebiets entspricht.
DE102004052643.5A 2004-10-29 2004-10-29 Verfahren zur Herstellung eines lateralen Trenchtransistors Expired - Fee Related DE102004052643B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004052643.5A DE102004052643B4 (de) 2004-10-29 2004-10-29 Verfahren zur Herstellung eines lateralen Trenchtransistors
DE102004063991A DE102004063991B4 (de) 2004-10-29 2004-10-29 Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
US11/262,483 US8431988B2 (en) 2004-10-29 2005-10-28 Lateral trench transistor, as well as a method for its production
US13/803,291 US8815686B2 (en) 2004-10-29 2013-03-14 Lateral trench transistor, as well as a method for its production
US14/446,741 US9711621B2 (en) 2004-10-29 2014-07-30 Trench transistor having a doped semiconductor region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004052643.5A DE102004052643B4 (de) 2004-10-29 2004-10-29 Verfahren zur Herstellung eines lateralen Trenchtransistors

Publications (2)

Publication Number Publication Date
DE102004052643A1 DE102004052643A1 (de) 2006-05-04
DE102004052643B4 true DE102004052643B4 (de) 2016-06-16

Family

ID=36201760

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102004063991A Expired - Fee Related DE102004063991B4 (de) 2004-10-29 2004-10-29 Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
DE102004052643.5A Expired - Fee Related DE102004052643B4 (de) 2004-10-29 2004-10-29 Verfahren zur Herstellung eines lateralen Trenchtransistors

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102004063991A Expired - Fee Related DE102004063991B4 (de) 2004-10-29 2004-10-29 Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors

Country Status (2)

Country Link
US (3) US8431988B2 (de)
DE (2) DE102004063991B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204563A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
US9035355B2 (en) * 2012-06-18 2015-05-19 Infineon Technologies Austria Ag Multi-channel HEMT
US9773902B2 (en) * 2013-11-25 2017-09-26 Vanguard International Semiconductor Corporation Trench-gate semiconductor device and method for forming the same
US9449968B2 (en) 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device
DE102016101679B4 (de) 2016-01-29 2019-03-28 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor
DE102018122739A1 (de) 2018-09-17 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer Dotierstoffquelle

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975221A (en) * 1973-08-29 1976-08-17 American Micro-Systems, Inc. Low capacitance V groove MOS NOR gate and method of manufacture
DE19818300C1 (de) * 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
EP1094525A2 (de) * 1999-10-19 2001-04-25 Denso Corporation Feldeffekt-Halbleiteranordnung mit einer Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE10210138A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Halbleiterbauelement und Verfahren
US20040014263A1 (en) * 1997-12-05 2004-01-22 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
DE10358697A1 (de) * 2002-12-18 2004-07-08 Denso Corp., Kariya Halbleiteranordnung und Verfahren zur Herstellung derselben

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
US4065783A (en) * 1976-10-18 1977-12-27 Paul Hsiung Ouyang Self-aligned double implanted short channel V-groove MOS device
JPS5681974A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
JPS6126261A (ja) * 1984-07-16 1986-02-05 Nippon Telegr & Teleph Corp <Ntt> 縦形ｍｏｓ電界効果トランジスタの製造方法
US4835585A (en) * 1984-11-26 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Trench gate structures
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US4890144A (en) * 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
KR940006679B1 (ko) * 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
KR0147584B1 (ko) * 1994-03-17 1998-08-01 윤종용 매몰 비트라인 셀의 제조방법
AT2173U1 (de) * 1997-06-19 1998-05-25 Austria Mikrosysteme Int Verfahren zur herstellung von begrenzten, dotierten teilgebieten in einem substratmaterial aus monokristallinem silizium
DE19743342C2 (de) * 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
US5960284A (en) * 1997-12-05 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming vertical channel flash memory cell and device manufactured thereby
US6127226A (en) * 1997-12-22 2000-10-03 Taiwan Semiconductor Manufacturing Company Method for forming vertical channel flash memory cell using P/N junction isolation
JP3721780B2 (ja) * 1998-04-21 2005-11-30 富士通株式会社 複数のパイプライン処理機構を有するデータ処理装置
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6252277B1 (en) * 1999-09-09 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Embedded polysilicon gate MOSFET
US6642577B2 (en) * 2000-03-16 2003-11-04 Denso Corporation Semiconductor device including power MOSFET and peripheral device and method for manufacturing the same
US6555872B1 (en) * 2000-11-22 2003-04-29 Thunderbird Technologies, Inc. Trench gate fermi-threshold field effect transistors
US6821834B2 (en) * 2002-12-04 2004-11-23 Yoshiyuki Ando Ion implantation methods and transistor cell layout for fin type transistors
US6919248B2 (en) * 2003-03-14 2005-07-19 International Rectifier Corporation Angled implant for shorter trench emitter
KR100549949B1 (ko) * 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
JP4867171B2 (ja) * 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975221A (en) * 1973-08-29 1976-08-17 American Micro-Systems, Inc. Low capacitance V groove MOS NOR gate and method of manufacture
US20040014263A1 (en) * 1997-12-05 2004-01-22 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
DE19818300C1 (de) * 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
EP1094525A2 (de) * 1999-10-19 2001-04-25 Denso Corporation Feldeffekt-Halbleiteranordnung mit einer Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE10210138A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Halbleiterbauelement und Verfahren
DE10358697A1 (de) * 2002-12-18 2004-07-08 Denso Corp., Kariya Halbleiteranordnung und Verfahren zur Herstellung derselben

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Sakakibara et al: Break-through of the Si Limit under 300 V breakdown voltage with new concept power device: Super 3D MOSFET. In: ISPSD 2002, 2002, S233 - 236. *
Yamaguchi et al: Ultra Low ON-resistance Super 3D MOSFET. In: ISPSD 2003, 2003, S. 319 - 319. *

Also Published As

Publication number Publication date
DE102004063991A1 (de) 2008-05-08
US8431988B2 (en) 2013-04-30
DE102004063991B4 (de) 2009-06-18
US9711621B2 (en) 2017-07-18
US20060118862A1 (en) 2006-06-08
US20140332885A1 (en) 2014-11-13
US8815686B2 (en) 2014-08-26
DE102004052643A1 (de) 2006-05-04
US20130224921A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
EP1719184B1 (de) Hochvolt-pmos-transistor
WO2000042665A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102006036347A1 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
EP1517362B1 (de) Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE10245249B4 (de) Verfahren zum Herstellen eines Trenchtransistors
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee