DE102011087845B4 - Laterales transistorbauelement und verfahren zu dessen herstellung - Google Patents

Laterales transistorbauelement und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102011087845B4
DE102011087845B4 DE102011087845.9A DE102011087845A DE102011087845B4 DE 102011087845 B4 DE102011087845 B4 DE 102011087845B4 DE 102011087845 A DE102011087845 A DE 102011087845A DE 102011087845 B4 DE102011087845 B4 DE 102011087845B4
Authority
DE
Germany
Prior art keywords
zone
dielectric layer
region
drain
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011087845.9A
Other languages
English (en)
Other versions
DE102011087845A1 (de
Inventor
Thomas Bertrams
Andreas Pribil
Erhard Landgraf
Henning Feick
Claus Dahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102011087845.9A priority Critical patent/DE102011087845B4/de
Priority to CN201210518245.4A priority patent/CN103151377B/zh
Priority to US13/707,386 priority patent/US8809952B2/en
Publication of DE102011087845A1 publication Critical patent/DE102011087845A1/de
Priority to US14/321,302 priority patent/US9166039B2/en
Application granted granted Critical
Publication of DE102011087845B4 publication Critical patent/DE102011087845B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

Transistorbauelement, das aufweist: einen Halbleiterkörper (100); ein in dem Halbleiterkörper (100) angeordnetes aktives Transistorgebiet (110); ein das aktive Transistorgebiet in dem Halbleiterkörper (100) ringförmig umgebendes Isolationsgebiet (120); eine Sourcezone (11), eine Drainzone (12), eine Bodyzone (13) und eine Driftzone (14) in dem aktiven Transistorgebiet (110), wobei die Sourcezone (11) und die Drainzone (12) in lateraler Richtung des Halbleiterkörpers (100) beabstandet sind und die Bodyzone (13) zwischen der Sourcezone (11) und der Driftzone (14) und die Driftzone (14) zwischen der Bodyzone (13) und der Drainzone angeordnet ist; eine Gate- und Feldelektrode (20), wobei die Gate- und Feldelektrode (20) oberhalb des aktiven Transistorgebiets (110) angeordnet ist, das Isolationsgebiet (120) wenigstens im Bereich der Drainzone (12) überlappt, gegenüber dem aktiven Transistorgebiet (100) durch eine Dielektrikumsschicht (30) isoliert ist, die im Bereich der Bodyzone (13) eine erste Dicke (d1) und im Bereich der Driftzone (14) abschnittsweise eine zweite Dicke (d2), die größer als die erste Dicke (d1) ist, aufweist und wobei die Gate- und Feldelektrode (20) eine erste Kontaktöffnung (21) oberhalb der Drainzone (12) aufweist; und eine Drainelektrode (41), die die Drainzone (12) durch die erste Kontaktöffnung (21) kontaktiert.

Description

  • Die vorliegende Erfindung betrifft ein laterales Transistorbauelement, insbesondere einen laterales MOS-Transistorbauelement mit einer Feldelektrode bzw. Feldplatte, und ein Verfahren zur Herstellung eines lateralen Transistorbauelements.
  • Ein solches Bauelement ist beispielsweise in Lin et al.: ”A Novel LDMOS Structure With A Step Gate Oxide”, IEDM 95, Seiten 963–964, beschrieben.
  • Die DE 10 2009 051 745 A1 beschreibt ein laterales Transistorbauelement mit einer Gate- und Feldelektrode, die sich oberhalb eines Halbleiterkörpers von einem Sourcegebiet bis an ein Draingebiet des Transistorbauelements erstreckt und die dielektrisch gegenüber dem Halbleiterkörper isoliert ist.
  • Die DE 102 10 662 A1 beschreibt ein laterales Transistorbauelement mit einer ersten Feldplatte, die an eine Gateelektrode oder einen Sourceanschluss angeschlossen ist und die oberhalb einer Driftzone angeordnet ist, und mit einer zweiten Feldplatte, die an den Drainanschluss angeschlossen ist und die ebenfalls oberhalb der Driftzone angeordnet ist. Die beiden Feldplatten sind dielektrisch gegenüber der Driftzone isoliert.
  • Die EP 1 191 601 A beschreibt einen lateralen DMOS-Transistor mit einer Gate- und Feldelektrode, die oberhalb eines Halbleiterkörpers angeordnet ist und die dielektrisch gegenüber einem Bodygebiet und einem Driftgebiet des DMOS-Transistorbauelements isoliert ist.
  • Aufgabe der vorliegenden Erfindung ist es, ein Transistorbauelement, insbesondere ein laterales Transistorbauelement, mit einer Gateelektrode und einer Feldelektrode zur Verfügung zu stellen, das nach Außen gut abgeschirmt ist und ein Verfahren zur Herstellung eines solchen Transistorbauelements zur Verfügung zu stellen. Aufgabe der Erfindung ist es weiterhin, ein Verfahren zur Herstellung eines abschnittsweise kontinuierlichen in seiner Dicke zunehmenden Dielektrikums zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Transistorbauelement gemäß Anspruch 1 und ein Verfahren zur Herstellung eines Transistorbauelements gemäß Anspruch 16 gelöst.
  • Ein erstes Ausführungsbeispiel der Erfindung betrifft ein Transistorbauelement mit einem Halbleiterkörper, einem in dem Halbleiterkörper angeordneten aktiven Transistorgebiet und einem das aktive Transistorgebiet in dem Halbleiterkörper ringförmig umgebenden Isolationsgebiet. Das Transistorbauelement weist außerdem eine Sourcezone, eine Drainzone, eine Bodyzone und eine Driftzone in dem aktiven Transistorbiet auf, wobei die Sourcezone und die Drainzone in lateraler Richtung des Halbleiterkörpers beabstandet sind und die Bodyzone zwischen der Sourcezone und der Driftzone und die Driftzone zwischen der Bodyzone und der Drainzone angeordnet ist. Das Bauelement weist außerdem eine Gate- und Feldelektrode auf, wobei die Gate- und Feldelektrode oberhalb des aktiven Transistorgebiets angeordnet ist, das Isolationsgebiet wenigstens im Bereich der Drainzone überlappt, gegenüber dem aktiven Transistorgebiet durch eine Dielektrikumsschicht isoliert ist, die im Bereich der Bodyzone eine erste Dicke und im Bereich der Driftzone abschnittsweise eine zweite Dicke, die größer als die erste Dicke ist, aufweist und wobei die Gate- und Feldelektrode eine erste Kontaktöffnung oberhalb der Drainzone aufweist. Das Transistorbauelement umfasst außerdem eine Drainelektrode, die die Drainzone durch die zweite Kontaktöffnung kontaktiert.
  • Ein weiteres Ausführungsbeispiel betrifft ein Transistorbauelement mit einem Halbleiterkörper, einem in dem Halbleiterkörper angeordneten aktiven Transistorgebiet, einem das aktive Transistorgebiet in dem Halbleiterkörper ringförmig umgebenden Isolationsgebiet, einer Sourcezone, einer Drainzone, einer Bodyzone und einer Driftzone in dem aktiven Transistorgebiet, wobei die Sourcezone und die Drainzone in lateraler Richtung des Halbleiterkörpers beabstandet sind und die Bodyzone zwischen der Sourcezone und der Driftzone und die Driftzone zwischen der Bodyzone und der Drainzone angeordnet ist. Das Bauelement umfasst außerdem eine Gate- und Feldelektrode, wobei die Gate- und Feldelektrode oberhalb des aktiven Transistorgebiets angeordnet ist und gegenüber dem aktiven Transistorgebiet durch eine Dielektrikumsschicht isoliert ist, die im Bereich der Bodyzone eine erste Dicke und im Bereich der Driftzone abschnittsweise eine zweite Dicke, die größer als die erste Dicke ist, aufweist und wobei die Dielektrikumsschicht einen Übergangsbereich aufweist, in dem die Dicke von der ersten Dicke zu der zweiten Dicke zunimmt und in dem die Dielektrikumsschicht wenigstens abschnittsweise unter einem Winkel kleiner als 90° gegenüber einer Seite des Halbleiterkörper geneigt ist.
  • Ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung eines Transistorbauelements sieht vor: Bereitstellen eines Halbleiterkörpers mit einem aktiven Transistorgebiet, in dem eine Bodyzone und eine Driftzone angeordnet sind, und mit einem das aktive Transistorgebiet in dem Halbleiterkörper ringförmig umgebenden Isolationsgebiet; Herstellen einer Dielektrikumsschicht, die im Bereich der Bodyzone eine erste dicke und im Bereich der Driftzone abschnittsweise eine zweite Dicke, die größer als die erste Dicke ist, aufweist; Herstellen einer Gate- und Feldelektrode auf der Dielektrikumsschicht derart, dass die Gate- und Feldelektrode das Isolationsgebiet überlappt; Herstellen einer ersten Kontaktöffnung in der Gate- und Feldelektrode oberhalb der Driftzone; Herstellen einer Sourcezone durch Einbringen von Dotierstoffatomen in die Bodyzone und Herstellen einer Drainzone durch Einbringen von Dotierstoffatomen über die erste Kontaktöffnung in die Driftzone; Herstellen einer die Sourcezone und die Bodyzone kontaktierenden Sourceelektrode und Herstellen einer die Drainzone kontaktierenden Drainelektrode in der ersten Kontaktöffnung.
  • Ein Verfahren zur Herstellung einer abschnittsweise schräg verlaufenden Dielektrikumsschicht gemäß einem Ausführungsbeispiel der Erfindung sieht vor: Herstellen einer ersten Dielektrikumsschicht; Herstellen einer ersten Maskenschicht auf der ersten Dielektrikumsschicht; Herstellen einer zweiten Maskenschicht auf der ersten Maskenschicht; abschnittsweises Entfernen der ersten Dielektrikumsschicht und der ersten Maskenschicht unter Verwendung der zweiten Maskenschicht als Maske, so dass ein Schichtstapel mit der ersten Dielektrikumsschicht, der ersten Maskenschicht und der zweiten Maskenschicht entsteht, der eine Seite aufweist, an der die erste Dielektrikumsschicht und die erste Maskenschicht freiliegen; Durchführen eines isotropen Ätzprozesses im Bereich der Seite des Schichtstapels, durch den die erste Dielektrikumsschicht und die erste Maskenschicht geätzt werden, wobei die erste Dielektrikumsschicht eine geringere Ätzrate als die erste Maskenschicht aufweist, so dass eine schräg verlaufende Kante der ersten Dielektrikumsschicht entsteht. Das Verfahren sieht außerdem das Entfernen der ersten und der zweiten Maskenschicht vor.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand von Zeichnungen näher erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass lediglich solche Merkmale dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Merkmale.
  • 1 die 1A bis 1C umfasst, veranschaulicht ein erstes Ausführungsbeispiel eines lateralen Transistorbauelements anhand einer vertikalen Querschnittsdarstellung (1A) und anhand zweier horizontaler Querschnittsdarstellungen (1B und 1C).
  • 2 die 2A bis 2C umfasst, veranschaulicht ein zweites Ausführungsbeispiel eines lateralen Transistorbauelements anhand einer vertikalen Querschnittsdarstellung (2A) und anhand zweier horizontaler Querschnittsdarstellungen (2B und 2C).
  • 3 veranschaulicht eine vertikale Querschnittsdarstellung eines lateralen Transistorbauelements gemäß eines dritten Ausführungsbeispiels.
  • 4 veranschaulicht eine horizontale Querschnittsdarstellung eines lateralen Transistorbauelements gemäß eines vierten Ausführungsbeispiels.
  • 5 veranschaulicht eine horizontale Querschnittsdarstellung eines lateralen Transistorbauelements gemäß eines fünften Ausführungsbeispiels.
  • 6 veranschaulicht eine horizontale Querschnittsdarstellung eines lateralen Transistorbauelements gemäß eines sechsten Ausführungsbeispiels.
  • 7 veranschaulicht eine horizontale Querschnittsdarstellung eines lateralen Transistorbauelements gemäß eines siebten Ausführungsbeispiels.
  • 8 veranschaulicht eine horizontale Querschnittsdarstellung eines lateralen Transistorbauelements gemäß eines achten Ausführungsbeispiels.
  • 9 die 9A bis 9I, umfasst veranschaulicht anhand vertikaler Querschnittsdarstellungen ein Verfahren zur Herstellung eines lateralen Transistorbauelements.
  • 10 die 10A bis 10E umfasst, veranschaulicht ein Verfahren zur Herstellung einer Dielektrikumsschicht mit einer schräg verlaufenden Kante.
  • Die 1A bis 1C veranschaulichen ein erstes Ausführungsbeispiel eines erfindungsgemäßen lateralen Transistorbauelements. 1A veranschaulicht einen vertikalen Querschnitt durch das Transistorbauelement, 1B veranschaulicht einen horizontalen Querschnitt in einer in 1A dargestellten Schnittebene A-A und 1C veranschaulicht einen horizontalen Querschnitt in einer in 1A dargestellten Schnittebene B-B. Der vertikale Querschnitt gemäß 1A ist ein Querschnitt in einer vertikalen Schnittebene C-C, die in den 1B und 1C dargestellt ist.
  • Bezugnehmend auf die 1A und 1B weist das Transistorbauelement einen Halbleiterköper 100, ein in dem Halbleiterköper 100 angeordnetes aktives Transistorgebiet 110 und ein das aktive Transistorgebiet in dem Halbleiterkörper 100 ringförmig umgebendes Isolationsgebiet 120 auf. Der ringförmige Verlauf des Isolationsgebietes 120 ist insbesondere anhand von 1B ersichtlich. Der dort dargestellte Querschnitt (in der Schnittebene A-A) verläuft durch das Isolationsgebiet 120 und das aktive Transistorgebiet 110. Das aktive Transistorgebiet 110 des lateralen Transistorbauelements ist ein Halbleitergebiet des Halbleiterkörpers 100, in dem nachfolgend noch erläuterte aktive Transistorbereiche des lateralen Transistorbauelements angeordnet sind.
  • Das Isolationsgebiet 120 umfasst beispielsweise einen ringförmig verlaufenden Graben, in dem ein Isolationsmaterial, wie beispielsweise ein Oxid, angeordnet ist. Das Isolationsgebiet 120 ist beispielsweise ein STI-Gebiet (STI = Shallow Trench Isolation) oder ein LOGOS-Gebiet (LOGOS = Local Oxidation of Silicon). Das aktive Transistorgebiet 110 besitzt bei dem in 1B dargestellten Ausführungsbeispiel einen rechteckförmigen Querschnitt in der horizontalen Ebene des Halbleiterkörpers 100. Dies ist jedoch lediglich ein Beispiel, das aktive Transistorgebiet 110 könnte auch eine andere Geometrie als eine rechteckförmige Geometrie besitzen
  • Der Halbleiterkörper 100 kann aus einem herkömmlichen Halbleitermaterial wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), usw. bestehen. Der Halbleiterkörper 100 besitzt gemäß einem Ausführungsbeispiel in den Bereichen, die an das Isolationsgebiet 120 und die an aktive Transistorbereiche angrenzen, eine Grunddotierung mit einer Dotierungskonzentration von beispielsweise zwischen 1e15 cm–3 und 1e16 cm–3, insbesondere im Bereich von 8e15 cm–3.
  • Bezugnehmend auf die 1A und 1B weist das Transistorbauelement in dem aktiven Transistorgebiet 110 eine Sourcezone 11, eine in lateraler Richtung des Halbleiterkörpers zu der Sourcezone 11 beabstandete Drainzone 12, eine Bodyzone 13 und eine Driftzone 14 auf. Die Bodyzone 13 ist zwischen der Sourcezone 11 und der Driftzone 14 angeordnet und die Driftzone 14 ist zwischen der Bodyzone 13 und der Drainzone 12 angeordnet. Zwischen der Bodyzone 13 und der Driftzone 14 ist ein pn-Übergang vorhanden. Gemäß einem Ausführungsbeispiel (gestrichelt dargestellt) ist vorgesehen, dass der Halbleiterkörper unterhalb des Bodygebiets 13 und der Driftzone eine Halbleiterzone 111 des Leitungstyps der Bodyzone 13 aufweist, die allerdings niedriger dotiert ist und die mit einer darunter liegenden und komplementär dotierten Halbleiterzone 112 einen pn-Übergang bildet. Dieser pn-Übergang sorgt für eine Sperrschichtisolation des lateralen Transistorbauelements gegenüber anderen in dem Halbleiterkörper integrierten Bauelementen (nicht dargestellt).
  • Gemäße einem anderen Beispiel (nicht dargestellt) ist der aktive Bauelementbereich 110 auf einer Isolationsschicht in einem SOI-Substrat angeordnet. Die Isolationsschicht sorgt in diesem Fall für eine Isolation gegenüber anderen Bauelementen. Das Isolationsgebiet kann in diesem Fall bis an die Isolationsschicht reichen.
  • Das laterale Transistorbauelement kann als n-leitendes Bauelement oder als p-leitendes Bauelement ausgebildet sein. Bei einem n-leitenden Bauelement sind die Sourcezone 11 und die Driftzone 14 n-dotiert, während die Bodyzone 13 p-dotiert ist. Bei einem p-leitenden Bauelement sind die Sourcezone 11 und die Driftzone 14 p-dotiert, während die Bodyzone 13 n-dotiert ist. Das Transistorbauelement kann als MOSFET oder als IGBT ausgebildet sein Bei einem MOSFET ist die Drainzone 12 vom gleichen Leitungstyp wie die Sourcezone 11 und die Driftzone 14. Bei einem IGBT ist die Drainzone komplementär zu der Sourcezone 11 und der Driftzone 14 dotiert. Bei einem IGBT wird die Drainzone 12 auch als Emitterzone bezeichnet. Das Transistorbauelement kann als selbstsperrendes Bauelement ausgebildet sein. In diesem Fall reicht die Bodyzone 13 bis an eine nachfolgend noch erläuterte Dielektrikumsschicht 30. Darüber hinaus kann das Transistorbauelement auch als selbstleitendes Bauelement ausgebildet sein. In diesem Fall weist die Bodyzone 13 entlang der Dielektrikumsschicht 30 eine Kanalzone (nicht dargestellt) des gleichen Leitungstyps wie die Sourcezone 11 auf.
  • Die laterale Richtung des Halbleiterkörpers 100, in der die Sourcezone 11 und die Drainzone 12 beabstandet sind, wird nachfolgend als erste laterale Richtung oder Stromflussrichtung des Transistorbauelements bezeichnet. Bezugnehmend auf 1B können die Sourcezone 11, die Bodyzone 13 und die Driftzone 14 in einer Richtung quer oder senkrecht zu der ersten lateralen Richtung bzw. Stromflussrichtung bis an das Isolationsgebiet 120 reichen, während die Drainzone 12 in Stromflussrichtung und quer zu der Stromflussrichtung zu dem Isolationsgebiet 120 beabstandet sein kann. In diesem Fall ist zwischen der Drainzone 12 und dem Isolationsgebiet ein Abschnitt der Driftzone 14 angeordnet bzw. eine Halbleiterzone angeordnet, die bezüglich ihrer Dotierung der Driftzone 14 entspricht.
  • Bezugnehmend auf 1A, weist das laterale Transistorbauelement eine Gate- und Feldelektrode 20 auf, die oberhalb einer ersten Seite (Vorderseite) 101 des Halbleiterkörpers 100 angeordnet ist und die durch eine Dielektrikumsschicht 30 dielektrisch gegenüber dem aktiven Transistorgebiet 110 isoliert ist. Die Gate- und Feldelektrode 20 wirkt als Gateelektrode dort, wo sie oberhalb der Bodyzone 13 angeordnet ist, und dient zur Steuerung eines leitenden Kanals in der Bodyzone 13 zwischen der Sourcezone 11 und der Driftzone 14 in diesem Bereich. In den übrigen Bereichen, also beispielsweise dort, wo die Gate- und Feldelektrode 20 oberhalb der Driftzone 14 angeordnet ist, wirkt die Gate- und Feldelektrode als Feldelektrode und dient zur Beeinflussung des Verlaufes eines elektrischen Felds in dem aktiven Transistorgebiet 110 bei sperrendem Bauelement, wodurch eine erhöhte die Robustheit bzw. Spannungsfestigkeit des Bauelements erreicht wird. Im leitenden Zustand bewirkt die Feldelektrode die Erzeugung eines Akkumulationskanals in der Driftzone 14 entlang der Dielektrikumsschicht 30 und sorgt so für einen geringen Einschaltwiderstand des Bauelements. Das Transistorbauelement kann wie ein herkömmlicher MOSFET oder IGBT betrieben werden, d. h. durch Anlegen eines geeigneten Potentials an die Gate- und Feldelektrode 20 leitend oder sperrend angesteuert werden.
  • Die Dielektrikumsschicht weist eine erste Dicke d1 wenigstens oberhalb der Bodyzone 13 auf, also dort, wo die Gate- und Feldelektrode 20 als Gateelektrode wirkt. Die Dielektrikumsschicht 30 wirkt in diesem Bereich als Gatedielektrikum 31. Die Dicke des Gatedielektrikums 31 liegt beispielsweise zwischen 5 nm und 50 nm. In einem Abschnitt oberhalb der Driftzone 14 und oberhalb der Drainzone 12, wo die Gate- und Feldelektrode 20 als Feldelektrode wirkt, weist die Dielektrikumsschicht 30 eine zweite Dicke d2 auf, die dicker als die erste Dicke d1 ist. Diese zweite Dicke d2 liegt beispielsweise zwischen 40 nm und 500 nm.
  • Der Bereich der Dielektrikumsschicht 30, in dem diese die zweite Dicke d2 aufweist, ist in 1A mit dem Bezugszeichen 32 bezeichnet. Die Dielektrikumsschicht 30 in diesem Bereich wird nachfolgend als Feldelektrodendielektrikum bezeichnet.
  • Die Dielektrikumsschicht 30 weist außerdem einen Übergangsbereich 33 auf, in dem die Dicke von der ersten Dicke d1 zu der zweiten Dicke d2 zunimmt. Bei dem in 1A dargestellten Ausführungsbeispiel erfolgt diese Dickenzunahme kontinuierlich, d. h. es ist kein stufenweiser Anstieg der Dicke der Dielektrikumsschicht 30 vorhanden. Die Neigung im Übergangsbereich 33 beträgt beispielsweise zwischen 5° und 60°, insbesondere zwischen 20° und 40° gegenüber der Vorderseite 101 des Halbleiterkörpers 100.
  • Bezugnehmend auf 1A und bezugnehmend auf 1C, die einen horizontalen Querschnitt durch die Gate- und Feldelektrode 20 zeigt, überdeckt die Gate- und Feldelektrode 20 abschnittsweise das aktive Transistorgebiet 110 und überlappt das Isolationsgebiet 120 wenigstens im Bereich der Drainzone 12. In dem dargestellten Beispiel reicht die Gate- und Feldelektrode 20 in Stromflussrichtung von der Sourcezone 11, die sie überlappt, bis über das Isolationsgebiet 120. Quer zur Stromflussrichtung reicht die Gate- und Feldelektrode 20 ebenfalls bis über das Isolationsgebiet. Die Gate- und Feldelektrode 20 überdeckt damit die gesamte Driftzone 14, einschließlich des Abschnitts der Driftzone 14, der zwischen der Drainzone 12 und dem Isolationsgebiet 120 angeordnet ist. Oberhalb der Drainzone 12 weist die Gate- und Feldelektrode 20 ein erstes Kontaktloch 21 auf. Die Drainzone 12 ist an eine in dem ersten Kontaktloch 21 angeordnete Drainelektrode 41 elektrisch angeschlossen. Die Drainelektrode 41 bildet einen Drainanschluss D des Transistorbauelements oder ist an diesen angeschlossen.
  • Die Sourcezone 11 ist an eine Sourcelektrode 43 elektrisch angeschlossen. Diese Sourcelektrode 43 bildet einen Sourceanschluss S des Bauelements oder ist an diesen angeschlossen. Die Sourcelektrode 43 und die Drainelektrode 41 sind durch eine Isolationsschicht 50 gegenüber der Gate- und Feldelektrode 20 elektrisch isoliert. Bezugnehmend auf 1A, kann auch die Bodyzone 13 elektrisch an die Sourcelektrode 43 angeschlossen sein. Hierzu weist die Bodyzone 13 ein höher als die Bodyzone 13 dotiertes Anschlussgebiet 16 desselben Leitungstyps wie die Bodyzone 13 auf. Zwischen der Sourceelektrode 43 und der Sourcezone 11 und dem Anschlussgebiet 16 kann eine Kontaktelektrode 44 angeordnet sein, die die Sourcezone 11 und das Anschlussgebiet 16 elektrisch kontaktiert. Diese Kontaktelektrode 44 besteht beispielsweise aus einer Metall-Halbleiterverbindung, also einem Silizid bei einem Halbleiterkörper 100 aus Silizium. Dieses Silizid ist beispielsweise ein Kobalt-Silizid, ein Titan-Silizid, usw. Die Drainelektrode 41 kann direkt an die Drainzone 12 angeschlossen sein. Optional ist zwischen der Drainelektrode 41 und der Drainzone 12 ebenfalls eine Kontaktelektrode 42 angeordnet, die beispielsweise ebenfalls aus einer Metall-Halbleiter-Verbindung, wie beispielsweise einem Silizid besteht. Bezugnehmend auf 1A ist die Gate- und Feldelektrode 20 an eine Gate-Anschlusselektrode 45 angeschlossen, die bei dem dargestellten Ausführungsbeispiel die Gate- und Feldelektrode 20 über eine Kontaktelektrode 46 kontaktiert.
  • Bezugnehmend auf 1C, ist die erste Kontaktöffnung 21 in horizontaler Richtung des Halbleiterkörpers 100 beabstandet zu dem Isolationsgebiet 20, so dass die Gate- und Feldelektrode 20 einen Übergangsbereich zwischen dem aktiven Transistorgebiet 110 und dem Isolationsgebiet 120 wenigstens im Bereich der Drainzone 12 überdeckt.
  • Die Lage der Gate- und Feldelektrode 20 ist insbesondere anhand von 1C ersichtlich. Die Lage der Driftzone 14, der Bodyzone 13 und der durch die Gate- und Feldelektrode überdeckten Bereiche der Sourcezone 11 sind in 1C gepunktet dargestellt. Die Drainzone 12 kann – je nach Herstellungsverfahren – kleiner sein als ein horizontaler Querschnitt des ersten Kontaktlochs 21, größer oder gleich.
  • Die 2A bis 2C veranschaulichen anhand einer vertikalen Querschnittsdarstellung (1A) und anhand zweier horizontaler Querschnittsdarstellungen (1B und 1C) eine Abwandlung des zuvor anhand der 1A bis 1C dargestellten Bauelements. Die Lage der Schnittebenen gemäß der 2A bis 2C entspricht der Lage der Schnittebenen gemäß der 1A bis 1C. Das Bauelement gemäß der 2A bis 2C unterscheidet sich von dem Bauelement gemäß der 1A bis 1C dadurch, dass bei dem Bauelement gemäß der 2A bis 2C die Gate- und Feldelektrode 20 in allen Richtungen bis über das Isolationsgebiet reicht und über der Sourcezone 11 eine zweite Kontaktöffnung 22 aufweist in der die Sourceelektrode 43 angeordnet ist. Bezugnehmend auf 2B sind die Sourcezone 11 und das Kontaktgebiet bei diesem Ausführungsbeispiel beabstandet zu dem Isolationsgebiet 120.
  • 3 zeigt ein weiteres Ausführungsbeispiel eines lateralen Transistorbauelements anhand eines vertikalen Querschnitts. Dieses Bauelement unterscheidet sich von dem Bauelement gemäß 1A dadurch, dass der Übergangsbereich 33 abgestuft verläuft. Der Übergangsbereich weist dabei wenigstens eine Stufe oder, wie in 3 dargstellt, mehrere Stufen auf. 4 zeigt eine horizontale Schnittdarstellung eines lateralen Transistorbauelements gemäß einem weiteren Ausführungsbeispiel. Die dargestellte Schnittebene entspricht der Schnittebene B-B gemäß der zuvor erläuterten Figuren. Bei dem Bauelement gemäß 4 sind jeweils zwei Sourcezonen 11 und zwei Bodyzonen 13 in dem aktiven Transistorgebiet symmetrisch zu der Drainzone 12 angeordnet und an einen gemeinsamen Sourceanschluss (nicht dargestellt) angeschlossen. Die Gate- und Feldelektrode 20, deren Lage in 4 gestrichelt dargestellt ist, weist das erste Kontaktloch oberhalb der Drainzone auf und reicht in Stromflussrichtung von der einen Sourcezone 11 bis an die andere Sourcezone 11 und reicht quer zu der Stromflussrichtung bis über das Isolationsgebiet 120. Die Gate- und Feldelektrode überdeckt die Driftzone 14 – außer gegebenenfalls im Bereich des ersten Kontaktlochs 21 – vollständig. Die Drainzone 12 ist beabstandet zu dem Isolationsgebiet 120. Das Bauelement gemäß 4 ist eine Variante des Bauelements gemäß der 1A bis 1C, das durch Spiegeln der in den 1A bis 1C dargestellten Bauelementstruktur an der Drainzone 12 (in einer quer zur Stromflussrichtung verlaufenden Spiegelebene) erhalten wird.
  • 5 zeigt einen horizontalen Querschnitt eines Bauelements, das durch Spiegeln der in den 2A bis 2C dargestellten Bauelementstruktur an der Drainzone 12 erhalten wird. Dieses Bauelement unterscheidet sich von dem in 4 dargestellten Bauelement dadurch, dass das aktive Transistorgebiet 110 außer im Bereich der ersten Kontaktöffnung und im Bereich von zwei zweiten Kontaktöffnungen oberhalb der Sourcezonen 11 vollständig durch die Gate- und Feldelektrode 20 überdeckt wird, deren Lage in 5 gestrichelt dargestellt ist.
  • 6 zeigt einen horizontalen Querschnitt eines Bauelements, das durch Spiegeln der in den 1A bis 1C dargestellten Bauelementstruktur an der Kontaktzone 16 der Bodyzone 13 erhalten wird. Dieses Bauelement weist damit zwei Drainzonen 12 und auch zwei Sourcezonen 11, die jeweils symmetrisch zu der Kontaktzone 16 liegen. Außerdem sind zwei Gate- und Feldelektroden 20 vorhanden. Die Drainzonen 12 sind hierbei an einen gemeinsamen Drainanschluss (nicht dargestellt) angeschlossen, die Sourcezonen 11 sind an einen gemeinsamen Sourceanschluss (nicht dargestellt) angeschlossen, und die Gate- und Feldelektroden 20 sind an einen gemeinsamen Gateanschluss (nicht dargestellt) angeschlossen.
  • 7 zeigt einen horizontalen Querschnitt eines Bauelements, das durch Spiegeln der in den 2A bis 2C dargestellten Bauelementstruktur an der Kontaktzone 16 der Bodyzone 13 erhalten wird. Dieses Bauelement weist damit zwei Drainzonen 12 und auch zwei Sourcezonen 11, die jeweils symmetrisch zu der Kontaktzone 16 liegen. Die Drainzonen 12 sind hierbei an einen gemeinsamen Drainanschluss (nicht dargestellt) angeschlossen und die Sourcezonen 11 sind an einen gemeinsamen Sourceanschluss (nicht dargestellt) angeschlossen. Dieses Bauelement unterscheidet sich von dem in 6 dargestellten Bauelement dadurch, dass das aktive Transistorgebiet 110 außer im Bereich der ersten Kontaktöffnung und im Bereich einer zweiten Kontaktöffnung oberhalb der Sourcezonen 11 und der Kontaktzone 16 vollständig durch die Gate- und Feldelektrode 20 überdeckt wird, deren Lage in 7 gestrichelt dargestellt ist.
  • 8 zeigt ein weiteres Ausführungsbeispiel eines lateralen Transistorbauelements anhand eines horizontalen Querschnitts in einer Schnittebene, die der Schnittebene C-C entspricht. Dieses Bauelement weist zwei Transistorstrukturen gemäß der 1A bis 1C auf, die eine gemeinsame Gate- und Feldelektrode 20 (gestrichelt dargestellt) aufweisen. Die Drainzonen 12 sind hierbei an einen gemeinsamen Drainanschluss (nicht dargestellt) angeschlossen und die Sourcezonen 11 sind an einen gemeinsamen Sourceanschluss (nicht dargestellt) angeschlossen.
  • Selbstverständlich besteht auch die Möglichkeit, eine Vielzahl der zuvor erläuterten Transistorstrukturen in einem Halbleiterkörper vorzusehen und diese einzelnen Strukturen parallel zu schalten, indem die Sourcezonen der einzelnen Transistorstrukturen miteinander verbunden werden, indem die Drainzonen der einzelnen Transistorstrukturen miteinander verbunden werden und indem die Gate- und Feldelektroden miteinander verbunden werden bzw. indem eine gemeinsame Gate- und Feldelektrode für alle Transistorstrukturen vorgesehen wird.
  • Ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines lateralen Transistorbauelements gemäß 1 ist nachfolgend anhand der 9A bis 9I beschrieben. Diese Figuren zeigen jeweils vertikale Querschnitte durch den Halbleiterkörper 100 und der darauf aufgebrachten Strukturen während einzelner Verfahrensschritte des Herstellungsverfahrens.
  • Bezugnehmend auf 9A ist bei dem Verfahren zunächst vorgesehen, einen Halbleiterkörper 100 mit einem aktiven Transistorgebiet 110, in dem eine Bodyzone 13 und eine Driftzone 14 angeordnet sind, und mit einem das aktive Transistorgebiet 110 ringförmig umgebenden Isolationsgebiet 120 bereitzustellen. Das Isolationsgebiet 120 kann beispielsweise durch Ätzen eines ringförmigen Grabens in die erste Oberfläche 101 des Halbleiterkörpers 100 und durch Auffüllen des Grabens mit einem Isolationsmaterial, wie beispielsweise einem Oxid, hergestellt werden. Das Herstellen der Bodyzone 13 und der Driftzone 14 in dem aktiven Transistorgebiet 110 kann mittels herkömmlicher Implantations- und/oder Diffusionsverfahren erfolgen. Zur Herstellung der Driftzone 14 werden hierbei Dotierstoffatome des ersten Leitungstyps und zur Herstellung der Bodyzone 13 Dotierstoffatome des zweiten Leitungstyps in das aktive Transistorgebiet 110 eingebracht.
  • In den nächsten Verfahrenschritten, die im Ergebnis in 9C dargestellt sind, wird die Dielektrikumsschicht 30 auf der ersten Oberfläche 101 des Halbleiterkörpers 100 hergestellt. Das Herstellen dieser Dielektrikumsschicht 30 kann, bezugnehmend auf 9B, zunächst das Herstellen des dickeren Feldplattendielektrikums 32 und des schräg verlaufenden Übergangsbereichs 33 und anschließend, wie im Ergebnis in 9C dargestellt ist, das Herstellen des dünneren Gatedielektrikums 31 umfassen. Ein Verfahren zur Herstellung des Feldplattendielektrikums 32 mit dem schräg verlaufenden Übergangsbereich 33 ist nachfolgend anhand der 10A bis E noch erläutert.
  • Anstelle einer Dielektrikumsschicht 30 mit einem Übergangsbereich 33, in dem die Dicke kontinuierlich von der Dicke d1 zu der zweiten Dicke d2 zunimmt, könnte die Dielektrikumsschicht 30 auch mit einem stufenförmigen Übergangsbereich, realisiert werden. Dieser stufenförmige Übergangsbereich kann eine Stufe oder auch mehrere Stufen, wie dies in 2 dargestellt ist, umfassen.
  • Die Driftzone 14 wird beispielsweise zunächst so hergestellt, dass sie eine homogene bzw. eine annähernd homogene Dotierungskonzentration besitzt. Optional besteht die Möglichkeit, die effektive Dotierungskonzentration der Driftzone 14 in Stromflussrichtung zu variieren und zwar insbesondere so, dass die Driftzone 14 einen Abschnitt aufweist, in dem die effektive Dotierungskonzentration in Richtung der späteren Drainzone 12 kontinuierlich zunimmt. Eine derart variierende Dotierungskonzentration kann bezugnehmend auf 9B beispielsweise dadurch erreicht werden, dass unter Verwendung des Feldplattendielektrikums 32 und des kontinuierlich zunehmenden Übergangsbereichs 33 als Maske Dotierstoffatome eines zu dem Dotierungstyp der Driftzone 14 komplementären Leitungstyps mit einer Eindringtiefe im Bereich der Dicke d2 des Feldplattendielektrikums 32 implantiert werden. Die Dotierstoffatome werden hierbei durch die Dielektrikumsschicht in die Driftzone 14 implantiert, wobei die Menge der implantierten Dotierstoffatome mit zunehmender Dicke der Dielektrikumsschicht 30 geringer wird. In Bereiche der Driftzone, die durch das Feldelektrodendielektrikum 32 überdeckt sind, gelangen dadurch weniger Dotierstoffatome als in solche Bereiche, die nicht durch die Dielektrikumsschicht 30 überdeckt sind, bzw. die durch den in seiner Dicke zunehmenden Übergangsbereich 33 überdeckt sind. Die zu dem Dotierungstyp der Driftzone 14 komplementären Dotierstoffatome stellen eine Gegendotierung dar, so dass die effektive Dotierungskonzentration der Driftzone 14 in solchen Bereichen stärker reduziert wird, in die eine höhere Dosis von komplementären Dotierstoffatomen implantiert werden, als in solchen Bereichen, in die eine niedrigere Dosis der komplementären Dotierstoffatome implantiert werden. Im Bereich des Übergangsbereichs 33 nimmt die implantierte Dosis in Richtung der späteren Drainzone 12 aufgrund der zunehmenden Dicke des Übergangsbereichs kontinuierlich ab, so dass letztendlich die effektive Dotierungskonzentration der Driftzone 14 unterhalb des Übergangsbereichs kontinuierlich zunimmt. Bei einem anderen Ausführungsbeispiel werden Dotierstoffatome desselben Leitungstyps wie Dotierstoffatome der Driftzone mit einer Eindringtiefe im Bereich der Dicke des d2 des Feldplattendielektrikums 32 implantiert. Hieraus resultiert eine Driftzone mit einer in Richtung der späteren Drainzone abnehmenden Dotierungskonzentration.
  • Vor oder nach Herstellen der Driftzone eine RESURF-Zone durch Ionenimplantation hergestellt werden, die sich unterhalb der Driftzone 14 entlang der Driftzone 14 erstreckt und die komplementär zu der Driftzone 14 dotiert ist.
  • Die Dielektrikumsschicht 30 überdeckt den aktiven Bereich 110 zunächst vollständig. Abhängig von der Art der Herstellung der Dielektrikumsschicht 30 kann die Dielektrikumsschicht 30 auch das Isolationsgebiet 120 überdecken, wie dies in 9C dargestellt ist. Die Dielektrikumsschicht 30 überdeckt das Isolationsgebiet 120 beispielsweise dann, wenn die Dielektrikumsschicht 30 mittels eines Abscheideverfahrens hergestellt wird. Die Dielektrikumsschicht 30 könnte auch als thermische Oxidschicht realisiert sein und würde in diesem Fall durch thermische Oxidation der ersten Oberfläche 101 des Halbleiterkörpers 100 hergestellt. In diesem Fall würde die Oberfläche des Isolationsgebietes 30 nicht oxidiert, so dass die Dielektrikumsschicht 30 in diesem Fall das Isolationsgebiet 120 nicht überdeckt. Die nachfolgend erläuterte Gate- und Feldelektrode 20 reicht jedoch in jedem Fall im Bereich der Drainzone 12 über das aktive Transistorgebiet 110 hinaus bis über das Isolationsgebiet 120.
  • Diese Gate- und Feldelektrode 20 wird bezugnehmend auf 9D auf der Dielektrikumsschicht 30 hergestellt, und zwar so, dass sie oberhalb der Dielektrikumsschicht 30 das aktive Transistorgebiet 110 zunächst vollständig überdeckt und dass sie – unabhängig davon, ob die Dielektrikumsschicht 30 auch auf dem Isolationsgebiet 120 angeordnet ist – das Isolationsgebiet 120 überlappt, d. h. auch oberhalb des Isolationsgebiets 120 angeordnet ist. Die Gate- und Feldelektrode 20 kann aus einem herkömmlichen Elektrodenmaterial zur Herstellung von Gateelektroden und Feldelektroden bestehen, wie beispielsweise aus einem hochdotierten polykristallinen Halbleitermaterial wie beispielsweise Polysilizium. Die Gate- und Feldelektrode 20 wird beispielsweise mittels eines Abscheideprozesses hergestellt.
  • Bezugnehmend auf 9E wird anschließend das erste Kontaktloch 21 in der Gate- und Feldelektrode 20 hergestellt. Das Herstellen dieses Kontaktlochs oder dieser Kontaktöffnung 21 erfolgt beispielsweise mittels eines Ätzprozesses, insbesondere eines anisotropen Ätzprozesses unter Verwendung einer Ätzmaske (in 3E nicht dargestellt). Das Ätzverfahren zum Herstellen der ersten Kontaktöffnung 22 ist beispielsweise so gewählt, dass es das Material der Gate- und Feldelektrode 20 selektiv zu dem Material der Dielektrikumsschicht 30 ätzt, so dass die Dielektrikumsschicht 30 am Boden der ersten Kontaktöffnung 21 zunächst noch vorhanden ist. Bezugnehmend auf 1C, sind die Abmessungen der ersten Kontaktöffnung 21 beispielsweise so gewählt, dass die Kontaktöffnung in horizontaler Richtung jeweils zu dem Isolationsgebiet 120 beabstandet ist, das Isolationsgebiet 120 also nicht überlappt. Die Gate- und Feldelektrode 20 kann beispielsweise so hergestellt werden, dass sie die Bodyzone 13 zunächst vollständig überdeckt und dass sie anschließend über Teilen der Bodyzone 13 wieder entfernt wird.
  • In nächsten Verfahrenschritten, die im Ergebnis in 9F dargestellt sind, werden die Sourcezone 11 und die Drainzone 12 hergestellt. Hierzu wird die Dielektrikumsschicht 30 dort, wo sie oberhalb der Bodyzone 13 freiliegt vollständig entfernt. Das Entfernen der Dielektrikumsschicht 30 umfasst beispielsweise ein anisotropes Ätzverfahren, das so gewählt ist, dass es das Material der Dielektrikumsschicht 30 selektiv gegenüber dem Halbleitermaterial des Halbleiterkörpers 100 und selektiv gegenüber dem Elektrodenmaterial der Gate- und Feldelektrode 20 ätzt. Gleichzeitig wird auch die Dielektrikumsschicht 30 am Boden der ersten Kontaktöffnung 21 geätzt. Da die Dielektrikumsschicht 30 über der Bodyzone 13 die geringere erste Dicke d1 und am Boden der ersten Kontaktöffnung 21 die größere zweite Dicke d2 aufweist, ist während des Ätzverfahrens zu einem Zeitpunkt, zu dem die Dielektrikumsschicht 30 über der Bodyzone bereits vollständig entfernt ist, am Boden der ersten Kontaktöffnung 21 noch eine Restschicht der Dielektrikumsschicht 30 vorhanden. Es besteht damit die Möglichkeit, das Ätzverfahren entweder solange durchzuführen, bis die Dielektrikumsschicht 30 oberhalb der Bodyzone 13 und am Boden der ersten Kontaktöffnung 21 entfernt ist, oder das Ätzverfahren so zu steuern, dass die Dielektrikumsschicht 30 oberhalb der Bodyzone 13 entfernt wird, während am Boden der ersten Kontaktöffnung 21 noch ein Teil der Dielektrikumsschicht 30 verbleibt. Dieser optional am Boden der ersten Kontaktöffnung 21 verbleibende Teil der Dielektrikumsschicht 30 ist in 9F gestrichelt dargestellt.
  • Bezugnehmend auf 9F umfasst das Herstellen der Sourcezone 11 das Herstellen einer Maskenschicht 202, die die freiliegende Bodyschicht 13 abschnittsweise abdeckt. Bei dem in 9F dargestellten Ausführungsbeispiel ist der Bereich der Bodyzone 13, die durch die Maskenschicht 202 abgedeckt wird, ein Bereich, der in Richtung des Isolationsgebiets 120 liegt, bzw. ein Bereich, der in einem der Driftzone 14 abgewandten Bereich der ersten Kontaktöffnung 21 liegt.
  • Das Herstellen der Sourcezone 11 und der Drainzone 12 umfasst außerdem das Einbringen von in die Bodyzone 13 bzw. die Driftzone 14. In die Bodyzone 13 werden hierbei Dotierstoffatome in den Bereich eingebracht, der durch die Maske 202 freigelassen ist. Sofern am Boden der zweiten Kontaktöffnung 22 ein Teil der Dielektrikumsschicht 30 noch vorhanden ist, werden die Dotierstoffatome durch diesen verbliebenen Teil der Dielektrikumsschicht 30 hindurch in die Driftzone 14 implantiert. Die eingebrachten Dotierstoffatome werden anschließend durch thermische Behandlung aktiviert.
  • Gemäß einem Ausführungsbeispiel ist vorgesehen, zumindest zur Herstellung der Sourcezone 11 zwei Implantationen durchzuführen, nämlich eine flache Implantation, die auch als LDD-Implantation bezeichnet wird, und eine tiefe Implantation mit hoher Dosis, die auch als HDD-Implantation bezeichnet wird. Zumindest vor der HDD-Implantation wird ein Abstandshalter (Spacer) 203 auf die Seitenwand der Gate- und Feldelektrode 20 aufgebracht, um den Abstand des hochdotierten Gebiets zu der späteren Kanalzone einzustellen. Bei einem Verfahren wird bereits ein erster Spacer vor der LDD-Implantation und auf dem ersten Spacer dann ein zweiter Spacer vor der HDD-Implantation hergestellt. Entsprechende Spacer können auch in dem ersten Kontaktloch 21 hergestellt werden.
  • Bezugnehmend auf 9G wird die optionale Kontaktzone 16 in der Bodyzone 13 hergestellt. Hierzu wird eine Maske 204 hergestellt, die die erste Kontaktöffnung 21 vollständig auffüllt und die nur solche Bereiche der Bodyzone 13 freilässt, in die Dotierstoffatome zur Herstellung der Kontaktzone 16 implantiert werden sollen.
  • Die zur Herstellung der Kontaktzone 16 implantierten Dotierstoffatome werden anschließend durch thermisch Behandlung aktiviert, um dadurch die Kontaktzone 16 herzustellen. In diesem Zusammenhang sei darauf hingewiesen, dass die zur Herstellung der Sourcezone 11 und der Drainzone 12 und die zur Herstellung der Kontaktzone 16 implantierten Dotierstoffatome durch ein gemeinsame thermische Behandlung aktiviert werden können, so dass beispielsweise die Sourcezone 11 und die Drainzone 12 bei dem in 9F dargestellten Verfahrensschritten erst nach Durchführung des in 9G dargestellten Herstellungsschrittes entstehen.
  • Bei Herstellung eines IGBT wird die Drainzone 12 durch gemeinsame Implantation bei der Herstellung der Kontaktzone 16 hergestellt, so dass die erste Kontaktöffnung 21 bei Herstellung der Sourcezone vollständig durch eine Maske überdeckt ist.
  • Nach Herstellen der Sourcezone 11, der Drainzone 12 und der Kontaktzone 16 und nach Entfernen der Maske 204 wird bezugnehmend auf 9H eine Kontaktelektrode 44 hergestellt. Diese Kontaktelektrode 44 ist beispielsweise eine Metall-Halbleiterverbindung, wie beispielsweise Kobalt-Silizid. Dieses Silizid kann selbstjustiert als sogenanntes Salizid (self aligned silicide) in solchen Bereichen hergestellt werden, in denen die Sourcezone 11 und die Kontaktzone 16 frei liegen..
  • Hierzu wird das Metall ganzflächig auf die Oberfläche durch beispielsweise Sputtern aufgebracht. In einem thermischen Schritt verbindet sich ein Teil des auf Silizium liegenden Metalls mit diesem zu Silizid. Anschließend wird nasschemisch das unreagierte Metall selektiv zum reagierten -Silizid und den anderen offen liegenden Schichten der Vorprozessierung (in der Regel Siliziumoxid) entfernt werden.
  • Sofern am Boden der ersten Kontaktöffnung 21 die Dielektrikumsschicht 30 vollständig entfernt wurde, wird auch am Boden der ersten Kontaktöffnung 21 eine Kontaktelektrode 42 durch denselben Prozess hergestellt, durch den die Kontaktelektrode 44 hergestellt wird. Sofern eine Restschicht der Dielektrikumsschicht 30 am Boden der ersten Kontaktöffnung 21 vorhanden ist (in 9G gestrichelt dargestellt) unterbleibt die Herstellung einer solchen Kontaktelektrode 42 in der ersten Kontaktöffnung 21.
  • Durch denselben Prozess, durch den die Kontaktelektrode 44 der Sourcezone 11 hergestellt wird, wird auch eine Kontaktelektrode 46 auf der Gate- und Feldelektrode 20 hergestellt und zwar auf allen freiliegenden Bereichen der Gate- und Feldelektrode 20.
  • Bezugnehmend auf 9I werden anschließend die Sourceelektrode 41, die Drainelektrode 42 und die Gate-Anschlusselektrode 45 hergestellt. Hierzu wird beispielsweise zunächst ganzflächig die Isolationsschicht 50 abgeschieden und anschließend werden Kontaktöffnungen oberhalb der Kontaktelektroden 41, 45 der Source- und Bodyzonen 11, 13 bzw. der Gate- und Feldelektrode 20 und oberhalb der Drainzone 12 in die Isolationsschicht geätzt, in die anschließend ein Elektrodenmaterial, wie beispielsweise Metall eingebracht wird.
  • Die optional am Boden der ersten Kontaktöffnung 21 noch vorhandene Restschicht der Dielektrikumsschicht 30 wird vor dem Herstellen der Drainelektrode 42 und gegebenenfalls noch vor Herstellen der Isolationsschicht 50 entfernt.
  • Zur Herstellung eines Bauelements gemäß der 2A bis 2C kann das Verfahren auf einfache Weise dadurch abgewandelt werden, dass über der Bodyzone 13 die zweite Kontaktöffnung 22 in der Gate- und Feldelektrode 20 hergestellt wird, anstelle die Bodyzone 13 dort bis an das Isolationsgebiet 120 freizulegen.
  • Ein Verfahren zur Herstellung einer Dielektrikumsschicht 30 mit einem Übergangsbereich 33, in dem die Dicke kontinuierlich zunimmt, wird nachfolgend anhand der 10A bis 10E erläutert. Es sei darauf hingewiesen, dass dieses Verfahren nicht darauf beschränkt ist, für die Herstellung einer Dielektrikumsschicht in einem lateralen Transistorbauelement verwendet zu werden.
  • Bezugnehmend auf 10A sieht das Verfahren vor, eine Dielektrikumsschicht 30 auf einem Halbleiterkörper 100 und eine erste Maskenschicht 301 auf der Dielektrikumsschicht 30 herzustellen. Die Dielektrikumsschicht 30' ist beispielsweise eine Oxidschicht, die durch einen Abscheideprozess oder durch thermische Oxidation hergestellt werden kann. Die erste Maskenschicht 301 ist beispielsweise Oxid aus Herstellung mit einem RTCVD Verfahren oder TEOS. Verglichen mit thermischem oder verdichtetem Oxid ist die Ätzrate erhöht.
  • Bezugnehmend auf 10B wird anschließend eine zweite Maskenschicht 302 hergestellt und die erste Maskenschicht 301 und die Dielektrikumsschicht 30' werden, beispielsweise durch ein anisotropes Ätzverfahren, in solchen Bereichen entfernt, die durch die zweite Maskenschicht 302 freigelassen sind. Hierdurch entsteht ein Schichtstapel der Dielektrikumsschicht 30, der ersten Maskenschicht 301 und der zweiten Maskenschicht 302, wobei an einer Seitenwand dieses Schichtstapels die Dielektrikumsschicht 30 und die erste Maskenschicht 301 freiliegen.
  • Anschließend wird ein isotroper Ätzprozess durchgeführt, der die Dielektrikumsschicht 30 und die erste Maskenschicht 301, nicht jedoch die zweite Maskenschicht 302 ätzt. Die Dielektrikumsschicht 30, die erste Maskenschicht 301 und der Ätzprozess sind so aufeinander abgestimmt, dass die erste Maskenschicht 301 mit einer höheren Ätzgeschwindigkeit (Ätzrate) geätzt wird als die Dielektrikumsschicht 30. Das Verhältnis zwischen der Ätzrate, mit der die Dielektrikumsschicht 30 geätzt wird und der Ätzrate, mit der die Maskenschicht 301 geätzt wird, beträgt beispielsweise zwischen 1:3 und 1:5 Die unterschiedlichen Ätzraten bewirken, dass zu Beginn des Ätzprozesses die Maskenschicht 301 in horizontaler Richtung schneller geätzt wird als die Dielektrikumsschicht 30. Dadurch wird durch die Maskenschicht 301 ein horizontal verlaufender Abschnitt der Dielektrikumsschicht 30 freigelegt, in dem die Dielektrikumsschicht 30 dann ebenfalls geätzt wird. Dies ist während zweier verschiedener Stadien des Ätzverfahrens in den 10C und 10D dargestellt. Wird das Ätzverfahren solange fortgeführt, bis durch den Ätzprozess die Dielektrikumsschicht 30 am Rand, d. h. in dem Bereich, der nach Herstellung des Schichtstapels freilag, bis nach unten auf den Halbleiterkörper 100 zurückgeätzt ist, entsteht eine schräg verlaufende Kante der Dielektrikumsschicht 30. Nach Herstellen dieser schräg verlaufenden Kante werden die erste Maskenschicht 301 und die zweite Maskenschicht 302 entfernt, was im Ergebnis in 4E dargestellt ist. Ergebnis ist eine Dielektrikumsschicht 30 mit einem kontinuierlich in seiner Dicke zunehmenden Übergangsbereich, der als Übergangsbereich 33 bei dem zuvor erläuterten lateralen Transistorbauelement verwendet werden kann, und mit einem Abschnitt, in dem die Dicke der Dielektrikumsschicht 30 nicht reduziert wurde, der als Feldplattendielektrikum 32 bei dem zuvor erläuterten Bauelement verwendet werden kann. Das Gatedielektrikum 31 kann durch einen zusätzlichen Abscheide- oder Oxidationsprozess hergestellt werden.

Claims (22)

  1. Transistorbauelement, das aufweist: einen Halbleiterkörper (100); ein in dem Halbleiterkörper (100) angeordnetes aktives Transistorgebiet (110); ein das aktive Transistorgebiet in dem Halbleiterkörper (100) ringförmig umgebendes Isolationsgebiet (120); eine Sourcezone (11), eine Drainzone (12), eine Bodyzone (13) und eine Driftzone (14) in dem aktiven Transistorgebiet (110), wobei die Sourcezone (11) und die Drainzone (12) in lateraler Richtung des Halbleiterkörpers (100) beabstandet sind und die Bodyzone (13) zwischen der Sourcezone (11) und der Driftzone (14) und die Driftzone (14) zwischen der Bodyzone (13) und der Drainzone angeordnet ist; eine Gate- und Feldelektrode (20), wobei die Gate- und Feldelektrode (20) oberhalb des aktiven Transistorgebiets (110) angeordnet ist, das Isolationsgebiet (120) wenigstens im Bereich der Drainzone (12) überlappt, gegenüber dem aktiven Transistorgebiet (100) durch eine Dielektrikumsschicht (30) isoliert ist, die im Bereich der Bodyzone (13) eine erste Dicke (d1) und im Bereich der Driftzone (14) abschnittsweise eine zweite Dicke (d2), die größer als die erste Dicke (d1) ist, aufweist und wobei die Gate- und Feldelektrode (20) eine erste Kontaktöffnung (21) oberhalb der Drainzone (12) aufweist; und eine Drainelektrode (41), die die Drainzone (12) durch die erste Kontaktöffnung (21) kontaktiert.
  2. Transistorbauelement nach Anspruch 1, bei dem die Gate- und Feldelektrode (20) außerhalb der ersten Kontaktöffnung (21) die Driftzone vollständig überdeckt.
  3. Transistorbauelement nach Anspruch 1 oder 2, bei dem die Drainzone (12) zu dem Isolationsgebiet beabstandet ist.
  4. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Dielektrikumsschicht (30) einen Übergangsbereich (33) aufweist, in dem eine Dicke der Dielektrikumsschicht (30) kontinuierlich oder in wenigstens einer Stufe von der ersten Dicke (d1) zu der zweiten Dicke (d2) zunimmt.
  5. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die erste Dicke zwischen 5 nm und 40 nm beträgt.
  6. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die zweite Dicke zwischen 20 nm und 500 nm beträgt.
  7. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem das aktive Transistorgebiet (110) einen Rand aufweist, an dem das aktive Transistorgebiet (110) an das Isolationsgebiet grenzt, wobei die Gate- und Feldelektrode (20) diesen Rand im Bereich der Drainzone (12) überlappt.
  8. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Gate- und Feldelektrode (20) eine durchgehende Elektrode ist.
  9. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Sourcezone (11) und die Bodyzone (13) elektrisch an die Sourceelektrode (43) angeschlossen sind.
  10. Transistorbauelement nach Anspruch 9, bei dem eine Kontaktelektrode (44) zwischen der Sourceelektrode (43) und der Sourcezone (11) und der Bodyzone (13) angeordnet ist und/oder bei dem eine Kontaktelektrode (42) zwischen der Drainelektrode (41) und der Drainzone (12) angeordnet ist.
  11. Transistorbauelement nach Anspruch 10, bei dem die Kontaktelektrode (42, 44) eine Metall-Halbleiter-Verbindung aufweist.
  12. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Driftzone (11) einen Abschnitt (15) aufweist, in dem eine effektive Dotierungskonzentration der Driftzone (11) in Richtung der Drainzone (11) kontinuierlich zunimmt oder abnimmt.
  13. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem das Isolationsgebiet (120) ein STI-Gebiet oder ein LOCOS-Gebiet aufweist.
  14. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Gate- und Feldelektrode (20) eine zweite Kontaktöffnung oberhalb der Sourcezone (11) aufweist und das aktive Transistorgebiet außerhalb der ersten und der zweiten Kontaktöffnung vollständig überdeckt.
  15. Transistorbauelement nach einem der vorangehenden Ansprüche, das eine erste Sourcezone (11) und eine zweite Sourcezone (11) aufweist, die symmetrisch zu der Drainzone (12) angeordnet sind.
  16. Verfahren zur Herstellung eines Transistorbauelements, das aufweist: Bereitstellen eines Halbleiterkörpers (100) mit einem aktiven Transistorgebiet (110), in dem eine Bodyzone (13) und eine Driftzone (14) angeordnet sind, und mit einem das aktive Transistorgebiet in dem Halbleiterkörper (100) ringförmig umgebenden Isolationsgebiet (120); Herstellen einer Dielektrikumsschicht (31), die im Bereich der Bodyzone (13) eine erste Dicke (d1) und im Bereich der Driftzone (14) abschnittsweise eine zweite Dicke (d2), die größer als die erste Dicke (d1) ist, aufweist; Herstellen einer Gate- und Feldelektrode (20) auf der Dielektrikumsschicht (30) derart, dass die Gate- und Feldelektrode (20) das Isolationsgebiet überlappt; Herstellen einer ersten Kontaktöffnung (21) in der Gate- und Feldelektrode oberhalb der Driftzone (14); Herstellen einer Sourcezone (11) durch Einbringen von Dotierstoffatomen in die Bodyzone (13) und Herstellen einer Drainzone (12) durch Einbringen von Dotierstoffatomen über die erste Kontaktöffnung (21) in die Driftzone (14); Herstellen einer die Sourcezone (11) und die Bodyzone (12) kontaktierenden Sourceelektrode (43) und Herstellen einer die Drainzone (12) kontaktierenden Drainelektrode (41) in der ersten Kontaktöffnung (21).
  17. Verfahren nach Anspruch 16, bei dem die erste Kontaktöffnung (21) der Gate- und Feldelektrode (20) in lateraler Richtung des Halbleiterkörpers (100) beabstandet zu dem Isolationsgebiet (120) hergestellt wird.
  18. Verfahren nach Anspruch 16 oder 17, das weiterhin aufweist: Herstellen einer Body-Anschlusszone (16) des gleichen Leitungstyps wie die Bodyzone (13), jedoch höher dotiert in der Bodyzone (13) durch Einbringen von Dotierstoffatomen in die Bodyzone (13).
  19. Verfahren nach Anspruch 18, das weiterhin aufweist: Herstellen einer die Sourcezone (11) und die Body-Anschlusszone (16) kontaktierenden Kontaktelektrode (44).
  20. Verfahren nach einem der Ansprüche 17 bis 19, bei dem bei Einbringen der Dotierstoffe zum Herstellen der Drainzone (12) die Dielektrikumsschicht (30) im Bereich der zweiten Kontaktöffnung (22) wenigstens teilweise vorhanden ist und bei dem die Dielektrikumsschicht vor dem Herstellen der Drainelektrode (41) entfernt wird.
  21. Verfahren nach einem der Ansprüche 16 bis 20, bei dem das Herstellen der Dielektrikumsschicht (30) aufweist: Herstellen einer ersten Dielektrikumsschicht mit der zweiten Dicke (d2) auf dem aktiven Transistorgebiet; Herstellen einer ersten Maskenschicht auf der ersten Dielektrikumsschicht; Herstellen einer zweiten Maskenschicht auf der ersten Maskenschicht; Entfernen der ersten Dielektrikumsschicht und der ersten Maskenschicht unter Verwendung der zweiten Maskenschicht als Maske oberhalb der Bodyzone, so dass ein Schichtstapel mit der ersten Dielektrikumsschicht, der ersten Maskenschicht und der zweiten Maskenschicht entsteht, der eine Seite aufweist, an der die erste Dielektrikumsschicht und die erste Maskenschicht frei liegen; Durchführen eines isotropen Ätzprozesses im Bereich der Seitenwand durch den die erste Dielektrikumsschicht und die erste Maskenschicht geätzt werden, wobei die erste Dielektrikumsschicht eine geringere Ätzrate als die erste Maskenschicht aufweist, so dass eine schräg verlaufende Kante der ersten Dielektrikumsschicht entsteht; Entfernen der ersten und der zweiten Maskenschicht; Herstellen einer zweiten Dielektrikumsschicht mit der ersten Dicke auf freiliegenden Bereichen des aktiven Transistorgebiets.
  22. Verfahren nach Anspruch 21, das weiterhin aufweist: Einbringen von Dotierstoffatomen durch die Dielektrikumsschicht (30) im Bereich der schräg verlaufenden Kante (33) in die Driftzone (14).
DE102011087845.9A 2011-12-06 2011-12-06 Laterales transistorbauelement und verfahren zu dessen herstellung Active DE102011087845B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102011087845.9A DE102011087845B4 (de) 2011-12-06 2011-12-06 Laterales transistorbauelement und verfahren zu dessen herstellung
CN201210518245.4A CN103151377B (zh) 2011-12-06 2012-12-05 横向晶体管组件及其制造方法
US13/707,386 US8809952B2 (en) 2011-12-06 2012-12-06 Lateral transistor component and method for producing same
US14/321,302 US9166039B2 (en) 2011-12-06 2014-07-01 Lateral transistor component and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011087845.9A DE102011087845B4 (de) 2011-12-06 2011-12-06 Laterales transistorbauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
DE102011087845A1 DE102011087845A1 (de) 2013-06-06
DE102011087845B4 true DE102011087845B4 (de) 2015-07-02

Family

ID=48431245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011087845.9A Active DE102011087845B4 (de) 2011-12-06 2011-12-06 Laterales transistorbauelement und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (2) US8809952B2 (de)
CN (1) CN103151377B (de)
DE (1) DE102011087845B4 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
US20140167173A1 (en) * 2012-12-14 2014-06-19 Broadcom Corporation Increasing the breakdown voltage of a metal oxide semiconductor device
US9490322B2 (en) 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
US9190279B2 (en) * 2013-04-25 2015-11-17 Vanguard International Semiconductor Corporation Semiconductor device and methods for forming the same
US9466715B2 (en) * 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS transistor having a gate dielectric with multiple thicknesses
US9449968B2 (en) * 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device
TW201528486A (zh) * 2014-01-15 2015-07-16 Silicon Optronics Inc 影像感測裝置及其製造方法
JP2016025100A (ja) * 2014-07-16 2016-02-08 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
US9947544B2 (en) * 2014-07-31 2018-04-17 Mitsubishi Electric Corporation Method of manufacturing semiconductor device including forming protective film within recess in substrate
KR102177431B1 (ko) 2014-12-23 2020-11-11 주식회사 키 파운드리 반도체 소자
JP2017034066A (ja) * 2015-07-31 2017-02-09 シナプティクス・ジャパン合同会社 半導体装置
US9911845B2 (en) * 2015-12-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage LDMOS transistor and methods for manufacturing the same
US9871135B2 (en) 2016-06-02 2018-01-16 Nxp Usa, Inc. Semiconductor device and method of making
CN107564815B (zh) * 2016-06-30 2021-05-14 株洲中车时代半导体有限公司 一种制作功率半导体的方法
CN107634056B (zh) * 2016-07-07 2021-06-29 联华电子股份有限公司 半导体装置及其形成方法
CN106206735B (zh) * 2016-07-19 2019-12-10 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
US9899513B1 (en) * 2016-12-29 2018-02-20 Macronix International Co., Ltd. Lateral diffused metal oxide semiconductor transistor and manufacturing method thereof
CN108281484A (zh) * 2017-01-05 2018-07-13 旺宏电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
US9905687B1 (en) 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
EP3404722B1 (de) 2017-05-17 2021-03-24 Nxp B.V. Verfahren zur herstellung einer halbleiterschaltvorrichtung
CN109888015A (zh) * 2017-12-06 2019-06-14 无锡华润上华科技有限公司 Ldmos器件及其制备方法
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
CN109103106B (zh) * 2018-08-06 2021-08-20 上海华虹宏力半导体制造有限公司 横向扩散金属氧化物半导体的制备方法
KR102642021B1 (ko) * 2019-01-31 2024-02-29 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US11257916B2 (en) * 2019-03-14 2022-02-22 Semiconductor Components Industries, Llc Electronic device having multi-thickness gate insulator
JP7216629B2 (ja) * 2019-09-12 2023-02-01 株式会社東芝 半導体装置
US11195949B2 (en) * 2019-10-21 2021-12-07 Semiconductor Components Industries, Llc Laterally diffused metal-oxide-semiconductor (LDMOS) transistors
CN111785633B (zh) * 2020-06-11 2022-11-04 上海华虹宏力半导体制造有限公司 Ldmos器件的制备方法和ldmos器件
US20220199611A1 (en) * 2020-12-21 2022-06-23 Texas Instruments Incorporated Insulated-gate bipolar transistor with integrated schottky barrier
CN116314324A (zh) * 2021-12-20 2023-06-23 联华电子股份有限公司 半导体装置以及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1191601A1 (de) * 2000-09-21 2002-03-27 STMicroelectronics S.r.l. Laterale DMOS-Transistoranordnung
DE10210662A1 (de) * 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement
WO2004090973A1 (en) * 2003-04-11 2004-10-21 Power Electronics Design Centre Power integrated circuits
US20060017102A1 (en) * 2004-07-22 2006-01-26 Macronix International Co., Ltd. LDMOS device and method of fabrication
DE102006033692A1 (de) * 2006-07-20 2008-01-31 Austriamicrosystems Ag Strukturiertes Dielektrikum für LDMOS-Transistor und Verfahren zur Herstellung
DE102009051745A1 (de) * 2009-11-03 2011-05-05 Austriamicrosystems Ag Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4020478C2 (de) * 1989-07-04 2001-03-29 Fuji Electric Co Ltd Mos Halbleitervorrichtung
JPH11195712A (ja) * 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法
US6441431B1 (en) * 1998-12-04 2002-08-27 Texas Instruments Incorporated Lateral double diffused metal oxide semiconductor device
JP3831602B2 (ja) * 2000-12-07 2006-10-11 三洋電機株式会社 半導体装置の製造方法
JP2002314065A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
EP1321985B1 (de) * 2001-12-20 2007-10-24 STMicroelectronics S.r.l. Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren
JP3897801B2 (ja) * 2005-08-31 2007-03-28 シャープ株式会社 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
US7671411B2 (en) * 2006-03-02 2010-03-02 Volterra Semiconductor Corporation Lateral double-diffused MOSFET transistor with a lightly doped source
JP4611270B2 (ja) * 2006-09-27 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
US8598000B2 (en) * 2010-03-30 2013-12-03 Volterra Semiconductor Corporation Two step poly etch LDMOS gate formation
US20110241112A1 (en) * 2010-03-31 2011-10-06 Zuniga Marco A LDMOS Device with P-Body for Reduced Capacitance
CN101969074B (zh) * 2010-10-28 2012-07-04 电子科技大学 一种高压ldmos器件
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1191601A1 (de) * 2000-09-21 2002-03-27 STMicroelectronics S.r.l. Laterale DMOS-Transistoranordnung
DE10210662A1 (de) * 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement
WO2004090973A1 (en) * 2003-04-11 2004-10-21 Power Electronics Design Centre Power integrated circuits
US20060017102A1 (en) * 2004-07-22 2006-01-26 Macronix International Co., Ltd. LDMOS device and method of fabrication
DE102006033692A1 (de) * 2006-07-20 2008-01-31 Austriamicrosystems Ag Strukturiertes Dielektrikum für LDMOS-Transistor und Verfahren zur Herstellung
DE102009051745A1 (de) * 2009-11-03 2011-05-05 Austriamicrosystems Ag Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren

Also Published As

Publication number Publication date
DE102011087845A1 (de) 2013-06-06
US20130140632A1 (en) 2013-06-06
CN103151377B (zh) 2016-01-06
US8809952B2 (en) 2014-08-19
US20140339634A1 (en) 2014-11-20
CN103151377A (zh) 2013-06-12
US9166039B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE10239310B4 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE112009003199T5 (de) Lateraler MOSFET mit einer Substrat-Drainverbindung
DE102014116706B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006045126A1 (de) Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R130 Divisional application to

Ref document number: 102011122906

Country of ref document: DE

R016 Response to examination communication
R130 Divisional application to

Ref document number: 102011122906

Country of ref document: DE

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102011122988

Country of ref document: DE

Ref document number: 102011122906

Country of ref document: DE

R130 Divisional application to

Ref document number: 102011122906

Country of ref document: DE

Effective date: 20150326

Ref document number: 102011122988

Country of ref document: DE

Effective date: 20150326

Ref document number: 102011122906

Country of ref document: DE

Effective date: 20121215

Ref document number: 102011122988

Country of ref document: DE

Effective date: 20121215

R020 Patent grant now final
R082 Change of representative