DE102013007685B4 - Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung - Google Patents

Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102013007685B4
DE102013007685B4 DE102013007685.4A DE102013007685A DE102013007685B4 DE 102013007685 B4 DE102013007685 B4 DE 102013007685B4 DE 102013007685 A DE102013007685 A DE 102013007685A DE 102013007685 B4 DE102013007685 B4 DE 102013007685B4
Authority
DE
Germany
Prior art keywords
type
epitaxial layer
layer
source region
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102013007685.4A
Other languages
English (en)
Other versions
DE102013007685A1 (de
Inventor
Naoki Tega
Digh Hisamoto
Takashi Takahama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE102013007685A1 publication Critical patent/DE102013007685A1/de
Application granted granted Critical
Publication of DE102013007685B4 publication Critical patent/DE102013007685B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Siliziumkarbid-Halbleiterbauelement mit einem Substrat (101, 201, 301) von einem ersten Leitfähigkeitstyp aus Siliziumkarbid mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei die zweite Hauptfläche eine der ersten Hauptfläche gegenüberliegende Oberfläche ist; einer Epitaxieschicht (102, 202, 302) aus Siliziumkarbid, die auf der ersten Hauptfläche des Substrats ausgebildet ist; einer Innenschicht (105, 205, 305) von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wobei die Innenschicht an einer Oberfläche der Epitaxieschicht in der Epitaxieschicht ausgebildet ist; einem Sourcebereich (107, 111, 207, 211, 307, 311), der in einem Abstand vom Endabschnitt der Innenschicht an der Oberfläche der Epitaxieschicht in der Innenschicht ausgebildet ist; einem Kanalbereich (109, 112, 209, 212, 309, 312), der zwischen einem Endabschnitt der Innenschicht und dem Sourcebereich an der Oberfläche der Epitaxieschicht in der Innenschicht ausgebildet ist; einer Gate-Isolierschicht (116, 216, 316), die mit dem Kanalbereich in Kontakt steht; einer Gate-Elektrode (117, 217, 317), die mit der Gate-Isolierschicht in Kontakt steht; und mit einem Drainbereich (103, 203, 303) vom ersten Leitfähigkeitstyp, der an der zweiten Hauptfläche des Substrats im Substrat ausgebildet ist, wobei der Sourcebereich umfaßt: einen ersten Sourcebereich (111, 211, 311) vom ersten Leitfähigkeitstyp; und einen zweiten Sourcebereich (107, 207, 307) vom ersten Leitfähigkeitstyp, der in einem Abstand vom Endabschnitt der Innenschicht in Kontakt mit dem ersten Sourcebereich zwischen dem Endabschnitt der Innenschicht und dem ersten Sourcebereich ausgebildet ist, und wobei der Kanalbereich umfaßt: ...

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung. Insbesondere betrifft die vorliegende Erfindung ein Siliziumkarbid-Halbleiterbauelement, das von einer Anzahl von Leistungshalbleiterelementen mit einem Siliziumkarbidsubstrat gebildet wird, und ein Verfahren, das bei der Herstellung des Halbleiterbauelements angewendet wird.
  • Stand der Technik
  • Als Metall-Isolator-Halbleiter-Feldeffekttransistoren (MISFETs) für Leistungshalbleiterbauelemente werden bisher vor allem Leistungs-MISFETs mit einem Silizium-(Si)-Substrat (im folgenden als ”Si-Leistungs-MISFET” bezeichnet) verwendet.
  • Ein Leistungs-MISFET mit einem Siliziumkarbid-(SiC)-Substrat (im folgenden als ”SiC-Leistungs-MISFET” bezeichnet) weist gegenüber einem Si-Leistungs-MISFET eine höhere Spannungsfestigkeit und einen kleineren Verlust auf. SiC-Leistungs-MISFETs haben daher auf dem Gebiet der Energieeinsparung und der umweltfreundlichen Invertertechnologie an Attraktivität gewonnen.
  • Bei einem SiC-Leistungs-MISFET ist im Vergleich zu einem Si-Leistungs-MISFET bei gleicher Spannungsfestigkeit der Widerstand im Ein-Zustand geringer. Der Grund dafür ist, daß Siliziumkarbid (SiC) eine hohe elektrische Durchbruchfeldstärke aufweist, die um etwa das siebenfache höher liegt als die von Silizium (Si), weshalb die Dicke der Epitaxieschicht, die als Driftschicht dient, verringert werden kann. Die bisher erreichten Eigenschaften liegen jedoch noch weit unter denen, die mit Siliziumkarbid (SiC) theoretisch erzielt werden können. So ist zum Beispiel unter dem Gesichtspunkt einer effektiven Ausnutzung der Energie eine weitere Verringerung des Widerstands im Ein-Zustand erforderlich.
  • Ein Problem, das für SiC-Leistungs-MISFETs typisch ist und das hinsichtlich des Widerstands im Ein-Zustand noch zu lösen ist, ist die niedrige Kanalmobilität bei den SiC-Leistungs-MISFETs. Der Kanalwiderstand hat am parasitären Widerstand eines SiC-Leistungs-MISFETs mit einem DMOS-Aufbau (DMOS: Doppelt diffundierter Metall-Oxid-Halbleiter) den größten Anteil. Die Kanalmobilität eines Si-Leistungs-MISFETs liegt zum Beispiel bei etwa 300 cm2/Vs, während die Kanalmobilität eines SiC-Leistungs-MISFETs gerade einmal einige Quadratzentimeter pro Voltsekunde beträgt, ein extrem kleiner Wert.
  • Zu dieser geringen Kanalmobilität tragen offenbar, wie es zum Beispiel in V. V. Afanasev et al., ”Intrinsic SiC/SiO2 Interface States”, Physica Status Solidi (a) 162, 321 (1997) (Nicht-Patent-Druckschrift 1) beschrieben ist, die Zustände an der Grenzfläche zwischen dem SiC-Substrat und der Gate-Isolierschicht und insbesondere der bei der Oxidation der Oberfläche des SiC-Substrats an der Grenzfläche zwischen dem SiC-Substrat und der Siliziumoxidschicht (SiO2-Schicht) liegende Kohlenstoff (C) bei. Dadurch entstehen Streuzentren, an denen die Ladungsträger gestreut werden, wodurch die Kanalmobilität sinkt.
  • Zur Erhöhung der Kanalmobilität kann, wie es zum Beispiel in S. Harada et al., ”High Channel Mobility in Normally-off 4H-SiC Buried Channel MOSFETs”, IEEE Electron Device Letters 22, 272 (2001) (Nicht-Patent-Druckschrift 2) beschrieben ist, an einer Stelle, die unter den Streuzentren an der Grenzfläche zwischen dem SiC-Substrat und der Gate-Isolierschicht liegt, ein eingebetteter Kanal ausgebildet werden. Dadurch, daß der Kanal von den Streuzentren weggebracht wird, ist eine Verbesserung der Kanalmobilität zu erwarten.
  • Bei einem eingebetteten Kanal ist jedoch der Abstand zwischen dem Kanal und der Gate-Elektrode groß, so daß es schwierig wird, den Kanal mit der Gate-Spannung zu beeinflussen. Die Schwellenspannung (Vth) eines SiC-Leistungs-MISFETs mit einem eingebetteten Kanal liegt daher unter der Schwellenspannung eines SiC-Leistungs-MISFETs ohne eingebetteten Kanal. Ein SiC-Leistungs-MISFET mit einem eingebetteten Kanal weist daher normale Ein-Eigenschaften auf, bei einem normalerweise ausgeschalteten SiC-Leistungs-MISFET ist jedoch die niedrige Schwellenspannung ein Problem, da nur mit einer ausreichend hohen Schwellenspannung Fehlfunktionen vermieden werden können.
  • Folglich ist es wichtig, die Schwellenspannung zu erhöhen. Zum Beispiel beschreibt die JP 2001-94097 A (Patent-Druckschrift 1) ein Verfahren, mit dem durch Ausbilden einer Kanalschicht vom p-Typ zusätzlich zu einer eingebetteten Kanalschicht vom n+-Typ gute Eigenschaften bei normalerweise ausgeschalteten Transistoren erhalten werden.
  • Des weiteren beschreibt zum Beispiel die JP 2007-13058 A (Patent-Druckschrift 2) ein Verfahren, mit dem durch Ausbilden einer Kanalschicht vom p-Typ zusätzlich zu einer eingebetteten Kanalschicht vom n-Typ nicht nur bei SiC-Leistungs-MOSFETs mit einem DMOS-Aufbau, sondern auch bei SiC-Leistungs-MOSFETs mit einer Grabenstruktur gute Eigenschaften bei normalerweise ausgeschalteten Transistoren erhalten werden. Bei einem solchen SiC-Leistungs-MOSFET mit Grabenstruktur erhöht sich die Kanalmobilität auf 100 cm2/Vs, ein Wert, der der Kanalmobilität eines SiC-Leistungs-MOSFETs mit einem DMOS-Aufbau entspricht.
  • Bei einem SiC-Leistungs-MISFET mit einem DMOS-Aufbau kann sich dann, wenn der Kanal durch eine doppelte Belichtung ausgebildet wird, das heißt durch eine Belichtung zum Ausbilden eines JFET-Bereichs (JFET: Sperrschicht-Feldeffekttransistor) und durch eine Belichtung zum Ausbilden des Sourcebereichs ausgebildet wird, das Problem ergeben, daß der Kanal auf den beiden Seiten des JFET-Bereichs aufgrund einer Fehljustierung auf der einen Seite kürzer ist als auf der anderen Seite. Eine Verkürzung des Kanals kann irgendwann nicht mehr toleriert werden, da sich dadurch die Schwellenspannung verschiebt oder in der Drainstrom-Gatespannungs-Kennlinie ein Knick auftritt.
  • Dieses Problem der Fehljustierung bei doppelter Belichtung kann dadurch vermieden werden, daß der Kanal auf eine selbstjustierende Weise ausgebildet wird, so daß durch eine Verkürzung der Kanallänge eine Verringerung des Kanalwiderstands erhalten werden kann, die einer Erhöhung der Kanalmobilität entspricht.
  • Bei einem SiC-Leistungs-MISFET mit einem DMOS-Aufbau treten jedoch auch dann weitere technische Probleme auf, wenn ein eingebetteter Kanal und ein p-Typ-Kanal in Kombination verwendet werden und auf selbstjustierende Weise ein kurzer Kanal ausgebildet wird.
  • Zuerst wird ein Problem beschrieben, das auftritt, wenn ein eingebetteter Kanal und ein Kanal vom p-Typ in Kombination verwendet werden.
  • Bei einem eingebetteten Kanal wird ein Kanal an einer Stelle ausgebildet, die tiefer liegt als die Grenzfläche zwischen dem SiC-Substrat und der Gate-Isolierschicht, wozu auf dem SiC-Substrat eine Innenschicht vom p–-Typ mit einem als Kanal dienenden Bereich ausgebildet wird und dann in einen Teil der Oberfläche der Innenschicht vom p–-Typ ein Dotierstoff vom n-Typ implantiert wird. Im allgemeinen wird in das SiC-Substrat ein Dotierstoff vom p-Typ implantiert, zum Beispiel atomares Aluminium (Al) oder atomares Bor (B), um dadurch eine Innenschicht vom p–-Typ auszubilden. Danach erfolgt eine Gegenimplantation mit einem Dotierstoff vom n-Typ, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in einen Teil der Oberfläche der Innenschicht vom p–-Typ, wodurch in einem Teil der Oberfläche der Innenschicht vom p–-Typ eine Gegenschicht ausgebildet wird, die eine Leitfähigkeit vom p–-Typ, vom intrinsischen Typ oder vom n–-Typ zeigt, wodurch der eingebettete Kanal entsteht.
  • Durch die Kombination dieses eingebetteten Kanals mit einem Kanal vom p-Typ wird die Kanalmobilität erhöht und gleichzeitig eine Abnahme der Schwellenspannung verhindert.
  • In einem SiC-Leistungs-MISFET ist jedoch aufgrund der Art des Betriebs die Gatespannung immer höher als die Drainspannung, wodurch das elektrische Feld im Endabschnitt des Sourcebereichs erhöht ist. Davon wird die Gate-Isolierschicht im Endabschnitt des Sourcebereichs beeinträchtigt. Die Beeinträchtigung der Gate-Isolierschicht im Endabschnitt des Sourcebereichs verursacht gegenüber den anderen Abschnitten eine Änderung der Schwellenspannung, weshalb die Entstehung eines starken elektrischen Felds im Endabschnitt des Sourcebereichs eines der Probleme eines SiC-Leistungs-MISFETs ist. Außerdem steht bei der Kombination eines eingebetteten Kanals mit einem Kanal vom p-Typ der Kanal vom p-Typ, der eine hohe Dotierstoffkonzentration aufweist, mit dem Sourcebereich in Kontakt, wodurch das elektrische Feld im Endabschnitt des Sourcebereichs noch stärker wird, so daß im Ergebnis die Beeinträchtigung der Gate-Isolierschicht im Endabschnitt des Sourcebereichs weiter zunimmt.
  • Nun wird ein Problem beschrieben, das auftritt, wenn ein kurzer Kanal durch ein selbstjustierendes Verfahren ausgebildet wird.
  • Wie oben angegeben, hat die Ausbildung eines kurzen Kanals durch ein selbstjustierendes Verfahren den Vorteil, daß die durch eine doppelte Belichtung entstehende Fehljustierung vermieden wird, wodurch es als Verfahren zur Kompensation des Problems einer niedrigen Kanalmobilität nützlich ist. Wenn jedoch der Kanal extrem kurz wird, tritt der negative Effekt auf, daß die Schwellenspannung abnimmt.
  • SiC-Leistungs-MOSFETs mit mehreren unterschiedlich stark dotierten Schichten im Kanal sind auch in CA 2789 371 A1 offenbart.
  • ZUSAMMENFASSENDE DARSTELLUNG DER ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist es, eine Technik zu schaffen, mit der ein Siliziumkarbid-Halbleiterbauelement mit hoher Leistungsfähigkeit und hoher Zuverlässigkeit erhalten werden kann. Diese Aufgabe wird mit einem Siliziumkarbid-Halbleiterbauelement nach Anspruch 1 und entsprechenden Herstellungsverfahren nach den Ansprüchen 8 und 12 gelöst.
  • Merkmale der vorliegenden Erfindung gehen aus der folgenden Beschreibung und den beiliegenden Zeichnungen hervor.
  • Es werden nun kurz Ausführungen mit typischen Aspekten der vorliegenden Erfindung beschrieben.
  • Eine Ausführungsform der vorliegenden Erfindung umfaßt einen SiC-Leistungs-MISFET mit einer Innenschicht vom p-Typ auf einer Epitaxieschicht vom n-Typ, die auf der Vorderseite eines Substrats ausgebildet wird, mit einem Sourcebereich und einem Kanalbereich in der Innenschicht vom p-Typ, mit einer Gate-Isolierschicht, die mit dem Kanalbereich in Kontakt steht, mit einer Gate-Elektrode, die mit der Gate-Isolierschicht in Kontakt steht, und mit einem Drainbereich vom n-Typ auf der Rückseite des Substrats. Der Sourcebereich besteht aus einem ersten Sourcebereich vom n-Typ mit einer relativ hohen Dotierstoffkonzentration und einem zweiten Sourcebereich vom n-Typ mit einer relativ kleinen Dotierstoffkonzentration. Der Kanalbereich steht mit dem zweiten Sourcebereich in Kontakt und wird von einem ersten Kanalbereich vom p-Typ mit einer relativ hohen Dotierstoffkonzentration und einem zweiten Kanalbereich vom n-Typ, vom intrinsischen Typ oder vom p-Typ mit einer relativ kleinen Dotierstoffkonzentration gebildet, der sich zwischen dem Endabschnitt der Innenschicht und dem ersten Kanalbereich befindet.
  • Eine Ausführungsform der vorliegenden Erfindung umfaßt ein Verfahren zum Herstellen eines SiC-Leistungs-MISFETs mit den folgenden Schritten. Auf der Vorderseite eines Substrats wird eine Epitaxieschicht vom n-Typ ausgebildet und auf der Rückseite des Substrats ein Drainbereich vom n-Typ. Nachdem in der Epitaxieschicht eine Innenschicht vom p-Typ mit einer ersten Tiefe von der Oberfläche der Epitaxieschicht ausgebildet wurde, wird unter Verwendung einer ersten Maske ein Dotierstoff vom n-Typ in die Innenschicht implantiert und dadurch ein zweiter Sourcebereich mit einer zweiten Tiefe von der Oberfläche der Epitaxieschicht ausgebildet, woraufhin unter Verwendung der ersten Maske ein Dotierstoff vom p-Typ in die Innenschicht implantiert wird und dadurch ein erster Kanalbereich ausgebildet wird, der die Seitenfläche des zweiten Sourcebereichs umgibt. Daraufhin wird unter Verwendung einer zweiten Maske, die aus der ersten Maske und einer an einer Seitenfläche der ersten Maske ausgebildeten Seitenwand besteht, ein Dotierstoff vom n-Typ in die Innenschicht implantiert und dadurch ein erster Sourcebereich mit einer dritten Tiefe von der Oberfläche der Epitaxieschicht ausgebildet. Schließlich wird ein Dotierstoff vom n-Typ oder p-Typ zwischen dem Endabschnitt der Innenschicht und dem ersten Kanalbereich ionenimplantiert und dadurch ein zweiter Kanalbereich mit einer vierten Tiefe von der Oberfläche der Epitaxieschicht ausgebildet.
  • Die mit den Ausführungsformen und typischen Aspekten der vorliegenden Erfindung erhaltenen Auswirkungen werden nun kurz genannt.
  • Es kann ein Siliziumkarbid-Halbleiterbauelement mit hoher Leistungsfähigkeit und hoher Zuverlässigkeit verwirklicht werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Aufsicht auf einen wesentlichen Teil eines Halbleiterchips mit einem Siliziumkarbid-Halbleiterbauelement, das von einer Anzahl von SiC-Leistungs-MISFETs gebildet wird, bei einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 ist eine Schnittansicht eines wesentlichen Teils des SiC-Leistungs-MISFETs bei der ersten Ausführungsform.
  • 3 ist eine Schnittansicht eines wesentlichen Teils eines Siliziumkarbid-Halbleiterbauelements zur Erläuterung eines Prozesses zum Herstellen des Siliziumkarbid-Halbleiterbauelements der ersten Ausführungsform.
  • 4 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 3 folgt.
  • 5 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 4 folgt.
  • 6 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 5 folgt.
  • 7 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 6 folgt.
  • 8 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 7 folgt.
  • 9 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 8 folgt.
  • 10 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 9 folgt.
  • 11 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 10 folgt.
  • 12 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 11 folgt.
  • 13 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 12 folgt.
  • 14 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 13 folgt.
  • 15 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 14 folgt.
  • 16 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 3 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 15 folgt.
  • 17A und 17B sind Schnittansichten eines wesentlichen Teils zur Erläuterung eines Modifikationsbeispiels für den SiC-Leistungs-MISFET der ersten Ausführungsform der Erfindung. Die 17A ist eine vergrößerte Schnittansicht eines wesentlichen Teils, die einen Teil des SiC-Leistungs-MISFETs der 2 zeigt, und die 17B eine vergrößerte Schnittansicht eines wesentlichen Teils, die einen Teil des Modifikationsbeispiels für den SiC-Leistungs-MISFET zeigt.
  • 18 ist eine Schnittansicht eines wesentlichen Teils eines Siliziumkarbid-Halbleiterbauelements zur Erläuterung eines Prozesses zum Herstellen des Siliziumkarbid-Halbleiterbauelements bei einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 19 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 18 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 18 folgt.
  • 20 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 18 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 19 folgt.
  • 21 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 18 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 20 folgt.
  • 22 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 18 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 21 folgt.
  • 23 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 18 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 22 folgt.
  • 24 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 18 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 23 folgt.
  • 25 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 18 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 24 folgt.
  • 26 ist eine Schnittansicht eines wesentlichen Teils eines Siliziumkarbid-Halbleiterbauelements zur Erläuterung eines Prozesses zum Herstellen des Siliziumkarbid-Halbleiterbauelements bei einer dritten Ausführungsform der vorliegenden Erfindung.
  • 27 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der
  • 26 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 26 folgt.
  • 28 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 26 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 27 folgt.
  • 29 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 26 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 28 folgt.
  • 30 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 26 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 29 folgt.
  • 31 ist eine Schnittansicht des Teils des Siliziumkarbid-Halbleiterbauelements an derselben Stelle wie in der 26 bei dem Prozeßschritt zum Herstellen des Siliziumkarbid-Halbleiterbauelements, der auf die 30 folgt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bei den im folgenden beschriebenen Ausführungsformen wird die vorliegende Erfindung gegebenenfalls, wenn die Darstellung dadurch einfacher wird, als in eine Anzahl von Abschnitten oder Ausführungsformen aufgeteilt erläutert. Diese Abschnitte oder Ausführungsformen sind jedoch nicht unabhängig voneinander, falls nichts anderes angegeben wird, und der eine Abschnitt oder die eine Ausführungsform bezieht sich als Modifikationsbeispiel, als Detail, als Ergänzung und dergleichen auf einen Teil oder die Gesamtheit eines anderes Abschnitts oder einer anderen Ausführungsform.
  • Bei den im folgenden beschriebenen Ausführungsformen ist bei der Angabe einer Anzahl von Elementen (einschließlich einer Anzahl von Teilen, einem numerischen Wert, einem Bereich, einer Größenordnung usw.) die Anzahl der Elemente nicht auf diese bestimmte Anzahl beschränkt, wenn nichts anderes angegeben ist oder wenn die Anzahl ganz offensichtlich prinzipiell auf eine bestimmte Anzahl begrenzt ist, und es ist auch eine größere oder kleinere Anzahl möglich. Bei den im folgenden beschriebenen Ausführungsformen sind die Komponenten (einschließlich der Einzelschritte usw.) nicht immer unbedingt erforderlich, wenn nichts anderes angegeben ist oder wenn anzunehmen ist, daß die Komponenten ganz offensichtlich prinzipiell erforderlich sind. Bei den im folgenden beschriebenen Ausführungsformen sind auch, wenn die Formen von Komponenten, die Positionsbeziehungen davon und dergleichen angegeben sind, ähnliche Formen und dergleichen möglich, wenn nichts anderes angegeben ist oder wenn anzunehmen ist, daß sie ganz offensichtlich prinzipiell erforderlich sind. Das gleiche gilt für numerische Werte und Bereiche.
  • Bei einigen Zeichnungen für die Ausführungsformen werden auch in den Aufsichten Schraffierungen verwendet, damit sie besser zu erkennen sind. Komponenten mit der gleichen Funktion sind in allen Zeichnungen für die Ausführungsformen mit den gleichen Bezugszeichen bezeichnet und werden nicht wiederholt erläutert. Im folgenden werden Ausführungsformen der vorliegenden Erfindung anhand der Zeichnungen näher erläutert.
  • Erste Ausführungsform
  • Siliziumkarbid-Halbleiterbauelement
  • Anhand der 1 und 2 wird der Aufbau eines Siliziumkarbid-Halbleiterbauelements bei einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. Die 1 ist eine Aufsicht auf einen wesentlichen Teil eines Halbleiterchips mit einem Siliziumkarbid-Halbleiterbauelement, das von einer Anzahl von SiC-Leistungs-MISFETs gebildet wird, und die 2 eine Schnittansicht eines wesentlichen Teils eines SiC-Leistungs-MISFETs. Der SiC-Leistungs-MISFET für das Siliziumkarbid-Halbleiterbauelement ist ein MISFET mit einem DMOS-Aufbau.
  • Wie in der 1 gezeigt, wird ein Halbleiterchip 1 mit einem Siliziumkarbid-Halbleiterbauelement von einem aktiven Bereich (einem SiC-Leistungs-MISFETs bildenden Bereich oder einem Bauelemente bildenden Bereich) 2, in dem eine Anzahl von n-Kanal-SiC-Leistungs-MISFETs parallel miteinander verbunden sind, und einem die Peripherie bildenden Bereich gebildet, der in der Aufsicht den aktiven Bereich 2 umgibt. In dem die Peripherie bildenden Bereich ist eine Anzahl von potentialfreien Feldbegrenzungsringen (FLR, für Field Limiting Ring) 3 vom p-Typ so ausgebildet, daß sie in der Aufsicht den aktiven Bereich 2 umgeben. In der Aufsicht umgibt ein Schutzring 4 vom n-Typ die Anzahl von potentialfreien Feldbegrenzungsringen 3 vom p-Typ.
  • An der Vorderseite des aktiven Bereichs eines Siliziumkarbid-(SiC)-Epitaxiesubstrats (im folgenden ”SiC-Epitaxiesubstrat” bezeichnet) vom n-Typ sind die Gate-Elektrode, der Sourcebereich vom n+-Typ, der Kanalbereich usw. des SiC-Leistungs-MISFETs ausgebildet, und an der Rückseite des SiC-Epitaxiesubstrats ist der Drainbereich vom n+-Typ des SiC-Leistungs-MISFETs ausgebildet.
  • Durch das Ausbilden der Anzahl von potentialfreien Feldbegrenzungsringen 3 vom p-Typ an der Peripherie des aktiven Bereichs 2 verschiebt sich beim Abschalten des Bauelements das maximale elektrische Feld zur Außenseite der potentialfreien Feldbegrenzungsringe 3 vom p-Typ und bricht beim Erreichen des äußersten potentialfreien Feldbegrenzungsrings 3 vom p-Typ zusammen, so daß es möglich wird, ein Siliziumkarbid-Halbleiterbauelement mit einer hohen Spannungsfestigkeit auszubilden. In der 1 ist ein Beispiel mit drei potentialfreien Feldbegrenzungsringen 3 vom p-Typ dargestellt, die Anzahl der potentialfreien Feldbegrenzungsringe 3 vom p-Typ ist jedoch nicht darauf beschränkt. Der Schutzring 4 vom n-Typ hat die Aufgabe, die im aktiven Bereich 2 ausgebildeten SiC-Leistungs-MISFETs zu schützen.
  • Die in der Aufsicht ein Streifenmuster bildenden Gate-Elektroden der im aktiven Bereich 2 ausgebildeten SiC-Leistungs-MISFETs sind miteinander verbunden. Durch eine mit dem Streifenmuster verbundene Extraktionsleitung (Gate-Busleitung) sind die einzelnen Gate-Elektroden der SiC-Leistungs-MISFETs elektrisch mit einer Gate-Anschlußelektrode 5 verbunden. Die Gate-Elektroden bilden im vorliegenden Fall ein Streifenmuster, das Muster ist jedoch nicht darauf beschränkt, sondern kann zum Beispiel auch ein Kastenmuster, ein polygonales Muster usw. sein.
  • Die Sourcebereiche der SiC-Leistungs-MISFETs sind über eine Öffnung 6 in einer Zwischenisolierschicht, die die Anzahl der SiC-Leistungs-MISFETs abdeckt, elektrisch mit einer Source-Anschlußelektrode 7 verbunden. Die Gate-Anschlußelektrode 5 und die Source-Anschlußelektrode 7 sind in einem Abstand voneinander angeordnet, wobei die Source-Anschlußelektrode 7 fast die ganze Oberfläche des aktiven Bereichs 2 mit der Ausnahme des Bereichs für die Gate-Anschlußelektrode 5 einnimmt. Der an der Rückseite des SiC-Epitaxiesubstrats vom n-Typ ausgebildete Drainbereich vom n+-Typ ist elektrisch mit einer Drain-Anschlußelektrode verbunden, die die ganze Rückseite des SiC-Epitaxiesubstrats vom n-Typ einnimmt.
  • Anhand der 2 wird nun der Aufbau des SiC-Leistungs-MISFETs bei der ersten Ausführungsform beschrieben.
  • An der Vorderseite (ersten Hauptfläche) eines SiC-Substrats (Substrats) 101 vom n+-Typ aus Siliziumkarbid (SiC) wird eine Epitaxieschicht 102 vom n–-Typ aus Siliziumkarbid (SiC) mit einer Dotierstoffkonzentration ausgebildet, die kleiner ist als die des SiC-Substrats 101 vom n+-Typ. Das SiC-Substrat 101 vom n+-Typ und die Epitaxieschicht 102 vom n–-Typ bilden ein SiC-Epitaxiesubstrat 104. Die Dicke der Epitaxieschicht 102 vom n–-Typ beträgt zum Beispiel etwa 5 bis 20 μm.
  • In der Epitaxieschicht 102 vom n–-Typ wird eine Innenschicht 105 vom p-Typ (ein Quellbereich) derart ausgebildet, daß sie von der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine bestimmte Tiefe aufweist. In der Innenschicht 105 vom p-Typ wird ein Sourcebereich aus einem Sourcebereich 107 vom n+-Typ (zweiter Sourcebereich) und einem Sourcebereich 111 vom n++-Typ (erster Sourcebereich) derart ausgebildet, daß sie jeweils von der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine bestimmte Tiefe aufweisen.
  • Die Tiefe (erste Tiefe) der Innenschicht 105 vom p-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,5 bis 2,0 μm. Die Tiefe (zweite Tiefe) des Sourcebereichs 107 vom n+-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,01 bis 0,2 μm. Die Tiefe (dritte Tiefe) des Sourcebereichs 111 vom n++-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,1 bis 0,4 μm.
  • Der Sourcebereich ist in einem Abstand vom Endabschnitt der Innenschicht 105 vom p-Typ in der Innenschicht 105 vom p-Typ ausgebildet und besteht aus dem Sourcebereich 107 vom n+-Typ mit der zweiten Tiefe und dem Sourcebereich 111 vom n++-Typ mit der dritten Tiefe. Der Sourcebereich 107 vom n+-Typ steht in der Aufsicht in einem Abstand vom Endabschnitt der Innenschicht 105 vom p-Typ zwischen dem Endabschnitt der Innenschicht 105 vom p-Typ und dem Sourcebereich 111 vom n++-Typ mit dem Sourcebereich 111 vom n++-Typ in Kontakt.
  • In der Innenschicht 105 vom p-Typ ist ein Kanalbereich aus einem Kanalbereich (zweiter Kanalbereich) 112 vom n–-Typ, vom intrinsischen Typ oder von p–-Typ und einem Kanalbereich (erster Kanalbereich) 109 vom p+-Typ derart ausgebildet, daß der Kanalbereich von der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine bestimmte Tiefe aufweist.
  • Die Tiefe (vierte Tiefe) des Kanalbereichs 112 vom n–-Typ, intrinsischen Typ oder p–-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,05 bis 0,2 μm. Die Tiefe (fünfte Tiefe) des Kanalbereichs 109 vom p+-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,05 bis 0,2 μm.
  • Das heißt, daß der Kanalbereich in der Innenschicht 105 vom p-Typ in der Aufsicht zwischen dem Endabschnitt der Innenschicht 105 vom p-Typ und dem Sourcebereich ausgebildet ist und von dem Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ mit der vierten Tiefe und dem Kanalbereich 109 vom p+-Typ mit der fünften Tiefe gebildet wird. Der Kanalbereich 109 vom p+-Typ steht zwischen dem Endabschnitt der Innenschicht 105 vom p-Typ und dem Sourcebereich 107 vom n+-Typ in einem Abstand vom Endabschnitt der Innenschicht 105 vom p-Typ mit dem Sourcebereich 107 vom n+-Typ in Kontakt. Der Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ steht zwischen dem Endabschnitt der Innenschicht 105 vom p-Typ und dem Kanalbereich 109 vom p+-Typ mit dem Kanalbereich 109 vom p+-Typ in Kontakt.
  • In der Innenschicht 105 vom p-Typ ist eine Potentialfixierschicht 114 vom p++-Typ zum Festhalten des Potentials der Innenschicht 105 vom p-Typ derart ausgebildet, daß sie von der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine vorgegebene Tiefe aufweist. Die Tiefe (siebte Tiefe) der Potentialfixierschicht 114 vom p++-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,05 bis 0,2 μm. Ein Drainbereich 103 vom n+-Typ ist derart ausgebildet, daß er von der Rückseite (zweite Hauptfläche) des SiC-Substrats 101 eine vorgegebene Tiefe (sechste Tiefe) aufweist.
  • Die Symbole ”–” und ”+” bezeichnen im übrigen die relative Konzentration eines Dotierstoffs, dessen Leitfähigkeitstyp vom n-Typ oder vom p-Typ ist, wobei zum Beispiel die Konzentration eines Dotierstoffs vom n-Typ in der Reihenfolge ”n–”, ”n”, ”n+” und ”n+ +” zunimmt.
  • Vorzugsweise liegt zum Beispiel die Dotierstoffkonzentration im SiC-Substrat 101 vom n+-Typ im Bereich von 1 × 1018 bis 1 × 1021 cm–3, die Dotierstoffkonzentration in der Epitaxieschicht 102 vom n–-Typ liegt vorzugsweise im Bereich von 1 × 1019 bis 1 × 1017 cm–3, und die Dotierstoffkonzentration in der Innenschicht 105 vom p-Typ liegt vorzugsweise im Bereich von 1 × 1016 bis 1 × 1019 cm–3. Vorzugsweise liegt des weiteren zum Beispiel die Dotierstoffkonzentration im Sourcebereich 107 vom n+-Typ im Bereich von 1 × 1017 bis 1 × 1021 cm–3, und die Dotierstoffkonzentration im Sourcebereich 111 vom n++-Typ liegt vorzugsweise im Bereich von 1 × 1018 bis 1 × 1021 cm–3. Die maximale Dotierstoffkonzentration im Sourcebereich 111 vom n++-Typ liegt um das zehnfache oder mehr höher als die maximale Dotierstoffkonzentration im Sourcebereich 107 vom n+-Typ.
  • Vorzugsweise liegt zum Beispiel die Dotierstoffkonzentration im Kanalbereich 109 vom p+-Typ im Bereich vom 1 × 1016 bis 1 × 1019 cm–3, und wenn der Kanalbereich 112 eine Leitfähigkeit vom n–-Typ aufweist, liegt die Dotierstoffkonzentration im Kanalbereich 112 vom n–-Typ vorzugsweise im Bereich von 1 × 1016 bis 1 × 1019 cm–3. Die maximale Dotierstoffkonzentration im Kanalbereich 109 vom p+-Typ liegt um das zweifache oder mehr höher als die maximale Dotierstoffkonzentration im Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ. Die Dotierstoffkonzentration in der Potentialfixierschicht 114 vom p++-Typ liegt zum Beispiel vorzugsweise im Bereich vom 1 × 1019 bis 1 × 1021 cm–3.
  • Auf dem Kanalbereich 109 vom p+-Typ und dem Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ ist eine Gate-Isolierschicht 116 ausgebildet und auf der Gate-Isolierschicht 116 eine Gate-Elektrode 117. Die Gate-Isolierschicht 116 und die Gate-Elektrode 117 werden von einer Isolierzwischenschicht 119 abgedeckt. An der Bodenfläche einer in der Isolierzwischenschicht 119 ausgebildeten Öffnung CNT liegen ein Teil des Sourcebereichs 111 vom n++-Typ und die Potentialfixierschicht 114 vom p++-Typ frei, auf den Oberflächen dieser freiliegenden Abschnitte ist eine Metallsilizidschicht 121 ausgebildet. Über die Metallsilizidschicht 121 ist die Source-Anschlußelektrode 7 elektrisch mit dem Abschnitt mit dem Sourcebereich 111 vom n++-Typ und der Potentialfixierschicht 114 vom p++-Typ verbunden, und über eine Metallsilizidschicht 122 ist die Drain-Anschlußelektrode 8 elektrisch mit dem Drainbereich 103 vom n+-Typ verbunden. Gleichermaßen ist, auch wenn dies in der Zeichnung nicht gezeigt ist, die Gate-Elektrode 117 elektrisch mit der Gate-Anschlußelektrode verbunden. An die Source-Anschlußelektrode 7 wird von außen eine Sourcespannung angelegt, an die Drain-Anschlußelektrode 8 wird von außen eine Drainspannung angelegt, und an die Gate-Anschlußelektrode wird von außen eine Gatespannung angelegt.
  • Anhand der 2 wird nun ein besonderes Merkmal des Aufbaus des SiC-Leistungs-MISFETs der ersten Ausführungsform beschrieben.
  • Wie in der 2 gezeigt, werden im Kanalbereich der Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ und der Kanalbereich 109 vom p+-Typ ausgebildet, und im Sourcebereich werden der Sourcebereich 107 vom n+-Typ und der Sourcebereich 111 vom n++-Typ ausgebildet.
  • Durch das Ausbilden des Kanalbereichs 112 vom n–-Typ, intrinsischen Typ oder p–-Typ wird die Kanalmobilität erhöht, so daß ein großer Durchgriff zu erwarten ist. Wenn jedoch nur der Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ ausgebildet wird, nimmt die Schwellenspannung ab, und es ergibt sich ein MISFET mit einer normalerweise-Ein-Charakteristik. Durch das zusätzliche Ausbilden des Kanalbereichs 109 vom p+-Typ zwischen dem Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ und dem mit dem Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ in Kontakt stehenden Sourcebereich wird die Schwellenspannung erhöht.
  • Durch das Vorsehen eines Kanalbereichs mit dem Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ für eine hohe Kanalmobilität und dem Kanalbereich 109 vom p+-Typ für eine hohe Schwellenspannung wird daher ein SiC-Leistungs-MISFET mit einer hohen Kanalmobilität und einer hohen Schwellenspannung erhalten.
  • Durch den Kanalbereich 109 vom p+-Typ entsteht jedoch zwischen dem Kanalbereich 109 vom p+-Typ und dem Endabschnitt des Sourcebereichs ein Bereich mit einer hohen elektrischen Feldstärke. Durch diesen Bereich mit einer hohen elektrischen Feldstärke nimmt die Zuverlässigkeit der Gate-Isolierschicht 116 ab, weshalb es erforderlich ist, die Dotierstoffkonzentration im Sourcebereich herabzusetzen. Wenn die Dotierstoffkonzentration im Sourcebereich herabgesetzt wird, nimmt der parasitäre Widerstand (der Kontaktwiderstand) im Übergangsabschnitt (Kontaktabschnitt) zwischen der Source-Anschlußelektrode 7 und dem Sourcebereich zu.
  • Deshalb wird die Dotierstoffkonzentration in dem Teil des Sourcebereichs (dem Sourcebereich 107 vom n+-Typ), der mit dem Kanalbereich 109 vom p+-Typ in Kontakt steht, relativ niedrig eingestellt, und die Dotierstoffkonzentration in dem anderen Teil des Sourcebereichs (dem Sourcebereich 111 vom n++-Typ), mit dem die Source-Anschlußelektrode 7 elektrisch verbunden ist, wird relativ hoch eingestellt. Auf der Oberfläche des anderen Teils des Sourcebereichs (dem Sourcebereich 111 vom n++-Typ) ist die Metallsilizidschicht 121 ausgebildet.
  • Auf diese Weise wird durch Ausbilden des Sourcebereichs 107 vom n+-Typ in dem Teil des Sourcebereichs, der mit dem Kanalbereich 109 vom p+-Typ in Kontakt steht, und durch Ausbilden des Sourcebereichs 111 vom n++-Typ in dem anderen Teil des Sourcebereichs, mit dem die Source-Anschlußelektrode 7 elektrisch verbunden ist, die Dotierstoffkonzentration sowohl im Sourcebereich 107 vom n+-Typ als auch im Sourcebereich 111 vom n++-Typ optimal eingestellt. Durch Ausbilden des Sourcebereichs 107 vom n+-Typ mit einer relativ niedrigen Dotierstoffkonzentration (z. B. von 1 × 1017 bis 1 × 1021 cm–3) wird verhindert, daß im Kanalbereich 109 vom p+-Typ eine hohe elektrische Feldstärke entsteht. Durch Ausbilden des Sourcebereichs 111 vom n++-Typ mit einer relativ hohen Dotierstoffkonzentration (z. B. von 1 × 1018 bis 1 × 1021 cm–3) wird der parasitäre Widerstand im Übergangsabschnitt zwischen der Source-Anschlußelektrode 7 und dem Sourcebereich herabgesetzt.
  • Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements
  • Anhand der 3 bis 16 wird ein Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements bei der ersten Ausführungsform der vorliegenden Erfindung in der Reihenfolge der auszuführenden Schritte beschrieben. Die 3 bis 16 zeigen jeweils eine vergrößerte Schnittansicht eines Hauptteils mit einem Teil des den SiC-Leistungs-MISFET bildenden Bereichs (den das Bauelement bildenden Bereich) und einem Teil des die Peripherie bildenden Bereichs bei einem Siliziumkarbid-Halbleiterbauelement. In dem die Peripherie bildenden Bereich der 3 bis 16 sind jeweils zwei potentialfreie Feldbegrenzungsringe dargestellt.
  • Zuerst wird wie in der 3 gezeigt ein 4H-SiC-Substrat 101 vom n+-Typ hergestellt. In das SiC-Substrat 101 vom n+-Typ wird ein Dotierstoff vom n-Typ eingeführt. Dieser n-Typ-Dotierstoff ist zum Beispiel Stickstoff (N), und die Dotierstoffkonzentration dieses n-Typ-Dotierstoffs liegt zum Beispiel im Bereich von 1 × 1018 bis 1 × 1021 cm–3. Das SiC-Substrat 101 vom n+-Typ weist zwei Oberflächen auf, eine Si-Oberfläche und eine C-Oberfläche. Die Vorderseite des SiC-Substrats 101 vom n+-Typ kann entweder die Si-Oberfläche oder die C-Oberfläche sein.
  • Daraufhin wird an der Vorderseite (der ersten Hauptfläche) des SiC-Substrats 101 vom n+-Typ durch ein epitaxiales Aufwachsverfahren eine Epitaxieschicht 102 vom n–-Typ aus Siliziumkarbid (SiC) aufgebracht. In die Epitaxieschicht 102 vom n–-Typ wird dabei ein n-Typ-Dotierstoff in einer Dotierstoffkonzentration eingebracht, die kleiner ist als die Dotierstoffkonzentration im SiC-Substrat 101 vom n+-Typ. Die Dotierstoffkonzentration in der Epitaxieschicht 102 vom n–-Typ hängt von den Nennwerten für das SiC-Leistungs-MISFET-Bauelement ab und liegt zum Beispiel im Bereich von 1 × 1014 bis 1 × 1017 cm–3. Die Dicke der Epitaxieschicht 102 vom n–-Typ beträgt zum Beispiel 5 bis 20 μm. Mit diesem Schritt wird ein SiC-Epitaxiesubstrat 104 ausgebildet, das aus dem SiC-Substrat 101 vom n+-Typ und der Epitaxieschicht 102 vom n–-Typ besteht.
  • Anschließend wird auf der Rückseite (der zweiten Hauptfläche) des SiC-Substrats 101 vom n+-Typ ein Drainbereich 103 vom n+-Typ derart ausgebildet, daß sie an der Rückseite des SiC-Substrats 101 vom n+-Typ eine vorgegebene Tiefe (sechste Tiefe) aufweist. Die Dotierstoff konzentration im Drainbereich 103 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1019 bis 1 × 1021 cm–3.
  • Dann wird wie in der 4 gezeigt auf der Oberfläche der Epitaxieschicht 102 vom n--Typ eine Maske 106 ausgebildet. Die Dicke der Maske 106 beträgt zum Beispiel etwa 1,0 bis 3,0 μm. Die Breite der Maske 106 in dem das Bauelement bildenden Bereich beträgt zum Beispiel etwa 1,0 bis 5,0 μm.
  • Anschließend wird über die Maske 106 ein p-Typ-Dotierstoff, zum Beispiel atomares Aluminium (Al), in die Epitaxieschicht 102 vom n–-Typ ionenimplantiert. Dadurch wird in dem das Bauelement bildenden Bereich der Epitaxieschicht 102 vom n–-Typ eine Innenschicht 105 vom p-Typ ausgebildet und in dem die Peripherie bildenden Bereich ein potentialfreier Feldbegrenzungsring 105a (im folgenden als ”Ring” bezeichnet) vom p-Typ erzeugt.
  • Die Tiefe (erste Tiefe) der Innenschicht 105 vom p-Typ und des Rings 105a vom p-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,5 bis 2,0 μm. Die Dotierstoffkonzentration in der Innenschicht 105 vom p-Typ und im Ring 105a vom p-Typ liegt zum Beispiel im Bereich von 1 × 1016 bis 1 × 1019 cm–3. Im vorliegenden Fall wird in dem die Peripherie bildenden Bereich der Ring 105a vom p-Typ ausgebildet, der Aufbau des abschließenden Endabschnitts ist jedoch nicht darauf beschränkt, und es kann zum Beispiel auch eine Übergangsabschlußerweiterung (JTE) verwendet werden.
  • Wie in der 5 gezeigt, wird nach dem Entfernen der Maske 106 eine Maske (erste Maske) 108 aufgebracht. Die Dicke der Maske 108 beträgt zum Beispiel etwa 0,5 bis 1,0 μm. Die Maske 108 weist nicht nur in dem das Bauelement bildenden Bereich Öffnungen auf, sondern sie weist auch in dem die Peripherie bildenden Bereich eine Öffnung auf.
  • Anschließend wird über die Maske 108 ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 102 vom n–-Typ ionenimplantiert, wodurch in dem das Bauelement bildenden Bereich ein Sourcebereich 107 vom n+-Typ und in dem die Peripherie bildenden Bereich ein Schutzring 107a vom n+-Typ ausgebildet werden. Die Tiefe (zweite Tiefe) des Sourcebereichs 107 vom n+-Typ und des Schutzrings 107a vom n+-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,01 bis 0,2 μm.
  • Bei dem gezeigten Beispiel wird für den in die Epitaxieschicht 102 vom n–-Typ ionenimplantierten n-Typ-Dotierstoff atomarer Stickstoff (N) oder atomarer Phosphor (P) verwendet, es kann jedoch jeder n-Typ-Dotierstoff verwendet werden, mit dem ein flacher Übergang ausgebildet werden kann, damit der Sourcebereich 107 vom n+-Typ in einer geringen Tiefe unter der Oberfläche der Epitaxieschicht 102 liegt. Zum Beispiel kann molekularer Stickstoff (N2), Stickstofffluorid (NF), Stickstoffdifluorid (NF2), Stickstofftrifluorid (NF3), molekularer Phosphor (P2), Phosphin (PH3), Phosphorfluorid (PF), Phosphordifluorid (PF2), Phosphortrifluorid (NF3) oder ein Mischgas aus diesen Gasen verwendet werden. Die Dotierstoffkonzentration im Sourcebereich 107 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1017 bis 1 × 1021 cm–3.
  • Dann wird wie in der 6 gezeigt ein Kanalbereich 109 vom p+-Typ derart ausgebildet, daß er die Seitenfläche und die Unterseite (Bodenfläche) des Sourcebereichs 107 vom n+-Typ umgibt. Der Kanalbereich 109 vom p+-Typ wird zum Beispiel durch schräges Ionenimplantieren eines p-Typ-Dotierstoffs durch die Maske 108 in die Epitaxieschicht 102 vom n–-Typ ausgebildet. Als p-Typ-Dotierstoff kann Aluminium (Al) verwendet werden. Der Implantationswinkel bezüglich der Normalen zum SiC-Substrat 101 vom n+-Typ beträgt vorzugsweise 10 bis 45 Grad. Die Kanallänge des Kanalbereichs 109 vom p+-Typ beträgt zum Beispiel etwa 0,01 bis 0,2 μm. Die Dotierstoffkonzentration im Kanalbereich 109 vom p+-Typ liegt zum Beispiel im Bereich von 1 × 1016 bis 1 × 1019 cm–3.
  • Bei der Ausbildung des Kanalbereichs 109 vom p+-Typ in dem das Bauelement bildenden Bereich wird gleichzeitig in dem die Peripherie bildenden Bereich ein Kanalbereich 109a vom p+-Typ ausgebildet, der die Seitenfläche und die Unterseite (Bodenfläche) des Schutzrings 107a vom n+-Typ umgibt.
  • Wie in der 7 gezeigt wird dann zum Beispiel durch ein Plasma-CVD-Verfahren (Chemische Gasphasenabscheidung) auf der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine Isolierschicht (erste Isolierschicht) 110 aus zum Beispiel einer Siliziumoxid-(SiO2)-Schicht abgeschieden, die die Maske 108 bedeckt. Die Dicke der Isolierschicht 110 definiert die Breite des Sourcebereichs 107 vom n+-Typ. Die Dicke der Isolierschicht 110 beträgt zum Beispiel etwa 0,05 bis 0,5 μm.
  • Anschließend wird wie in der 8 gezeigt die Isolierschicht 110 mit einem anisotropen Trockenätzverfahren bearbeitet, wodurch an der Seitenfläche der Maske 108 eine aus der Isolierschicht 110 bestehende Seitenwand 110S ausgebildet wird. Die Breite der Seitenwand 110S ist gleich oder kleiner als die Dicke der Isolierschicht 110. Durch das Ausbilden der Seitenwand 110S wird in der Aufsicht die Fläche eines später noch zu erzeugenden Sourcebereichs 111 vom n++-Typ kleiner als die Fläche des Sourcebereichs 107 vom n+-Typ.
  • Daraufhin wird über die Maske (zweite Maske), die aus der Maske 108 und der Seitenwand 110S besteht, ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 102 vom n–-Typ ionenimplantiert und dadurch in dem das Bauelement bildenden Bereich der Sourcebereich 111 vom n++-Typ ausgebildet. Die Tiefe (dritte Tiefe) des Sourcebereichs 111 vom n++-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,1 bis 0,4 μm. Die Dotierstoffkonzentration im Sourcebereich 111 vom n++-Typ liegt zum Beispiel im Bereich von 1 × 1018 bis 1 × 1021 cm–3.
  • Beim Ausbilden des Sourcebereichs 111 vom n++-Typ in dem das Bauelement bildenden Bereich wird gleichzeitig in dem die Peripherie bildenden Bereich ein Schutzring 111a vom n++-Typ erzeugt. Die beim Ausbilden des Sourcebereichs 111 vom n++-Typ implantierte Ionenart kann die gleiche sein wie die beim Ausbilden des Sourcebereichs 107 vom n+-Typ implantierte Ionenart oder eine andere.
  • Durch das Ausführen der obigen Schritte werden in dem das Bauelement bildenden Bereich ein Sourcebereich, der den Sourcebereich 107 vom n+-Typ und den Sourcebereich 111 vom n++-Typ umfaßt, sowie der Teil des Kanalbereichs mit dem Kanalbereich 109 vom p+-Typ ausgebildet, und in dem die Peripherie bildenden Bereich wird ein Schutzring (der oben genannte Schutzring 4 vom n-Typ in der 1) aus dem Schutzring 107a vom n+-Typ und dem Schutzring 111a vom n++-Typ ausgebildet.
  • Bei der ersten Ausführungsform werden der Sourcebereich (der Sourcebereich 107 vom n+-Typ und der Sourcebereich 111 vom n++-Typ) in dem das Bauelement bildenden Bereich und der Schutzring (der Schutzring 107a vom n+-Typ und der Schutzring 111a vom n++-Typ) in dem die Peripherie bildenden Bereich gleichzeitig ausgebildet, weshalb auch die Dotierstoffverteilungen in der Tiefenrichtung in beiden Bereichen gleich sind.
  • Dann wird wie in der 9 gezeigt nach dem Entfernen der Maske 108 und der Seitenwand 110S eine Maske (dritte Maske) 113 ausgebildet. Die Maske 113 weist nur in dem Bereich eine Öffnung auf, in dem in einem späteren Schritt ein Kanalbereich 112 vom n–-Typ, vom intrinsischen Typ oder vom p–-Typ ausgebildet wird. Die Dicke der Maske 113 beträgt zum Beispiel etwa 0,2 bis 1,0 μm.
  • Daraufhin wird über die Maske 113 ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 102 vom n–-Typ ionenimplantiert, wodurch der Kanalbereich 112 vom n–-Typ ausgebildet wird. Die Tiefe (vierte Tiefe) des Kanalbereichs 112 vom n–-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,05 bis 0,2 μm. Die Dotierstoffkonzentration im Kanalbereich 112 vom n–-Typ liegt zum Beispiel im Bereich von 1 × 1016 bis 1 × 1019 cm–3.
  • Beim vorliegenden Beispiel wird der Kanalbereich 112 vom n–-Typ ausgebildet, der Kanalbereich 112 muß jedoch nicht notwendigerweise eine Leitfähigkeit vom n–-Typ aufweisen. Die Leitfähigkeit hängt von den Nennwerten für das Bauelement ab, und der Kanalbereich 112 kann auch eine intrinsische Leitfähigkeit oder eine Leitfähigkeit vom p–-Typ aufweisen.
  • Dann wird wie in der 10 gezeigt nach dem Entfernen der Maske 113 eine Maske 115 aufgebracht. Die Maske 115 ist nur dort mit einer Öffnung versehen, wo in einem späteren Schritt eine Potentialfixierschicht 114 vom p++-Typ zum Festhalten des Potentials der Innenschicht 105 vom p-Typ ausgebildet wird. Die Dicke der Maske 115 beträgt zum Beispiel etwa 0,2 bis 1,0 μm.
  • Daraufhin wird über die Maske 115 ein p-Typ-Dotierstoff, zum Beispiel atomares Aluminium (Al), in die Epitaxieschicht 102 vom n–-Typ ionenimplantiert, wodurch die Potentialfixierschicht 114 vom p++-Typ ausgebildet wird. Die Tiefe (siebte Tiefe) der Potentialfixierschicht 114 vom p++-Typ von der Oberfläche der Epitaxieschicht 102 beträgt zum Beispiel etwa 0,1 bis 0,4 μm. Die Dotierstoffkonzentration in der Potentialfixierschicht 114 vom p++-Typ liegt zum Beispiel im Bereich von 1 × 1019 bis 1 × 1021 cm–3.
  • Anschließend wird, auch wenn das in der Zeichnung nicht gezeigt ist, nach dem Entfernen der Maske 115 auf der Vorderseite und der Rückseite des SiC-Epitaxiesubstrats 104 durch zum Beispiel ein Plasma-CVD-Verfahren eine Kohlenstoff-(C)-Schicht abgeschieden. Die Dicke der Kohlenstoff-(C)-Schicht beträgt zum Beispiel etwa 0,03 μm. Wenn die Vorderseite und die Rückseite des SiC-Epitaxiesubstrats 104 von der Kohlenstoff-(C)-Schicht bedeckt sind, wird das SiC-Epitaxiesubstrat 104 für etwa 2 bis 3 Minuten einer Wärmebehandlung bei einer Temperatur von 1500°C oder höher unterzogen. Dadurch werden die in das SiC-Epitaxiesubstrat 104 ionenimplantierten Dotierstoffe aktiviert. Nach der Wärmebehandlung wird die Kohlenstoff-(C)-Schicht durch zum Beispiel eine Sauerstoffplasmabehandlung entfernt.
  • Wie in der 11 gezeigt, wird dann auf der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine Gate-Isolierschicht 116 ausgebildet. Die Gate-Isolierschicht 116 besteht aus einer Siliziumoxid-(SiO2)-Schicht, die zum Beispiel mit einem thermischen CVD-Verfahren aufgebracht wird. Die Dicke der Gate-Isolierschicht 116 beträgt zum Beispiel etwa 0,05 bis 0,15 μm.
  • Auf der Gate-Isolierschicht 116 wird dann eine polykristalline Silizium-(Si)-Schicht 117A vom n-Typ ausgebildet. Die Dicke der polykristallinen Silizium-(Si)-Schicht 117A vom n-Typ beträgt zum Beispiel etwa 0,2 bis 0,5 μm.
  • Wie in der 12 gezeigt, wird die polykristalline Silizium-(Si)-Schicht 117A unter Verwendung einer Maske 118 mit einem Trockenätzverfahren bearbeitet, wodurch eine Gate-Elektrode 117 ausgebildet wird.
  • Anschließend wird wie in der 13 gezeigt nach dem Entfernen der Maske 118 durch zum Beispiel ein Plasma-CVD-Verfahren auf der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine Isolierzwischenschicht 119 ausgebildet, die die Gate-Elektrode 117 und die Gate-Isolierschicht 116 bedeckt.
  • Wie in der 14 gezeigt, werden die Isolierzwischenschicht 119 und die Gate-Isolierschicht 116 unter Verwendung einer Maske 120 mit einem Trockenätzverfahren bearbeitet und dadurch eine Öffnung CNT erzeugt, die einen Teil des Sourcebereichs 111 vom n++-Typ und die Potentialfixierschicht 114 vom p++-Typ freilegt.
  • Wie in der 15 gezeigt, wird nach dem Entfernen der Maske 120 auf den am Boden der Öffnung CNT freiliegenden Teil des Sourcebereichs 111 vom n++-Typ und der Oberfläche der Potentialfixierschicht 114 vom p++-Typ eine Metallsilizidschicht 121 ausgebildet.
  • Zuerst wird dazu, auch wenn es in der Zeichnung nicht gezeigt ist, durch zum Beispiel ein Sputterverfahren auf der Oberfläche der Epitaxieschicht 102 vom n–-Typ eine erste Metallschicht aus zum Beispiel Nickel (Ni) abgeschieden, die die Isolierzwischenschicht 119 und die Innenseite (die Seitenfläche und die Bodenfläche) der Öffnung CNT bedeckt. Diese erste Metallschicht ist zum Beispiel etwa 0,05 μm dick. Beim Ausführen einer Silizidierungs-Wärmebehandlung bei 500 bis 900°C reagieren dann an der Bodenfläche der Öffnung CNT die erste Metallschicht und die Epitaxieschicht 102 vom n–-Typ miteinander und bilden auf dem am Boden der Öffnung CNT freiliegenden Teil der Oberfläche des Sourcebereichs 111 vom n++-Typ und der Oberfläche der Potentialfixierschicht 114 vom p++-Typ eine Metallsilizidschicht 121, im Beispiel eine Nickelsilizidschicht (NiSi-Schicht). Anschließend wird der verbliebene Rest der ersten Metallschicht, der nicht reagiert hat, durch ein Naßätzverfahren entfernt. Beim Naßätzverfahren wird zum Beispiel eine Mischung aus Schwefelsäure und Wasserstoffperoxid verwendet.
  • Daraufhin wird, auch wenn es in der Zeichnung nicht gezeigt ist, durch zum Beispiel ein Sputterverfahren auf der Rückseite des SiC-Substrats 101 vom n+-Typ eine zweite Metallschicht abgeschieden. Die zweite Metallschicht ist zum Beispiel etwa 0,1 μm dick.
  • Wie in der 16 gezeigt, werden dann durch Ausführen einer Silizidierungs-Wärmebehandlung bei 800 bis 1200°C die zweite Metallschicht und das SiC-Substrat 101 vom n+-Typ miteinander zur Reaktion gebracht, wodurch eine Metallsilizidschicht 122 ausgebildet wird, die den Drainbereich 103 vom n+-Typ an der Rückseite des SiC-Substrat 101 vom n+-Typ bedeckt. Auf der Metallsilizidschicht 122 wird eine Drain-Anschlußelektrode 8 ausgebildet. Die Drain-Anschlußelektrode 8 ist zum Beispiel etwa 0,4 μm dick.
  • Über eine Maske wird anschließend die Isolierzwischenschicht 119 mit einem Trockenätzverfahren bearbeitet, um eine Öffnung (nicht gezeigt) auszubilden, die die Gate-Elektrode 117 freilegt.
  • Auf der Isolierschicht 119 und dem Inneren der Öffnung CNT, die bis zur Metallsilizidschicht 121 auf dem freiliegenden Teil der Oberfläche des Sourcebereichs 111 vom n++-Typ und der Oberfläche der Potentialfixierschicht 114 vom p++-Typ reicht, und der Öffnung (nicht gezeigt), die bis zur Gate-Elektrode 117 reicht, wird dann eine dritte Metallschicht abgeschieden, zum Beispiel eine Laminatschicht aus einer Titan(Ti)-Schicht, einer Titannitrid-(TiN)-Schicht und einer Aluminium-(Al)-Schicht. Die Dicke der dritten Metallschicht beträgt vorzugsweise zum Beispiel 2,0 μm oder mehr. Durch Bearbeiten der dritten Metallschicht werden eine Source-Anschlußelektrode 7, die über die Metallsilizidschicht 121 elektrisch mit dem darunterliegenden Teil des Sourcebereichs 111 vom n++-Typ verbunden ist, und eine Gate-Anschlußelektrode (nicht gezeigt) ausgebildet, die elektrisch mit der Gate-Elektrode 117 verbunden ist. Die Source-Anschlußelektrode 7 und die nicht gezeigte Gate-Anschlußelektrode werden elektrisch mit einer äußeren Verdrahtung verbunden.
  • Wie in der 17A gezeigt, ist bei der ersten Ausführungsform der Kanalbereich 109 vom p+-Typ so ausgebildet, daß die Tiefe (fünfte Tiefe) des Kanalbereichs 109 vom p+-Typ von der Oberfläche der Epitaxieschicht 102 größer ist als die Tiefe (zweite Tiefe) des Sourcebereichs 107 vom n+-Typ von der Oberfläche der Epitaxieschicht 102. Der Kanalbereich 109 vom p+-Typ umgibt somit die Seitenfläche und die Bodenfläche (Unterseite) des Sourcebereichs 107 vom n+-Typ, ist darauf jedoch nicht beschränkt.
  • Zum Beispiel kann wie in der 17B gezeigt der Kanalbereich 109 vom p+-Typ auch so ausgebildet sein, daß die Tiefe (fünfte Tiefe) des Kanalbereichs 109 vom p+-Typ von der Oberfläche der Epitaxieschicht 102 kleiner ist als die Tiefe (zweite Tiefe) des Sourcebereichs 107 vom n+-Typ von der Oberfläche der Epitaxieschicht 102. Der Kanalbereich 109 vom p+-Typ umgibt dann nur noch die Seitenfläche des Sourcebereichs 107 vom n+-Typ.
  • Da bei der ersten Ausführungsform der Kanalbereich den Kanalbereich 112 vom n–-Typ, intrinsischen Typ oder p–-Typ, der eine hohe Kanalmobilität aufweist, und den Kanalbereich 109 vom p+-Typ mit einer hohen Schwellenspannung umfaßt, können bei dem SiC-Leistungs-MISFET sowohl eine hohe Kanalmobilität als auch eine hohe Schwellenspannung realisiert werden.
  • Des weiteren umfaßt der Sourcebereich den Sourcebereich 107 vom n+-Typ und den Sourcebereich 111 vom n++-Typ, wobei der Sourcebereich 107 vom n+-Typ zwischen dem Kanalbereich 109 vom p+-Typ und dem Sourcebereich 111 vom n++-Typ ausgebildet ist und die Source-Anschlußelektrode 7 elektrisch über die Metallsilizidschicht 121 mit dem Sourcebereich 111 vom n++-Typ verbunden ist. Bei diesem Aufbau ist das elektrische Feld im Kanalbereich 109 vom p+-Typ, der mit dem Sourcebereich 107 vom n+-Typ in Kontakt steht, nicht sehr groß, so daß keine Beeinträchtigung der Gate-Isolierschicht 116 auftritt und der Kontaktwiderstand zwischen dem Sourcebereich 111 vom n+ +-Typ und der Source-Anschlußelektrode 7 klein ist.
  • Damit wird ein SiC-Leistungs-MISFET mit hoher Leistungsfähigkeit und hoher Zuverlässigkeit erhalten.
  • Zweite Ausführungsform
  • Der Unterschied zwischen der ersten Ausführungsform und der zweiten Ausführungsform liegt im Verfahren zum Ausbilden des Kanalbereichs. Bei der oben beschriebenen ersten Ausführungsform wird der Kanalbereich nicht selbstjustierend ausgebildet, bei der zweiten Ausführungsform wird der Kanalbereich dagegen selbstjustierend ausgebildet.
  • Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements
  • Anhand der 18 bis 25 wird ein Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements bei der zweiten Ausführungsform in der Reihenfolge der auszuführenden Schritte beschrieben. Die 18 bis 25 zeigen jeweils eine vergrößerte Schnittansicht eines Hauptteils mit einem Teil eines den SiC-Leistungs-MISFET bildenden Bereichs (den das Bauelement bildenden Bereich) und einem Teil eines die Peripherie bildenden Bereichs bei einem Siliziumkarbid-Halbleiterbauelement.
  • Auf die gleiche Weise wie bei der oben beschriebenen ersten Ausführungsform wird wie in der 18 gezeigt an der Vorderseite (der ersten Hauptfläche) eines SiC-Substrats (Substrats) 201 vom n+-Typ eine Epitaxieschicht 202 vom n–-Typ aufgebracht und damit ein SiC-Epitaxiesubstrat 204 ausgebildet, das aus dem SiC-Substrat 201 vom n+-Typ und der Epitaxieschicht 202 vom n–-Typ besteht. Die Dotierstoffkonzentration im SiC-Substrat 201 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1018 bis 1 × 1021 cm–3, und die Dotierstoffkonzentration in der Epitaxieschicht 202 vom n–-Typ liegt zum Beispiel im Bereich von 1 × 1014 bis 1 × 1017 cm–3. Anschließend wird auf der Rückseite (der zweiten Hauptfläche) des SiC-Substrats 201 vom n+-Typ ein Drainbereich 203 vom n+-Typ ausgebildet. Die Dotierstoffkonzentration im Drainbereich 203 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1019 bis 1 × 1021 cm–3.
  • Dann wird auf der Oberfläche der Epitaxieschicht 202 vom n–-Typ eine harte Maske (vierte Maske) 206 aus zum Beispiel einer Siliziumoxid-(SiO2)-Schicht (zweite Isolierschicht) ausgebildet. Dann wird über die harte Maske 206 ein p-Typ-Dotierstoff, zum Beispiel atomares Aluminium (Al), in die Epitaxieschicht 202 vom n–-Typ ionenimplantiert. Dadurch wird in dem das Bauelement bildenden Bereich an der Vorderseite der Epitaxieschicht 202 vom n–-Typ eine Innenschicht (ein Quellbereich) 205 vom p-Typ ausgebildet und in dem die Peripherie bildenden Bereich ein Ring 205a vom p-Typ. Die Tiefe (erste Tiefe) der Innenschicht 205 vom p-Typ und des Rings 205a vom p-Typ von der Oberfläche der Epitaxieschicht 202 beträgt zum Beispiel etwa 0,5 bis 2,0 μm. Die Dotierstoffkonzentration in der Innenschicht 205 vom p-Typ und im Ring 205a vom p-Typ liegt zum Beispiel im Bereich von 1 × 1016 bis 1 × 1019 cm–3.
  • Bei der Ausbildung der harten Maske 206 auf der Oberfläche der Epitaxieschicht 202 vom n–-Typ wird ein Teil der Oberfläche der Epitaxieschicht 202 vom n–-Typ (der Teil, der von der Oberfläche bis zu einer Tiefe von etwa 0,0 bis 5,0 nm reicht) entfernt, und es entsteht in der Epitaxieschicht 202 vom n–-Typ unter der Seitenfläche der harten Maske 206 ein erster einfacher Stufenabschnitt.
  • Daraufhin wird eine Isolierschicht (dritte Isolierschicht) 225 abgeschieden, die die harte Maske 206 und einen Teil der Oberfläche der Epitaxieschicht 202 vom n–-Typ abdeckt. Die Isolierschicht 225 ist eine Siliziumoxid-(SiO2)-Schicht, die zum Beispiel mit einem Plasma-CVD-Verfahren abgeschieden wird. Die Dicke der Isolierschicht 225 beträgt zum Beispiel etwa 0,5 bis 2,0 μm. In dem die Peripherie bildenden Bereich wird dabei die Lücke zwischen benachbarten Bereichen der Maske 206 von der Isolierschicht 225 gefüllt.
  • Wie in der 19 gezeigt, wird dann eine Maske 226 ausgebildet, die den Teil des das Bauelement bildenden Bereichs abdeckt, in dem in einem späteren Schritt ein Sourcebereich ausgebildet wird.
  • Wie in der 20 gezeigt, wird die Isolierschicht 225 unter Verwendung der Maske 226 mit einem anisotropen Trockenätzverfahren bearbeitet, um die Oberfläche der Epitaxieschicht 202 vom n–-Typ in dem Bereich freizulegen, in dem in einem späteren Schritt der Sourcebereich ausgebildet wird, während in dem das Bauelement bildenden Bereich ein Teil der Isolierschicht 225 verbleibt. Dabei wird an der Seitenfläche der harten Maske 206 eine Seitenwand (zweite Seitenwand) 225S ausgebildet, die aus der Isolierschicht 225 besteht. Der Teil der Innenschicht 205 vom p-Typ, der am Endabschnitt der Innenschicht 205 von der Seitenwand 225S abgedeckt wird, bildet dabei den ganzen Kanalbereich aus. In dem die Peripherie bildenden Bereich bleiben die Lücken zwischen den benachbarten Bereichen der harten Maske 206 unter der Isolierschicht 225 vergraben.
  • Bei der Ausbildung der Seitenwand 225S an der Oberfläche der Epitaxieschicht 202 vom n–-Typ wird ein Teil der Oberfläche der Epitaxieschicht 202 vom n–-Typ (der Teil, der von der Oberfläche bis zu einer Tiefe von etwa 0,0 bis 5,0 nm reicht) entfernt, und es entsteht in der Epitaxieschicht 202 vom n–-Typ unter der Seitenfläche der Seitenwand 225S ein zweiter einfacher Stufenabschnitt. Der Bereich zwischen dem ersten einfachen Stufenabschnitt und dem zweiten einfachen Stufenabschnitt bildet einen Kanalbereich. Die Kanallänge wird daher vom ersten einfachen Stufenabschnitt und vom zweiten einfachen Stufenabschnitt bestimmt, und die Summe aus der Länge eines Kanalbereichs 212 vom n–-Typ, vom intrinsischen Typ oder vom p–-Typ und der Länge eines Kanalbereichs 209 vom p+-Typ, die sich beide in dem Bereich zwischen dem ersten einfachen Stufenabschnitt und dem zweiten einfachen Stufenabschnitt befinden und die in einem späteren Schritt ausgebildet werden, entspricht der Kanallänge des SiC-Leistungs-MISFETs.
  • Anschließend wird über eine Maske (erste Maske) aus der harten Maske 206, der Seitenwand 225S und der Isolierschicht 225 ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 202 vom n–-Typ ionenimplantiert, wodurch ein Sourcebereich (zweiter Sourcebereich) 207 vom n+-Typ ausgebildet wird. Die Tiefe (zweite Tiefe) des Sourcebereichs 207 vom n+-Typ von der Oberfläche der Epitaxieschicht 202 beträgt zum Beispiel etwa 0,1 bis 0,2 μm.
  • Bei dem gezeigten Beispiel wird für den in die Epitaxieschicht 202 vom n–-Typ ionenimplantierten n-Typ-Dotierstoff atomarer Stickstoff (N) oder atomarer Phosphor (P) verwendet, es kann jedoch jeder n-Typ-Dotierstoff verwendet werden, mit dem ein flacher Übergang ausgebildet werden kann, damit der Sourcebereich 207 vom n+-Typ in einer geringen Tiefe unter der Oberfläche der Epitaxieschicht 202 liegt. Zum Beispiel kann molekularer Stickstoff (N2), Stickstofffluorid (NF), Stickstoffdifluorid (NF2), Stickstofftrifluorid (NF3), molekularer Phosphor (P2), Phosphin (PH3), Phosphorfluorid (PF), Phosphordifluorid (PF2), Phosphortrifluorid (NF3) oder ein Mischgas aus diesen Gasen verwendet werden. Die Dotierstoffkonzentration im Sourcebereich 207 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1017 bis 1 × 1021 cm–3.
  • Dann wird wie in der 21 gezeigt ein Kanalbereich (erster Kanalbereich) 209 vom p+-Typ derart ausgebildet, daß er die Seitenfläche und die Unterseite (Bodenfläche) des Sourcebereichs 207 vom n+-Typ umgibt. Der Kanalbereich 209 vom p+-Typ wird zum Beispiel durch schräges Ionenimplantieren eines p-Typ-Dotierstoffs über die harte Maske 206, die Seitenwand 225S und die Isolierschicht 225 in die Epitaxieschicht 202 vom n–-Typ ausgebildet. Als p-Typ-Dotierstoff kann Aluminium (Al) verwendet werden. Der Implantationswinkel bezüglich der Normalen zum SiC-Substrat 201 vom n+-Typ beträgt vorzugsweise 10 bis 45 Grad. Die Kanallänge des Kanalbereichs 209 vom p+-Typ beträgt zum Beispiel etwa 0,01 bis 0,2 μm. Die Dotierstoff konzentration im Kanalbereich 209 vom p+-Typ liegt beispielsweise im Bereich von 1 × 1016 bis 1 × 1019 cm–3.
  • Wie in der 22 gezeigt wird dann zum Beispiel durch ein Plasma-CVD-Verfahren auf der Oberfläche der Epitaxieschicht 202 vom n–-Typ eine Isolierschicht (erste Isolierschicht) 227 aus zum Beispiel einer Siliziumoxid-(SiO2)-Schicht abgeschieden, die die harte Maske 206, die Seitenwand 225S und die Isolierschicht 225 bedeckt. Die Dicke der Isolierschicht 227 beträgt zum Beispiel etwa 0,05 bis 0,5 μm.
  • Anschließend wird wie in der 23 gezeigt die Isolierschicht 227 mit einem anisotropen Trockenätzverfahren bearbeitet, wodurch an der Seitenfläche der Seitenwand 225S und der Seitenfläche der Isolierschicht 225 eine aus der Isolierschicht 227 bestehende Seitenwand (erste Seitenwand) 227S ausgebildet wird.
  • Daraufhin wird über eine Maske (zweite Maske), die aus der harten Maske 206, der Seitenwand 225S, der Isolierschicht 225 und der Seitenwand 227S besteht, ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 202 vom n–-Typ ionenimplantiert und dadurch in dem das Bauelement bildenden Bereich ein Sourcebereich (erster Sourcebereich) 211 vom n++-Typ ausgebildet. Die Tiefe (dritte Tiefe) des Sourcebereichs 211 vom n++-Typ von der Oberfläche der Epitaxieschicht 202 beträgt zum Beispiel etwa 0,1 bis 0,4 μm. Die Dotierstoffkonzentration im Sourcebereich 211 vom n++-Typ liegt zum Beispiel im Bereich von 1 × 1018 bis 1 × 1021 cm–3.
  • Bei der Ausführung der obigen Schritte werden in dem das Bauelement bildenden Bereich ein Sourcebereich aus dem Sourcebereich 207 vom n+-Typ und dem Sourcebereich 211 vom n++-Typ und der Teil des Kanalbereichs, der aus dem Kanalbereich 209 vom p+-Typ besteht, ausgebildet.
  • Dann wird wie in der 24 gezeigt nach dem Entfernen der harten Maske 206, der Seitenwand 225S, der Isolierschicht 225 und der Seitenwand 227S eine Maske (fünfte Maske) 228 ausgebildet. Die Maske 228 weist nur in dem Bereich eine Öffnung auf, in dem in einem späteren Schritt in dem die Peripherie bildenden Bereich ein Schutzring 229 vom n++-Typ ausgebildet wird.
  • Daraufhin wird über die Maske 228 ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 202 vom n–-Typ ionenimplantiert, wodurch in dem die Peripherie bildenden Bereich der Schutzring 229 vom n++-Typ ausgebildet wird. Die Tiefe des Schutzrings 229 vom n++-Typ von der Oberfläche der Epitaxieschicht 202 beträgt zum Beispiel etwa 0,1 bis 0,4 μm. Die Dotierstoffkonzentration im Schutzring 229 vom n++-Typ liegt zum Beispiel im Bereich von 1 × 1018 bis 1 × 1021 cm–3.
  • Bei der ersten Ausführungsform werden der Sourcebereich (der Sourcebereich 107 vom n+-Typ und der Sourcebereich 111 vom n++-Typ) und der Schutzring (der Schutzring 107a vom n+-Typ und der Schutzring 111a vom n++-Typ) gleichzeitig ausgebildet, weshalb die Dotierstoffverteilungen in den beiden Bereichen gleich sind. Bei der zweiten Ausführungsform werden dagegen der Sourcebereich (der Sourcebereich 207 vom n+-Typ und der Sourcebereich 211 vom n++-Typ) und der Schutzring (der Schutzring 229 vom n++-Typ) in verschiedenen Schritten ausgebildet, weshalb die Dotierstoffverteilungen in den beiden Bereichen verschieden sind.
  • Danach werden wie in der 25 gezeigt auf die gleiche Weise wie bei der ersten Ausführungsform in dem das Bauelement bildenden Bereich ein Kanalbereich 212 (zweiter Kanalbereich) vom n–-Typ, vom intrinsischen Typ oder vom p–-Typ, eine Potentialfixierschicht 214 vom p++-Typ zum Festhalten des Potentials der Innenschicht 205 vom p-Typ, eine Gate-Isolierschicht 216, eine Gate-Elektrode 217 usw. ausgebildet. Auf die Oberfläche der Epitaxieschicht 202 vom n–-Typ wird eine Isolierzwischenschicht 219 aufgebracht und in der Isolierzwischenschicht 219 im gewünschten Bereich eine Öffnung CNT ausgebildet, woraufhin auf den Teil der Oberfläche des Sourcebereichs 211 vom n++-Typ und die Oberfläche der Potentialfixierschicht 214 vom p++-Typ, die am Boden der Öffnung CNT freiliegen, eine Metallsilizidschicht 221 aufgebracht wird.
  • Daraufhin wird eine Metallsilizidschicht 222 ausgebildet, die den Drainbereich 203 vom n+-Typ an der Rückseite des SiC-Substrats 201 vom n+-Typ abdeckt, und eine Drain-Anschlußelektrode 28 derart ausgebildet, daß sie die Metallsilizidschicht 222 bedeckt.
  • In der Isolierzwischenschicht 219 wird dann eine Öffnung (nicht gezeigt) ausgebildet, die bis zur Gate-Elektrode 217 reicht, woraufhin eine Source-Anschlußelektrode 27, die über die Metallsilizidschicht 221 elektrisch mit einem Teil des Sourcebereichs 211 vom n++-Typ verbunden ist, und eine Gate-Anschlußelektrode (nicht gezeigt) ausgebildet werden, die elektrisch mit der Gate-Elektrode 217 verbunden ist.
  • Da auch bei der zweiten Ausführungsform der Kanalbereich den Kanalbereich 212 vom n–-Typ, intrinsischen Typ oder p–-Typ, der eine hohe Kanalmobilität aufweist, und den Kanalbereich 209 vom p+-Typ mit einer hohen Schwellenspannung umfaßt, können bei dem SiC-Leistungs-MISFET sowohl eine hohe Kanalmobilität als auch eine hohe Schwellenspannung realisiert werden.
  • Des weiteren umfaßt der Sourcebereich den Sourcebereich 207 vom n+-Typ und den Sourcebereich 211 vom n++-Typ, wobei der Sourcebereich 207 vom n+-Typ zwischen dem Kanalbereich 209 vom p+-Typ und dem Sourcebereich 211 vom n++-Typ ausgebildet ist und die Source-Anschlußelektrode 27 über die Metallsilizidschicht 221 mit dem Sourcebereich 211 vom n++-Typ verbunden ist. Bei diesem Aufbau ist das elektrische Feld im Kanalbereich 209 vom p+-Typ, der mit dem Sourcebereich 207 vom n+-Typ in Kontakt steht, nicht sehr groß, so daß keine Beeinträchtigung der Gate-Isolierschicht 216 auftritt und der Kontaktwiderstand zwischen dem Sourcebereich 211 vom n++-Typ und der Source-Anschlußelektrode 27 klein ist.
  • Der Kanalbereich wird von dem Bereich gebildet, der zwischen dem ersten einfachen Stufenabschnitt, der bei dem Schritt des Ausbildens der Innenschicht 205 vom p-Typ in der Epitaxieschicht 202 vom n–-Typ entsteht, und dem zweiten einfachen Stufenabschnitt liegt, der bei dem Schritt des Ausbildens des Sourcebereichs 211 vom n++-Typ in der Epitaxieschicht 202 vom n–-Typ entsteht. Die Kanallänge wird daher vom ersten einfachen Stufenabschnitt und vom zweiten einfachen Stufenabschnitt bestimmt, und die Summe aus der Länge des Kanalbereichs 212 vom n–-Typ, intrinsischen Typ oder p–-Typ und der Länge des Kanalbereichs 209 vom p+-Typ, die sich in dem Bereich zwischen dem ersten einfachen Stufenabschnitt und dem zweiten einfachen Stufenabschnitt befinden, entspricht der Kanallänge des SiC-Leistungs-MISFETs.
  • Da dieser Kanalbereich selbstjustierend ausgebildet wird, kann leicht ein kurzer Kanal ausgebildet werden. Der Kanalwiderstand kann damit leicht reduziert werden. Die Abnahme der Schwellenspannung aufgrund der Abnahme der Kanallänge kann durch Steuern der Dotierstoffkonzentration im Kanalbereich 209 vom p+-Typ usw. begrenzt werden.
  • Bei einem SiC-Leistungs-MISFET mit einem DMOS-Aufbau sind die Kanallängen auf beiden Seiten des JFET-Bereichs nicht verschieden, da der Kanalbereich selbstjustierend ausgebildet wird. Es wird damit eine Verschiebung der Schwellenspannung verhindert.
  • Damit wird ein SiC-Leistungs-MISFET mit hoher Leistungsfähigkeit und hoher Zuverlässigkeit erhalten.
  • Dritte Ausführungsform
  • Die dritte Ausführungsform unterscheidet sich von der ersten Ausführungsform und der zweiten Ausführungsform darin, daß eine Grabenstruktur gewählt wird. Bei der oben beschriebenen ersten Ausführungsform befindet sich die Gate-Isolierschicht 116 auf der Oberfläche des SiC-Epitaxiesubstrats 104, bei der dritten Ausführungsform befindet sich die Gate-Isolierschicht dagegen an der Seitenfläche und der Bodenfläche eines Grabens, der senkrecht zum SiC-Epitaxiesubstrat ausgebildet wird.
  • Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements
  • Anhand der 26 bis 31 wird ein Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements bei der dritten Ausführungsform in der Reihenfolge der auszuführenden Schritte beschrieben. Die 26 bis 31 zeigen jeweils eine vergrößerte Schnittansicht eines Hauptteils mit einem Teil eines den SiC-Leistungs-MISFET bildenden Bereichs (der das Bauelement bildende Bereich) und einem Teil eines die Peripherie bildenden Bereichs bei einem Siliziumkarbid-Halbleiterbauelement.
  • Wie in der 26 gezeigt, wird auf die gleiche Weise wie bei der oben beschriebenen ersten Ausführungsform an der Vorderseite (der ersten Hauptfläche) eines SiC-Substrats (Substrats) 301 vom n+-Typ eine Epitaxieschicht 302 vom n–-Typ aufgebracht und damit ein SiC-Epitaxiesubstrat 304 ausgebildet, das aus dem SiC-Substrat 301 vom n+-Typ und der Epitaxieschicht 302 vom n–-Typ besteht. Die Dotierstoffkonzentration im SiC-Substrat 301 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1018 bis 1 × 1021 cm–3, und die Dotierstoff konzentration in der Epitaxieschicht 302 vom n–-Typ liegt zum Beispiel im Bereich von 1 × 1014 bis 1 × 1017 cm–3. Anschließend wird auf der Rückseite (der zweiten Hauptfläche) des SiC-Substrats 301 vom n+-Typ ein Drainbereich 303 vom n+-Typ mit einer vorgegebenen Tiefe (sechsten Tiefe) von der Oberfläche des SiC-Substrats 301 vom n+-Typ ausgebildet. Die Dotierstoffkonzentration im Drainbereich 303 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1019 bis 1 × 1021 cm–3.
  • Dann wird auf der Oberfläche der Epitaxieschicht 302 vom n–-Typ eine harte Maske 306 aus zum Beispiel einer Siliziumoxid-(SiO2)-Schicht ausgebildet. Über die harte Maske 306 wird ein p-Typ-Dotierstoff, zum Beispiel atomares Aluminium (Al), in die Epitaxieschicht 302 vom n–-Typ ionenimplantiert. Dadurch wird in dem das Bauelement bildenden Bereich an der Vorderseite der Epitaxieschicht 302 vom n–-Typ eine Innenschicht 305 vom p-Typ ausgebildet und in dem die Peripherie bildenden Bereich ein Ring 305a vom p-Typ. Die Tiefe (erste Tiefe) der Innenschicht 305 vom p-Typ und des Rings 305a vom p-Typ von der Oberfläche der Epitaxieschicht 302 beträgt zum Beispiel etwa 0,5 bis 2,0 μm. Die Dotierstoffkonzentration in der Innenschicht 305 vom p-Typ und im Ring 305a vom p-Typ liegt zum Beispiel im Bereich von 1 × 1016 bis 1 × 1019 cm–3.
  • Wie in der 27 gezeigt, wird nach dem Entfernen der harten Maske 306 auf der Oberfläche der Epitaxieschicht 302 vom n–-Typ eine harte Maske (sechste Maske) 308 aus zum Beispiel einer Siliziumoxid-(SiO2)-Schicht ausgebildet. Über die harte Maske 308 wird ein p-Typ-Dotierstoff, zum Beispiel atomares Aluminium (Al), in die Epitaxieschicht 302 vom n–-Typ ionenimplantiert, wodurch in dem das Bauelement bildenden Bereich ein Kanalbereich (erster Kanalbereich) 309 vom p+-Typ ausgebildet wird. Die Tiefe (fünfte Tiefe) des Kanalbereichs 309 vom p+-Typ von der Oberfläche der Epitaxieschicht 302 beträgt zum Beispiel etwa 0,4 bis 0,6 μm. Die Dotierstoffkonzentration im Kanalbereich 309 vom p+-Typ liegt zum Beispiel im Bereich von 1 × 1016 bis 1 × 1019 cm–3.
  • Anschließend wird über die harte Maske 308 ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 302 vom n–-Typ ionenimplantiert, wodurch im Kanalbereich 309 vom p+-Typ ein Sourcebereich (zweiter Sourcebereich) 307 vom n+-Typ ausgebildet wird. Die Tiefe (zweite Tiefe) des Sourcebereichs 307 vom n+-Typ von der Oberfläche der Epitaxieschicht 302 beträgt zum Beispiel etwa 0,3 bis 0,4 μm. Die Dotierstoffkonzentration im Sourcebereich 307 vom n+-Typ liegt zum Beispiel im Bereich von 1 × 1017 bis 1 × 1021 cm–3.
  • Über die harte Maske 308 wird dann ein n-Typ-Dotierstoff, zum Beispiel atomarer Stickstoff (N) oder atomarer Phosphor (P), in die Epitaxieschicht 302 vom n–-Typ ionenimplantiert, wodurch im Sourcebereich 307 vom n+-Typ ein Sourcebereich (erster Sourcebereich) 311 vom n++-Typ ausgebildet wird. Die Tiefe (dritte Tiefe) des Sourcebereichs 311 vom n++-Typ von der Oberfläche der Epitaxieschicht 302 beträgt zum Beispiel etwa 0,2 bis 0,3 μm. Die Dotierstoffkonzentration im Sourcebereich 311 vom n++-Typ liegt zum Beispiel im Bereich von 1 × 1018 bis 1 × 1021 cm–3.
  • Beim Ausbilden des Kanalbereichs 309 vom p+-Typ, des Sourcebereichs 307 vom n+-Typ und des Sourcebereichs 311 vom n++-Typ in dem das Bauelement bildenden Bereich wird gleichzeitig in dem die Peripherie bildenden Bereich ein Schutzring 329 vom n+-Typ ausgebildet. Bei der dritten Ausführungsform werden somit der Sourcebereich (der Sourcebereich 307 vom n+-Typ und der Sourcebereich 311 vom n++-Typ) und der Schutzring (ein Schutzring 307a vom n+-Typ und ein Schutzring 311a vom n++-Typ) gleichzeitig ausgebildet, weshalb die Dotierstoffverteilungen in der Tiefenrichtung in den beiden Bereichen gleich sind.
  • Wie in der 28 gezeigt, wird nach dem Entfernen der harten Maske 308 eine Maske 315 ausgebildet. Die Maske 315 weist nur in dem Bereich eine Öffnung auf, in dem in einem späteren Schritt eine Potentialfixierschicht 314 vom p++-Typ zum Festhalten des Potentials der Innenschicht 305 vom p-Typ ausgebildet wird. Die Dicke der Maske 315 beträgt zum Beispiel etwa 0,2 bis 1,0 μm.
  • Über die Maske 315 wird dann ein p-Typ-Dotierstoff, zum Beispiel atomares Aluminium (Al), in die Epitaxieschicht 302 vom n–-Typ ionenimplantiert, wodurch die Potentialfixierschicht 314 vom p++-Typ ausgebildet wird. Die Tiefe (siebte Tiefe) der Potentialfixierschicht 314 vom p++-Typ von der Oberfläche der Epitaxieschicht 302 beträgt zum Beispiel etwa 0,1 bis 0,4 μm. Die Dotierstoffkonzentration in der Potentialfixierschicht 314 vom p++-Typ liegt zum Beispiel im Bereich von 1 × 1019 bis 1 × 1021 cm–3.
  • Wie in der 29 gezeigt, wird nach dem Entfernen der Maske 315 eine harte Maske (siebte Maske) 331 zum Ausbilden eines Grabens im SiC-Epitaxiesubstrat 304 in einem späteren Schritt aufgebracht. Die harte Maske 331 kann zum Beispiel wie folgt aufgebracht werden. Zuerst wird eine Isolierschicht 331A auf der Oberfläche der Epitaxieschicht 302 vom n–-Typ abgeschieden. Die Isolierschicht 331A besteht aus einer Siliziumoxid-(SiO2)-Schicht, die zum Beispiel durch ein Plasma-CVD-Verfahren aufgebracht wird. Auf der Isolierschicht 331A wird eine Maske 330 aus einer strukturierten Photolackschicht ausgebildet und die Isolierschicht 331A unter Verwendung der Maske 330 mit einem Trockenätzverfahren bearbeitet, wodurch die harte Maske 331, die aus der Isolierschicht 331A besteht, ausgebildet wird.
  • Wie in der 30 gezeigt, wird nach dem Entfernen der Maske 330 unter Verwendung der harten Maske 331 im SiC-Epitaxiesubstrat 304 ein Graben 328 ausgebildet. Die Tiefe des Grabens 328 hängt von der Tiefe der Innenschicht 305 vom p-Typ ab, wobei es erforderlich ist, daß von der Oberfläche der Epitaxieschicht 302 die Tiefe des Grabens 328 größer ist als die Tiefe (erste Tiefe) der Innenschicht 305 vom p-Typ. Dabei befindet sich ein Endabschnitt der Innenschicht 305 vom p-Typ an einer Seitenfläche des Grabens 328.
  • Während die harte Maske 331 an Ort und Stelle verbleibt, wird ein Kanalbereich (zweiter Kanalbereich) 312 vom n–-Typ, vom intrinsischen Typ oder vom p–-Typ ausgebildet. Wenn durch schräges Ionenimplantieren eines n-Typ-Dotierstoffs über die harte Maske 331 in die Epitaxieschicht 302 vom n–-Typ ein Kanalbereich 312 vom n–-Typ ausgebildet wird, wird der Kanalbereich 312 vom n–-Typ an der Seitenfläche des Grabens 328 ausgebildet, an der sich die Innenschicht 305 vom p-Typ in der Epitaxieschicht 302 vom n–-Typ befindet. Als n-Typ-Dotierstoff kann atomarer Stickstoff (N) oder atomarer Phosphor (P) verwendet werden. Der Implantationswinkel bezüglich der Normalen zum SiC-Epitaxiesubstrat 301 vom n+-Typ beträgt vorzugsweise 10 bis 45 Grad. Die Tiefe des Kanalbereichs 312 vom n–-Typ von der Seitenfläche des Grabens 328 vom n–-Typ beträgt zum Beispiel etwa 0,05 bis 0,2 μm. Die Dotierstoffkonzentration im Kanalbereich 312 vom n–-Typ liegt zum Beispiel im Bereich von 1 × 1016 bis 1 × 1019 cm–3.
  • Danach werden wie in der 31 gezeigt auf die gleiche Weise wie bei der ersten Ausführungsform in dem das Bauelement bildenden Bereich eine Gate-Isolierschicht 316, eine Gate-Elektrode 317 usw. ausgebildet. Auf die Oberfläche der Epitaxieschicht 302 vom n--Typ wird eine Isolierzwischenschicht 319 aufgebracht und im gewünschten Bereich in der Isolierzwischenschicht 319 eine Öffnung CNT ausgebildet, woraufhin auf die Oberfläche eines Teils des Sourcebereichs 311 vom n++-Typ und die Oberfläche der Potentialfixierschicht 314 vom p++-Typ, die am Boden der Öffnung CNT freiliegen, eine Metallsilizidschicht 321 aufgebracht wird.
  • Auf die Rückseite des SiC-Epitaxiesubstrat 301 vom n+-Typ wird eine Metallsilizidschicht 322 aufgebracht, die den Drainbereich 303 vom n+-Typ bedeckt, und auf der Metallsilizidschicht 322 eine Drain-Anschlußelektrode 38 ausgebildet.
  • Schließlich wird in der Isolierzwischenschicht 319 eine Öffnung (nicht gezeigt) ausgebildet, die bis zur Gate-Elektrode 317 reicht, und durch die Metallsilizidschicht 321 eine Source-Anschlußelektrode 37 elektrisch mit einem Teil des Sourcebereichs 311 vom n++-Typ verbunden sowie eine Gate-Anschlußelektrode (nicht gezeigt) elektrisch mit der Gate-Elektrode 317 verbunden.
  • Da bei der dritten Ausführungsform der Kanalbereich den Kanalbereich 312 vom n–-Typ, intrinsischen Typ oder p–-Typ, der eine hohe Kanalmobilität aufweist, und den Kanalbereich 309 vom p+-Typ mit einer hohen Schwellenspannung umfaßt, können auch bei einem SiC-Leistungs-MISFET mit einer Grabenstruktur sowohl eine hohe Kanalmobilität als auch eine hohe Schwellenspannung realisiert werden.
  • Des weiteren umfaßt der Sourcebereich den Sourcebereich 307 vom n+-Typ und den Sourcebereich 311 vom n++-Typ, wobei der Sourcebereich 307 vom n+-Typ zwischen dem Kanalbereich 309 vom p+-Typ und dem Sourcebereich 311 vom n++-Typ ausgebildet ist und die Source-Anschlußelektrode 37 über die Metallsilizidschicht 321 mit dem Sourcebereich 311 vom n++-Typ verbunden ist. Bei diesem Aufbau ist das elektrische Feld im Kanalbereich 309 vom p+-Typ, der mit dem Sourcebereich 307 vom n+-Typ in Kontakt steht, nicht sehr groß, so daß keine Beeinträchtigung der Gate-Isolierschicht 316 auftritt und der Kontaktwiderstand zwischen dem Sourcebereich 311 vom n++-Typ und der Source-Anschlußelektrode 37 klein ist.
  • Bei dem SiC-Leistungs-MISFET mit einer Grabenstruktur wird die vertikale Oberfläche des 4H-SiC-Substrats, die eine höhere Kanalbeweglichkeit aufweist als die horizontale Oberfläche des 4H-SiC-Substrats, als Kanalbereich verwendet. Entsprechend ist der Kanalwiderstand geringer.
  • Die vorliegende Erfindung wurde anhand von Ausführungsformen näher beschrieben. Es erübrigt sich festzustellen, daß die vorliegende Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt ist, sondern innerhalb des Umfangs der vorliegenden Erfindung modifiziert werden kann.
  • Zum Beispiel sind die Materialien der einzelnen Komponenten, die Leitfähigkeitstypen, die Produktionsbedingungen usw. nicht auf die in den beschriebenen Ausführungsformen beschränkt, sondern es sind viele Modifikationen möglich. Zur Vereinfachung der Erläuterung erfolgte zum Beispiel die Beschreibung anhand von feststehenden Leitfähigkeitstypen für die Halbleitersubstrate und die Halbleiterschichten, die Leitfähigkeitstypen sind jedoch nicht auf diejenigen in den beschriebenen Ausführungsformen beschränkt.
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung ist anwendbar bei einem Halbleiter-Leistungsbauelement aus Siliziumkarbid mit hoher Spannungsfestigkeit, das in Hochstromsystemen verwendet wird.

Claims (13)

  1. Siliziumkarbid-Halbleiterbauelement mit einem Substrat (101, 201, 301) von einem ersten Leitfähigkeitstyp aus Siliziumkarbid mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei die zweite Hauptfläche eine der ersten Hauptfläche gegenüberliegende Oberfläche ist; einer Epitaxieschicht (102, 202, 302) aus Siliziumkarbid, die auf der ersten Hauptfläche des Substrats ausgebildet ist; einer Innenschicht (105, 205, 305) von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wobei die Innenschicht an einer Oberfläche der Epitaxieschicht in der Epitaxieschicht ausgebildet ist; einem Sourcebereich (107, 111, 207, 211, 307, 311), der in einem Abstand vom Endabschnitt der Innenschicht an der Oberfläche der Epitaxieschicht in der Innenschicht ausgebildet ist; einem Kanalbereich (109, 112, 209, 212, 309, 312), der zwischen einem Endabschnitt der Innenschicht und dem Sourcebereich an der Oberfläche der Epitaxieschicht in der Innenschicht ausgebildet ist; einer Gate-Isolierschicht (116, 216, 316), die mit dem Kanalbereich in Kontakt steht; einer Gate-Elektrode (117, 217, 317), die mit der Gate-Isolierschicht in Kontakt steht; und mit einem Drainbereich (103, 203, 303) vom ersten Leitfähigkeitstyp, der an der zweiten Hauptfläche des Substrats im Substrat ausgebildet ist, wobei der Sourcebereich umfaßt: einen ersten Sourcebereich (111, 211, 311) vom ersten Leitfähigkeitstyp; und einen zweiten Sourcebereich (107, 207, 307) vom ersten Leitfähigkeitstyp, der in einem Abstand vom Endabschnitt der Innenschicht in Kontakt mit dem ersten Sourcebereich zwischen dem Endabschnitt der Innenschicht und dem ersten Sourcebereich ausgebildet ist, und wobei der Kanalbereich umfaßt: einen ersten Kanalbereich (109, 209, 309) vom zweiten Leitfähigkeitstyp, der in einem Abstand vom Endabschnitt der Innenschicht in Kontakt mit dem zweiten Sourcebereich zwischen dem Endabschnitt der Innenschicht und dem zweiten Sourcebereich ausgebildet ist; und einen zweiten Kanalbereich (112, 212, 312), der zwischen einem Endabschnitt der Innenschicht und dem ersten Kanalbereich in Kontakt mit dem ersten Kanalbereich ausgebildet ist, wobei die Dotierstoffkonzentration im zweiten Sourcebereich (107, 207, 307) kleiner ist als die Dotierstoffkonzentration im ersten Sourcebereich (111, 211, 311).
  2. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei die Tiefe des ersten Sourcebereichs (111, 211, 311) von der Oberfläche der Epitaxieschicht größer ist als die Tiefe des zweiten Sourcebereichs (107, 207, 307) von der Oberfläche der Epitaxieschicht.
  3. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei der zweite Kanalbereich (112, 212, 312) eine Leitfähigkeit vom zweiten Leitfähigkeitstyp aufweist und die Dotierstoffkonzentration im zweiten Kanalbereich kleiner ist als die Dotierstoffkonzentration im ersten Kanalbereich (109, 209, 309).
  4. Siliziumkarbid-Halbleiterbauelement nach Anspruch 3, wobei die maximale Dotierstoffkonzentration im ersten Kanalbereich (109, 209, 309) um das zweifache oder mehr größer ist als die maximale Dotierstoffkonzentration im zweiten Kanalbereich (112, 212, 312).
  5. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei der zweite Kanalbereich (112, 212, 312) eine intrinsische Leitfähigkeit oder eine Leitfähigkeit vom ersten Leitfähigkeitstyp aufweist.
  6. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei die in den ersten Sourcebereich (111, 211, 311) ionenimplantierte Ionenart von der in den zweiten Sourcebereich (107, 207, 307) ionenimplantierten Ionenart verschieden ist.
  7. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, wobei das Bauelement des weiteren einen Schutzring (3) vom ersten Leitfähigkeitstyp in einem äußeren peripheren Abschnitt der Epitaxieschicht umfaßt, wobei die Dotierstoffkonzentrationsverteilungen im Sourcebereich und im Schutzring gleich sind.
  8. Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements, mit den Schritten (a) Ausbilden einer Epitaxieschicht (102, 202) von einem ersten Leitfähigkeitstyp aus Siliziumkarbid auf einer ersten Hauptfläche eines Substrats (101, 201) vom ersten Leitfähigkeitstyp aus Siliziumkarbid; (b) Ausbilden eines Drainbereichs (103, 203) vom ersten Leitfähigkeitstyp auf einer zweiten Hauptfläche des Substrats, wobei die zweite Hauptfläche eine der ersten Hauptfläche des Substrats gegenüberliegende Oberfläche ist; (c) Ausbilden einer Innenschicht (105, 205) von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, an einer Oberfläche der Epitaxieschicht in der Epitaxieschicht; (d) Ausbilden eines zweiten Sourcebereichs (107, 207) an der Oberfläche der Epitaxieschicht durch Aufbringen einer ersten Maske (108) auf die Oberfläche der Epitaxieschicht, um einen Teil der Innenschicht abzudecken, und Implantieren eines Dotierstoffes vom ersten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der ersten Maske freiliegt; (e) Ausbilden eines ersten Kanalbereichs (109, 209) derart, daß er die Seitenfläche des zweiten Sourcebereichs an der Oberfläche der Epitaxieschicht umgibt, durch Implantieren eines Dotierstoffs vom zweiten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der ersten Maske freiliegt; (f) Ausbilden einer ersten Isolierschicht (110) an der Oberfläche der Epitaxieschicht, die die erste Maske abdeckt; (g) Ausbilden einer ersten Seitenwand (110S) aus der ersten Isolierschicht an einer Seitenfläche der ersten Maske durch Bearbeiten der ersten Isolierschicht mit einem ersten Trockenätzen (anisotropen Trockenätzen) und dann Ausbilden einer zweiten Maske (108, 110S), die aus der ersten Maske und der ersten Seitenwand besteht, an der Oberfläche der Epitaxieschicht, um einen Teil der Innenschicht abzudecken; (h) Ausbilden eines ersten Sourcebereichs (111, 211) an der Oberfläche der Epitaxieschicht durch Implantieren eines Dotierstoffes vom ersten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der zweiten Maske freiliegt; und (i) Ausbilden einer dritten Maske (113) auf der Oberfläche der Epitaxieschicht, um nach dem Entfernen der zweiten Maske den ersten Sourcebereich, den zweiten Sourcebereich und den ersten Kanalbereich abzudecken, und dann Ausbilden eines zweiten Kanalbereichs (112, 212) von der Oberfläche der Epitaxieschicht durch Implantieren eines Dotierstoffes vom ersten Leitfähigkeitstyp oder vom zweiten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der dritten Maske freiliegt.
  9. Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements nach Anspruch 8, wobei der Schritt (c) die folgenden weiteren Schritte umfaßt: (c1) Ausbilden einer zweiten Isolierschicht (206) an der Oberfläche der Epitaxieschicht; (c2) Ausbilden einer vierten Maske (206), die in einem Bereich, in dem an der Oberfläche der Epitaxieschicht keine Innenschicht ausgebildet ist, aus der zweiten Isolierschicht besteht, durch Bearbeiten der zweiten Isolierschicht mit einem zweiten Trockenätzen; und (c3) Ausbilden der Innenschicht in der Epitaxieschicht durch Implantieren eines Dotierstoffes vom zweiten Leitfähigkeitstyp in die Epitaxieschicht, die bei der vierten Maske freiliegt, und wobei der Schritt (d) die folgenden weiteren Schritte umfaßt: (d1) Ausbilden einer dritten Isolierschicht (225) an der Oberfläche der Epitaxieschicht, um die vierte Maske abzudecken; (d2) Ausbilden einer zweiten Seitenwand (225S) aus der dritten Isolierschicht an einer Seitenfläche der vierten Maske durch Bearbeiten der dritten Isolierschicht mit einem dritten Trockenätzen (anisotropen Trockenätzen) und anschließendes Ausbilden der ersten Maske (206, 225S), die aus der vierten Maske und der zweiten Seitenwand besteht, an der Oberfläche der Epitaxieschicht, um einen Teil der Innenschicht abzudecken; und (d3) Ausbilden des zweiten Sourcebereichs (207) durch Implantieren eines Dotierstoffs vom ersten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der ersten Maske freiliegt.
  10. Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements nach Anspruch 9, wobei die Kanallänge des Kanalbereichs von einem ersten einfachen Stufenabschnitt, der mit dem zweiten Trockenätzen im Schritt (c2) in der Epitaxieschicht ausgebildet wird, und einem zweiten einfachen Stufenabschnitt bestimmt wird, der mit dem dritten Trockenätzen im Schritt (d2) in der Epitaxieschicht ausgebildet wird.
  11. Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements nach Anspruch 8, wobei das Verfahren des weiteren nach dem Schritt (i) den Schritt (j) zum Ausbilden einer fünften Maske (228) auf der Oberfläche der Epitaxieschicht und dann das Ausbilden eines Schutzrings (3) durch Implantieren eines Dotierstoffes vom ersten Leitfähigkeitstyp in einen äußeren Peripherieabschnitt der Epitaxieschicht, der bei der fünften Maske freiliegt, umfaßt.
  12. Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements, mit den Schritten (a) Ausbilden einer Epitaxieschicht (302) von einem ersten Leitfähigkeitstyp aus Siliziumkarbid auf einer ersten Hauptfläche eines Substrats (301) vom ersten Leitfähigkeitstyp aus Siliziumkarbid; (b) Ausbilden eines Drainbereichs (303) vom ersten Leitfähigkeitstyp auf einer zweiten Hauptfläche des Substrats, wobei die zweite Hauptfläche eine der ersten Hauptfläche des Substrats gegenüberliegende Oberfläche ist; (c) Ausbilden einer Innenschicht (305) von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, an einer Oberfläche der Epitaxieschicht in der Epitaxieschicht; (d) Ausbilden einer sechsten Maske (308) auf der Oberfläche der Epitaxieschicht, um einen Teil der Innenschicht abzudecken; (e) Ausbilden eines ersten Kanalbereichs (309) an der Oberfläche der Epitaxieschicht durch Implantieren eines Dotierstoffs vom zweiten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der sechsten Maske freiliegt; (f) Ausbilden eines zweiten Sourcebereichs (307) an der Oberfläche der Epitaxieschicht durch Implantieren eines Dotierstoffs vom ersten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der sechsten Maske freiliegt, derart, daß von der Oberfläche der Epitaxieschicht die Tiefe des zweiten Sourcebereichs kleiner ist als die Tiefe des ersten Kanalbereichs; (g) Ausbilden eines ersten Sourcebereichs (311) an der Oberfläche der Epitaxieschicht durch Implantieren eines Dotierstoffs vom ersten Leitfähigkeitstyp in die Epitaxieschicht mit der darauf ausgebildeten Innenschicht, die bei der sechsten Maske freiliegt, derart, daß von der Oberfläche der Epitaxieschicht die Tiefe des ersten Sourcebereichs kleiner ist als die Tiefe des zweiten Sourcebereichs; (h) Ausbilden einer siebten Maske (331) mit einer Öffnung in einem Teil des Bereichs, in dem nach dem Entfernen der sechsten Maske der erste Sourcebereich, der zweite Sourcebereich und der erste Kanalbereich an der Oberfläche der Epitaxieschicht ausgebildet werden; (i) Ausbilden eines Grabens, der die Epitaxieschicht durchsetzt, die den ersten Sourcebereich, den zweiten Sourcebereich, den ersten Kanalbereich und die darin ausgebildeten Innenschicht umfaßt, die bei der siebten Maske freiliegt; und (j) Ausbilden eines zweiten Kanalbereichs (312) an der Seitenfläche des Grabens, an der die Innenschicht in der Epitaxieschicht ausgebildet ist, durch schräges Ionenimplantieren eines Dotierstoffes vom ersten Leitfähigkeitstyp oder vom zweiten Leitfähigkeitstyp in eine Seitenfläche des Grabens.
  13. Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements nach Anspruch 12, wobei im Schritt (d) in der sechsten Maske (308) eine Öffnung ausgebildet wird, um in einem Teil des äußeren Peripherieabschnitts der Epitaxieschicht die Oberfläche freizulegen, im Schritt (e) ein Dotierstoff vom zweiten Leitfähigkeitstyp in einen Teil des äußeren Peripherieabschnitts der Epitaxieschicht implantiert wird, im Schritt (f) gleichzeitig mit dem zweiten Sourcebereich durch Implantieren eines Dotierstoffs vom ersten Leitfähigkeitstyp in einen Teil des äußeren Peripherieabschnitts der Epitaxieschicht ein zweiter Schutzring ausgebildet wird, und wobei im Schritt (g) gleichzeitig mit dem ersten Sourcebereich durch Implantieren eines Dotierstoffs vom ersten Leitfähigkeitstyp in einen Teil des äußeren Peripherieabschnitts der Epitaxieschicht ein erster Schutzring ausgebildet wird.
DE102013007685.4A 2012-05-11 2013-05-02 Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung Expired - Fee Related DE102013007685B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-109315 2012-05-11
JP2012109315A JP6168732B2 (ja) 2012-05-11 2012-05-11 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102013007685A1 DE102013007685A1 (de) 2013-11-14
DE102013007685B4 true DE102013007685B4 (de) 2016-07-21

Family

ID=49475617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013007685.4A Expired - Fee Related DE102013007685B4 (de) 2012-05-11 2013-05-02 Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (1) US8872193B2 (de)
JP (1) JP6168732B2 (de)
DE (1) DE102013007685B4 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
JP6284840B2 (ja) * 2014-06-26 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9825126B2 (en) * 2014-10-20 2017-11-21 Mitsubishi Electric Corporation Semiconductor device
DE102014116625B4 (de) * 2014-11-13 2020-06-18 Infineon Technologies Austria Ag Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
JP6468112B2 (ja) * 2015-07-24 2019-02-13 住友電気工業株式会社 炭化珪素半導体装置
JP6473512B2 (ja) * 2015-09-11 2019-02-20 株式会社日立製作所 半導体装置およびその製造方法、パワーモジュール、電力変換装置並びに鉄道車両
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
JP6479615B2 (ja) * 2015-09-14 2019-03-06 株式会社東芝 半導体装置の製造方法
US9773777B2 (en) * 2016-01-08 2017-09-26 Texas Instruments Incorporated Low dynamic resistance low capacitance diodes
JP6858091B2 (ja) * 2017-07-18 2021-04-14 株式会社 日立パワーデバイス 半導体装置およびその製造方法
CN107910254B (zh) * 2017-09-30 2020-01-24 中国电子科技集团公司第五十五研究所 一种碳化硅场限环终端结构设计方法
JP7054797B2 (ja) * 2017-11-28 2022-04-15 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP6511125B2 (ja) * 2017-12-26 2019-05-15 株式会社日立製作所 半導体装置の製造方法
JP7002998B2 (ja) 2018-05-28 2022-01-20 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
JP2020043309A (ja) * 2018-09-13 2020-03-19 トヨタ自動車株式会社 半導体装置
JP7290540B2 (ja) 2019-10-16 2023-06-13 株式会社豊田中央研究所 半導体装置
KR102369055B1 (ko) * 2020-07-07 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369054B1 (ko) * 2020-06-23 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369051B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369050B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369056B1 (ko) * 2020-06-16 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
DE102021113288A1 (de) 2020-05-22 2021-11-25 Hyundai Mobis Co., Ltd. Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
KR102369052B1 (ko) * 2020-06-16 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369048B1 (ko) * 2020-07-02 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369049B1 (ko) * 2020-07-07 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102399429B1 (ko) * 2020-11-02 2022-05-19 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102417146B1 (ko) * 2020-12-04 2022-07-05 현대모비스 주식회사 전력 반도체 소자
KR102417149B1 (ko) * 2020-12-09 2022-07-05 현대모비스 주식회사 전력 반도체 소자
US11776994B2 (en) * 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth
WO2022210615A1 (ja) * 2021-03-31 2022-10-06 株式会社Flosfia 半導体装置
US11908933B2 (en) * 2022-03-04 2024-02-20 Genesic Semiconductor Inc. Designs for silicon carbide MOSFETs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2789371A1 (en) * 2010-11-01 2012-05-10 Sumitomo Electric Industries, Ltd. Semiconductor device and fabrication method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595144B2 (ja) * 1999-09-21 2010-12-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2006066439A (ja) * 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4627211B2 (ja) * 2005-04-22 2011-02-09 三菱電機株式会社 炭化珪素半導体装置、及びその製造方法
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5002693B2 (ja) * 2010-09-06 2012-08-15 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2789371A1 (en) * 2010-11-01 2012-05-10 Sumitomo Electric Industries, Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
JP2013236040A (ja) 2013-11-21
JP6168732B2 (ja) 2017-07-26
US20130299849A1 (en) 2013-11-14
DE102013007685A1 (de) 2013-11-14
US8872193B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018215257B4 (de) Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112013007094B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren für ihre Herstellung
DE112015004374T5 (de) Halbleitervorrichtung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE112014001208T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012007275T5 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee