JP2015126193A - 縦型半導体装置 - Google Patents

縦型半導体装置 Download PDF

Info

Publication number
JP2015126193A
JP2015126193A JP2013271579A JP2013271579A JP2015126193A JP 2015126193 A JP2015126193 A JP 2015126193A JP 2013271579 A JP2013271579 A JP 2013271579A JP 2013271579 A JP2013271579 A JP 2013271579A JP 2015126193 A JP2015126193 A JP 2015126193A
Authority
JP
Japan
Prior art keywords
region
conductivity type
type impurity
concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013271579A
Other languages
English (en)
Inventor
佐智子 青井
Sachiko Aoi
佐智子 青井
渡辺　行彦
Yukihiko Watanabe
行彦 渡辺
鈴木　克己
Katsumi Suzuki
克己 鈴木
巨裕 鈴木
Naohiro Suzuki
巨裕 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2013271579A priority Critical patent/JP2015126193A/ja
Priority to CN201480069430.7A priority patent/CN106415843A/zh
Priority to US15/101,165 priority patent/US20170040441A1/en
Priority to DE112014006054.2T priority patent/DE112014006054T5/de
Priority to PCT/JP2014/006389 priority patent/WO2015098088A1/en
Publication of JP2015126193A publication Critical patent/JP2015126193A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置２の周辺領域６の耐圧を高める。
【解決手段】周辺領域６では、半導体基板の表面に臨む位置に、リサーフ層３２とガードリング３０・・を形成する。リサーフ層３２よりガードリング３０・・を深く形成する。ガードリング３０が浅いと、リサーフ層３２の不純物濃度が薄くて抵抗が低いことから、リサーフ層３２の深部の電位が不安定となり、リサーフ層３２によって耐圧を高める作用が十分に発揮されない。ガードリング３０が深いと、ガードリング３０の不純物濃度が高くて抵抗が低いことから、リサーフ層３２の深部の電位がガードリングによって規制され、リサーフ層３２によって耐圧を高める作用が十分に発揮される。
【選択図】図１

Description

本明細書では、半導体基板の表面に形成されている表面電極と半導体基板の裏面に形成されている裏面電極の間の抵抗を変えることができる縦型半導体装置を開示する。特に、前記抵抗を変える半導体構造が形成されている素子領域と、素子領域を一巡する周辺領域を備えている縦型半導体装置を開示する。
ゲート電極に印加する電圧によって表面電極と裏面電極の間の抵抗が変化する縦型半導体装置が知られている。ＭＯＳの場合、ソース領域とドリフト領域を分離するボディ領域と、そのボディ領域にゲート絶縁膜を介して対向するゲート電極を備えている。あるいはＩＧＢＴの場合、エミッタ領域とドリフト領域を分離するボディ領域と、そのボディ領域にゲート絶縁膜を介して対向するゲート電極を備えている。いずれも場合も、表面側第１導電型領域（ソース領域あるいはエミッタ領域）と裏面側第１導電型領域（ドリフト領域）を分離する第２導電型領域（ボディ領域）と、第２導電型領域にゲート絶縁膜を介して対向するゲート電極を備えている。ゲート電極にオン電圧を印加し、ゲート絶縁膜を介してゲート電極に対向する範囲の第２導電型領域（ボディ領域）に反転層を形成すると、表面電極と裏面電極の間の抵抗が低下する。
表面電極と裏面電極の間に加える電圧を高めると、ゲート電極にオン電圧を印加しないにも関わらず、表面電極と裏面電極の間を電流が流れてしまう現象が生じる。本明細書では、この現象を耐圧が破れるという。耐圧を高めるために、素子領域に形成する半導体構造に様々の改良が加えられている。
素子領域に形成する半導体構造を改善するだけでは、表面電極と裏面電極の間に加える電圧を高めた場合に、半導体基板の周辺領域を介して表面電極と裏面電極の間を電流が流れてしまう。耐圧向上のためには、周辺領域の半導体構造にも改善を要する。
特許文献１と２に、半導体基板の表面に臨むとともに素子領域を一巡する範囲に、第２導電型不純物領域を形成する技術が開示されている。素子領域を一巡することからリング形状をしている。特許文献１と２の技術では、素子領域の周りに複数個のリング状領域を多重に配置する。本明細書では、この技術をガードリング構造という。周辺領域にガードリング構造を配置すると、周辺領域での耐圧が向上する。
特許文献１の図９には、周辺領域での耐圧をさらに向上させるために、ガードリング構造に加えて、裏面側第１導電型領域（ドリフト領域）の中間深さに第２導電型領域（特許文献１ではＰ＋電位固定層と称している）を形成する技術を開示している。特許文献１の技術では、複数個の第２導電型領域をとびとびに（すなわち相互に離反した位置に）配置する。
特許文献２には、周辺領域での耐圧を向上させるために、ガードリング構造に加えて、半導体基板の表面に臨む範囲に第２導電型不純物層（特許文献２ではリサーフ層と称している）を形成する技術が開示されている。リサーフ層もガードリングも第２導電型であるが、前者の不純物濃度が後者の不純物濃度より薄いことから、リサーフ層とガードリングが区別される。特許文献２では、リサーフ層に包まれる範囲内にガードリング構造が形成されている。
特開２００７−３１１８２２号公報 特開２００３−１０１０３９号公報
半導体装置を破壊から保護するためには、周辺領域での耐圧を向上させる必要がある。
特許文献１に記載されている「ガードリング構造＋裏面側第１導電型領域の中間深さに複数個の第２導電型領域をとびとびに配置する」構造では、とびとびに配置されている第２導電型領域と裏面側第１導電型領域の界面から空乏層が十分に発達しない。周辺領域での耐圧を十分に向上させることができない。
特許文献２に記載されている「リサーフ層の内部にガードリング構造を配置する」構造でも、周辺領域での耐圧を十分に向上させることができない。特に半導体基板がＳｉＣで形成されている場合、リサーフ層の抵抗が高いことから、リサーフ層内で空乏層が広がらないという問題が生じる。
本明細書では、周辺領域での耐圧を十分に向上させることができる半導体構造を提案する。
本明細書で開示する半導体装置は、半導体基板を平面視したときに、素子領域と、素子領域を一巡する周辺領域を備えている。
素子領域では、半導体基板の表面に形成されている表面電極と、半導体基板の裏面に形成されている裏面電極と、表面電極に導通する表面側第１導電型領域（ＭＯＳの場合はソース領域であり、ＩＧＢＴの場合はエミッタ領域）と、裏面電極に導通する裏面側第１導電型領域（ドリフト領域）と、表面側第１導電型領域と裏面側第１導電型領域を分離する第２導電型領域（ボディ領域）と、表面側第１導電型領域と裏面側第１導電型領域を分離する位置にある第２導電型領域にゲート絶縁膜を介して対向するゲート電極を備えている。上記の半導体構造を備えていると、ゲート電極の電圧によって表面電極と裏面電極の間の抵抗が変化する。
本明細書で開示する半導体装置の周辺領域では、半導体基板の表面に臨む範囲に形成されている第２導電型不純物低濃度層と、半導体基板の表面に臨む範囲において素子領域を一巡している第２導電型不純物高濃度リング状領域の多重構造を備えている。周辺領域に形成されている第２導電型層と第２導電型リング状領域はともに第２導電型不純物を含んでいるが、前者の不純物濃度の方が後者の不純物濃度より薄い。そこで本明細書では、前者を第２導電型不純物低濃度層と称し、後者を第２導電型不純物高濃度リング状領域と称する。
半導体装置の周辺領域の半導体基板の表面に臨む範囲に、第２導電型不純物低濃度層と第２導電型不純物高濃度リング状領域を形成する技術は、特許文献２に記載されている。しかしながら、この技術だけでは周辺領域の耐圧を高めることが難しい。研究の結果、その原因が解明された。
第２導電型不純物低濃度層は、不純物濃度が低くて抵抗が高い。第２導電型不純物低濃度層内には第２導電型不純物高濃度リング状領域が形成されており、高濃度リング状領域の抵抗は低い。しかしながら、第２導電型不純物高濃度リング状領域の形成範囲は第２導電型不純物低濃度層の形成範囲よりも浅く、第２導電型不純物低濃度層の深部の電位は、第２導電型不純物高濃度リング状領域の電位から大きく離れてしまう。第２導電型不純物低濃度層の深部の電位が第２導電型不純物高濃度リング状領域の電位によって規制されなくなると、第２導電型不純物低濃度層と第２導電型不純物高濃度リング状領域を併用することによって耐圧を向上させる効果が十分に得られない。従来の技術では、第２導電型不純物低濃度層と第２導電型不純物高濃度リング状領域を併用するものの、後者が前者よりも浅いために、意図した効果が得られないことを見出した
本明細書で開示する技術は、上記の知見に基づいて創作された。本明細書で開示する半導体装置では、第２導電型不純物高濃度リング状領域が第２導電型不純物低濃度層より裏面側に深く延びている。
上記の半導体装置では、半導体基板の周辺領域に「第２導電型不純物低濃度層＋第２導電型不純物高濃度リング状領域」の組み合わせが形成されており、低抵抗の第２導電型不純物高濃度リング状領域が、高抵抗の第２導電型不純物低濃度層より深く延びている。
上記構造によると、低抵抗の第２導電型不純物高濃度リング状領域が、高抵抗の第２導電型不純物低濃度層の深部に達しており、第２導電型不純物低濃度層の深部の電位が第２導電型不純物高濃度リング状領域の電位によって規制される。すると、第２導電型不純物低濃度層と第２導電型不純物高濃度リング状領域を併用する技術が意図したように機能し、第２導電型不純物低濃度層の広い範囲に空乏層が広がる。周辺領域での耐圧が十分に向上する。
第２導電型不純物低濃度層は、表面電極に導通させておくことが好ましい。そのためには、第２導電型不純物低濃度層の表面に一部に、表面電極とオーミック接触する第２導電型不純物高濃度領域を形成する。その場合は、第２導電型不純物高濃度領域の深さ＜第２導電型不純物低濃度層の深さ＜第２導電型不純物高濃度リング状領域の深さの関係とすることが好ましい。
また、第２導電型不純物高濃度領域の不純物濃度＞第２導電型不純物高濃度リング状領域の不純物濃度＞第２導電型不純物低濃度層の不純物濃度の関係であることが好ましい。
第１実施例の半導体装置の素子領域から周辺領域に亘る範囲の断面図。 第２実施例の半導体装置の素子領域から周辺領域に亘る範囲の断面図。 第３実施例の半導体装置の素子領域から周辺領域に亘る範囲の断面図。 周辺領域の耐圧と、リサーフ層の形成深さと、ガードリングの形成深さの関係を示すグラフ。 周辺領域の耐圧と、コンタクト領域の不純物濃度と、リサーフ層の不純物濃度と、ガードリングの不純物濃度の関係を示すグラフ。
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）半導体基板はＳｉＣであり、半導体装置はＭＯＳである。本明細書でいう第１導電型はｎ型であり、第２導電型はｐ型である。素子領域では、半導体基板の表面から裏面に向けて、表面側第１導電型領域（ｎ型ソース領域）と第２導電型領域（ｐ型ボディ領域）と裏面側第１導電型領域（ｎ型ドリフト領域）と第１導電型領域（ｎ型ドレイン領域）の順に積層されている積層構造が形成されている。半導体基板の表面から、ｎ型ソース領域とｐ型ボディ領域を貫通してｎ型ドリフト領域に達するトレンチが形成されている。トレンチの壁面はゲート絶縁膜によって被覆されており、その内側にトレンチゲート電極が充填されている。
（第２特徴）周辺領域に形成されている第２導電型（ｐ型）不純物低濃度層は、ｐ型ボディ領域に連続しており、リサーフ層と称される。第２導電型不純物高濃度リング状領域は、素子領域の周囲を多重に取り囲んでおり、ガードリングと称される。
（第３特徴）半導体基板がＳｉＣで形成されており、第２導電型不純物低濃度層の表面の一部に表面電極とオーミック接触する第２導電型不純物高濃度領域が形成されている。第２導電型不純物高濃度領域の不純物濃度＞第２導電型不純物高濃度リング状領域の不純物濃度＞第２導電型不純物低濃度層の不純物濃度である。
図１は、ＭＯＳとして動作する第１実施例の縦型半導体装置２の素子領域４から周辺領域６に亘る範囲の断面図を示している。参照番号８は半導体基板９の外周を示している。図１の左方には素子領域４が連続して延びている。半導体基板９はＳｉＣで形成されている。
参照番号１０は半導体基板９の表面に形成されている表面電極であり、ＭＯＳのソース電極となる。参照番号１８は半導体基板９の裏面に形成されている裏面電極であり、ＭＯＳのドレイン電極となる。
半導体基板の表面から裏面に向かってトレンチが延びている。トレンチの壁面はゲート絶縁膜２４で覆われ、その内部にトレンチゲート電極２６が充填されている。
ゲート絶縁膜２４を介してトレンチゲート電極２６の側面に対向する位置には、半導体基板の表面側からソース領域２０とボディ領域１２とドリフト領域１４の順に積層された積層構造が形成されている。本実施例では、第１導電型がｎ型であり、第２導電型がｐ型である。ソース領域２０はｎ型であり、表面側第１導電型領域の実施例である。ボディ領域１２はｐ型であり、第２導電型領域の実施例である。ドリフト領域１４はｎ型であり、裏面側第１導電型領域の実施例である。ドリフト領域１４と裏面電極（ドレイン電極）１８の間にドレイン領域１６が形成されている。ドレイン領域１６はｎ型であり、第１導電型領域の実施例である。トレンチゲート電極２６の側面には、ゲート絶縁膜２４を介してソース領域２０とドリフト領域１４を分離しているボディ領域１２が対向している。参照番号２２は、ボディコンタクト層であり、表面電極（ソース電極）１０にオーミック接触し、ボディ領域１２の電位をソース電位に維持する。
ソース領域２０の不純物濃度は表面電極（ソース電極）１０にオーミック接触する程度に濃い。ボディ領域１２の不純物濃度は、トレンチゲート電極２６に正電圧を印加すると、ゲート絶縁膜２４を介してトレンチゲート電極２６の側面に対向する範囲がｎ型に反転する程度に薄い。また、ドリフト領域１４の不純物濃度は、トレンチゲート電極２６に電圧を印加しないと、ボディ領域１２とドリフト領域１４の界面からドリフト領域１４の広い範囲に空乏層が広がる程度に薄い。ドレイン領域１６の不純物濃度は裏面電極（ドレイン電極）１８にオーミック接触する程度に濃い。
上記の半導体構造を備えていると、トレンチゲート電極２６に正電圧を印加した状態では、ゲート絶縁膜２４を介してトレンチゲート電極２６の側面に対向する範囲のボディ領域１２がｎ型に反転し、表面電極（ソース電極）１０と裏面電極（ドレイン電極）１８間の抵抗が低下する。トレンチゲート電極２６に正電圧を印加しない状態では、ボディ領域１２とドリフト領域１４の界面からボディ領域１２とドリフト領域１４の広い範囲に空乏層が広がり、高い耐圧を得ることができる。
最外周のトレンチよりも半導体基板９の外周側には、周辺耐圧構造が形成されている。本明細書では、最外周のトレンチよりも内側の範囲を素子領域４といい、外側の範囲を周辺領域６という。
周辺領域６では、リサーフ層３２と、ガードリング群３０が形成されている。図示の便宜上、一部のガードリングに対してのみ参照番号３０が付されている。リサーフ層３２はｐ型であり、ガードリング群３０よりも不純物濃度が低い。リサーフ層３２は、第２導電型不純物低濃度層の実施例である。リサーフ層３２の不純物濃度は一様であってもよいが、半導体基板９の外周８に近づくほど徐々に薄くなってもよい。個々のガードリング３０もｐ型であり、第２導電型不純物高濃度リング状領域の実施例である。複数本のガードリング３０が形成されている。複数本のガードリング３０が素子領域４の周囲を多重に取り囲んでいる。最外周のガードリング３０ｂは、リサーフ層３２の外側に形成されている。リサーフ層３２の外側に形成されているガードリングはなくてもよいし、１本以上を形成してもよい。周辺領域６では、半導体基板９の表面が絶縁膜２８で覆われている。また半導体基板の外周８に接する位置の表面側には、ｎ型の不純物高濃度領域３６が形成されている。最外周トレンチの外側に隣接する範囲には、コンタクト領域２３が形成されている。コンタクト領域２３の表面の一部は絶縁膜２８で覆われておらず、表面電極１０にオーミック接触している。
個々のガードリング３０は、リサーフ層３２よりも裏面側に深く延びている。すなわち、ガードリング３０は、リサーフ層３２よりも深く形成されている。リサーフ層３２は高抵抗であり、一様電位にならない。リサーフ層３２内に電位分布が生じる。それに対して、ガートリング３０は低抵抗であり、一様電位となる。ただし、隣接するガードリングの電位は相違する。図１に示すように、低抵抗のガードリング３０が高抵抗のリサーフ層３２の深部に達していると、リサーフ層３２の深部の電位がガードリング３０の電位によって規制される。するとリサーフ層３２の広い範囲に空乏層が広がる。リサーフ層３２によって周辺領域６での耐圧を向上させる現象が意図したように働き、周辺領域６での耐圧が向上する。
コンタクト領域２３とリサーフ層３２は、拡散長が短くてよいことから、リンを注入して製造する。ガードリング３０は、リンを注入して製造することもできるが、拡散深さが深いのでボロンを注入して製造するのが有利である。
図４の縦軸はガードリング３０の形成深さを示し、下方に向かうほど厚いことを示している。横軸は周辺領域６の耐圧を示している。図３に示すように、ガードリング３０を深く形成するほど、耐圧が上昇することが確認される。リサーフ層３２の厚みより深いと、すなわち、ガードリング３０がリサーフ層３２よりも裏面側に長く延びていると、耐圧向上効果が増大することがわかる。
従前の構造では、ガードリング３０がリサーフ層３２よりも薄く、リサーフ層３２によって耐圧を向上させる効果が不十分であることが確認される。
図５は、図４のポイントＰにおいて、ガードリング３０の不純物濃度を変化させた場合の耐圧を示している。明らかに、ガードリング３０の不純物濃度が耐圧に影響を与える。リサーフ層３２の不純物濃度より濃く、コンタクト領域２３の不純物濃度より薄い場合に、リサーフ層３２によって耐圧を向上させる効果が十分に発揮されることが確認される。
（第２実施例）
図２に示すように、第２実施例の半導体装置の周辺領域６では、ドリフト領域１４の中間深さにｐ型層４０が形成されている。ｐ型層４０はｎ型のドリフト領域１４によって取り囲まれており、フローティング状態にある。ｐ型層４０は、第２導電型フローティング層の実施例である。ｐ型層４０は、素子領域４と周辺領域６の境界位置Ａから、最外周のガードリング３０ｂの存在位置Ｂまで、連続的に形成されている。第１実施例と同等の部位については同一の参照番号を付すことで重複説明を省略する。
第２導電型フローティング層（ｐ型層）４０は、最内周ガードリングより内側の位置から、リサーフ層の外周側位置まで、切れ目なく連続的に延びていることが好ましい。最外周ガードリングがリサーフ層の外周側位置より内周側にある場合には、最外周ガードリングの位置まで切れ目なく連続的に延びていることが好ましい。
リサーフ層３２より深いガードリング群３０と、ｐ型フローティング層４０を併用すると、周辺領域の耐圧はさらに向上する。
（第３実施例）
図３に示すように、ゲート電極にはプレーナゲート電極２６を利用することもできる。第１実施例と同等の部位については同一の参照番号を付すことで重複説明を省略する。この実施例でも、プレーナゲート電極２６に正電圧を印加すると、ソース領域２０とドレイン領域１４を分離している位置にあるボディ領域１２に反転層が形成され、表面電極１０と裏面電極１８の間の抵抗が低下する。プレーナゲート電極２６を利用する縦型半導体装置の場合も、周辺領域にリサーフ層３２を設け、リサーフ層３２よりも深いガードリング群３０を形成することで、半導体装置の耐圧が向上する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、第１導電型をｐ型として第２導電型をｎ型とすることができる。また、ＭＯＳに代えてＩＧＢＴに適用することもできる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：ＭＯＳとして動作する縦型半導体装置
４：素子領域
６：周辺領域
８：半導体基板の外周
１０：表面電極（ソース電極）
１２：第２導電型領域（ｐ型ボディ領域）
１４：裏面側第１導電型領域（ｎ型ドリフト領域）
１６：第１導電型領域（ｎ型ドレイン領域）
１８：裏面電極（ドレイン電極）
２０：表面側第１導電型領域（ｎ型ソース領域）
２２：ボディコンタクト層
２４：ゲート絶縁膜
２６：トレンチゲート電極
３０：第２導電型不純物高濃度リング状領域（ガードリング）
３２：第２導電型不純物低濃度層（リサーフ層）
３６：第１導電型領域
４０：第２導電型フローティング層（ｐ型フローティング層）

Claims (3)

  1. 半導体基板を平面視したときに素子領域と素子領域を一巡する周辺領域を備えており、
    前記素子領域では、半導体基板の表面に形成されている表面電極と、半導体基板の裏面に形成されている裏面電極と、前記表面電極に導通する表面側第１導電型領域と、前記裏面電極に導通する裏面側第１導電型領域と、前記表面側第１導電型領域と前記裏面側第１導電型領域を分離する第２導電型領域と、前記表面側第１導電型領域と前記裏面側第１導電型領域を分離する位置にある前記第２導電型領域にゲート絶縁膜を介して対向するゲート電極を備えており、前記ゲート電極の電圧によって前記表面電極と前記裏面電極の間の抵抗が変化し、
    前記周辺領域では、半導体基板の表面に臨む範囲に形成されている第２導電型不純物低濃度層と、半導体基板の表面に臨む範囲において前記素子領域を一巡している第２導電型不純物高濃度リング状領域の多重構造を備えており、前記第２導電型不純物高濃度リング状領域が前記第２導電型不純物低濃度層より裏面側に深く延びていることを特徴とする縦型半導体装置。
  2. 前記半導体基板がＳｉＣで形成されており、
    前記第２導電型不純物低濃度層の表面の一部に前記表面電極とオーミック接触する第２導電型不純物高濃度領域が形成されており、
    前記第２導電型不純物高濃度領域の深さ＜前記第２導電型不純物低濃度層の深さ＜前記第２導電型不純物高濃度リング状領域の深さの関係であることを特徴とする請求項１に記載の縦型半導体装置。
  3. 前記半導体基板がＳｉＣで形成されており、
    前記第２導電型不純物低濃度層の表面の一部に前記表面電極とオーミック接触する第２導電型不純物高濃度領域が形成されており、
    前記第２導電型不純物高濃度領域の不純物濃度＞前記第２導電型不純物高濃度リング状領域の不純物濃度＞前記第２導電型不純物低濃度層の不純物濃度の関係であることを特徴とする請求項１または２に記載の縦型半導体装置。
JP2013271579A 2013-12-27 2013-12-27 縦型半導体装置 Pending JP2015126193A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013271579A JP2015126193A (ja) 2013-12-27 2013-12-27 縦型半導体装置
CN201480069430.7A CN106415843A (zh) 2013-12-27 2014-12-22 垂直半导体装置
US15/101,165 US20170040441A1 (en) 2013-12-27 2014-12-22 Vertical semiconductor device
DE112014006054.2T DE112014006054T5 (de) 2013-12-27 2014-12-22 Vertikale Halbleitereinrichtung
PCT/JP2014/006389 WO2015098088A1 (en) 2013-12-27 2014-12-22 Vertical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013271579A JP2015126193A (ja) 2013-12-27 2013-12-27 縦型半導体装置

Publications (1)

Publication Number Publication Date
JP2015126193A true JP2015126193A (ja) 2015-07-06

Family

ID=52350249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013271579A Pending JP2015126193A (ja) 2013-12-27 2013-12-27 縦型半導体装置

Country Status (5)

Country Link
US (1) US20170040441A1 (ja)
JP (1) JP2015126193A (ja)
CN (1) CN106415843A (ja)
DE (1) DE112014006054T5 (ja)
WO (1) WO2015098088A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649198B2 (ja) * 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法
WO2019159237A1 (ja) * 2018-02-13 2019-08-22 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7142606B2 (ja) * 2019-06-04 2022-09-27 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503401A (ja) * 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
JP2008227239A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2011108906A (ja) * 2009-11-19 2011-06-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP2013258369A (ja) * 2012-06-14 2013-12-26 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221673B2 (ja) * 1989-11-01 2001-10-22 新電元工業株式会社 高耐圧半導体装置
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
CN100483733C (zh) * 2003-01-15 2009-04-29 克里公司 碳化硅器件的边缘环形端接
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2007311822A (ja) 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
KR101190942B1 (ko) * 2008-02-12 2012-10-12 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法
FR2956923A1 (fr) * 2010-03-01 2011-09-02 St Microelectronics Tours Sas Composant de puissance vertical haute tension
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503401A (ja) * 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
JP2008227239A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2011108906A (ja) * 2009-11-19 2011-06-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP2013258369A (ja) * 2012-06-14 2013-12-26 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108231895A (zh) * 2016-12-09 2018-06-29 瑞萨电子株式会社 半导体器件及其制造方法
CN108231895B (zh) * 2016-12-09 2023-11-17 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2015098088A1 (en) 2015-07-02
DE112014006054T5 (de) 2016-11-24
US20170040441A1 (en) 2017-02-09
CN106415843A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
JP6224454B2 (ja) 縦型半導体装置
JP6844147B2 (ja) 半導体装置
JP4945594B2 (ja) 電力用半導体装置
JP4265684B1 (ja) 半導体装置
JP6679892B2 (ja) 半導体装置
JP6077380B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP5701913B2 (ja) 半導体装置
JP6561611B2 (ja) 半導体装置
JP6659516B2 (ja) 半導体装置
JP6231422B2 (ja) 半導体装置
JPWO2013035818A1 (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP2015162610A (ja) 半導体装置
JP2015126193A (ja) 縦型半導体装置
JP2015153787A (ja) 半導体装置及び半導体装置の製造方法
JP5941214B2 (ja) 半導体装置
JP2018060984A (ja) 半導体装置
JP2014060361A (ja) 半導体装置
JP2016096288A (ja) 半導体装置及び半導体装置の製造方法
JP5694285B2 (ja) 半導体装置
JP2013201287A (ja) パワー半導体装置
JP2016189369A (ja) 半導体装置
JP2019096732A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171031