JP2013038329A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013038329A
JP2013038329A JP2011175074A JP2011175074A JP2013038329A JP 2013038329 A JP2013038329 A JP 2013038329A JP 2011175074 A JP2011175074 A JP 2011175074A JP 2011175074 A JP2011175074 A JP 2011175074A JP 2013038329 A JP2013038329 A JP 2013038329A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
type
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011175074A
Other languages
English (en)
Inventor
Ryohei Shimojo
亮平 下條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011175074A priority Critical patent/JP2013038329A/ja
Priority to CN2012100527006A priority patent/CN102931217A/zh
Priority to US13/420,544 priority patent/US20130037851A1/en
Publication of JP2013038329A publication Critical patent/JP2013038329A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

【課題】高耐圧のパワー半導体素子における周縁部の素子破壊を抑え、耐圧を向上させることを可能とする。
【解決手段】第1導電型の第1の半導体層と、第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、第1の半導体層の表面に、それぞれセル部を囲むように形成された複数の第２導電型の第２の半導体層と、第１の半導体層の表面に、第２の半導体層の外周に離間して形成され、第１の半導体層より高濃度の第１導電型の第３の半導体層と、第１の半導体層の表面の、第２の半導体層と、第３の半導体層との間に設けられ、第２の半導体層より低濃度の第４の半導体層と、複数の第２の半導体層のそれぞれ内側に、第２の半導体層より低濃度で、第４の半導体層と不純物濃度又は導電型が異なる複数の第５の半導体層と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
近年、高耐圧、大電流を制御するインバータ回路、電力変換回路などに用いられるスイッチング素子として、ＩＧＢＴ(Insulated Gate Bipolar Transistor)などのパワー半導体素子が広く用いられている。
このようなパワー半導体素子において、用途に応じた耐圧が要求される。特に、１０００Ｖ以上の高耐圧素子の終端部においては、局部的に高い電界が生成されてブレークダウンが発生する。これを防止するために、通常、空乏層となる低不純物濃度の半導体領域の表面に多結晶シリコン層のような半導電性膜であるＳＩＰＯＳ(Semi-Insulated POlycrystalline Silicon）層を形成したり、表面の電界を安定させるＲＥＳＵＲＦ(REduced SUrface Field)構造などの終端構造を設けることにより、高耐圧特性の補償を図っている。しかしながら、ＳＩＰＯＳ構造では、スイッチングの応答速度が遅くなる、ＲＥＳＵＲＦ構造では、濃度制御が困難であるという問題がある。
一般に、素子終端部にガードリング層を設けることにより、バイアス印加時に外周に空乏層を均等に伸ばすことができ、電界強度が緩和され、耐圧を維持することができる。
特開２００８−２２７２３６号公報
高耐圧のパワー半導体素子における周縁部の素子破壊を抑え、耐圧を向上させることを可能とする。
実施形態の半導体装置は、第１導電型の第１の半導体層と、第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、第１の半導体層の表面に、それぞれセル部を囲むように形成された複数の第２導電型の第２の半導体層と、第１の半導体層の表面に、第２の半導体層の外周に離間して形成され、第１の半導体層より高濃度で、第２の半導体層より低濃度の第１導電型の第３の半導体層と、複数の第２の半導体層のそれぞれ内側の、第１の半導体層の表面に設けられ、第１の半導体層より高濃度の、第１導電型の複数の第４の半導体層と、第１の半導体層の表面で、複数の第２の半導体層の最外周と、第３の半導体層との間に設けられ、第４の半導体層とより不純物濃度が高い第１導電型の第５の半導体層と、を備えるものである。
また、実施形態の半導体装置は、第１導電型の第１の半導体層と、第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、第１の半導体層の表面に、それぞれセル部を囲むように形成された複数の第２導電型の第２の半導体層と、第１の半導体層の表面に、第２の半導体層の外周に離間して形成され、第１の半導体層より高濃度で、第２の半導体層より低濃度の第１導電型の第３の半導体層と、複数の第２の半導体層のそれぞれ内側の、第１の半導体層の表面に設けられ、第1の半導体層より高濃度の、第２導電型の複数の第４の半導体層と、第１の半導体層の表面で、複数の第２の半導体層の最外周と、第３の半導体層との間に設けられ、第４の半導体層とより不純物濃度が低い第２導電型の第５の半導体層と、を備えるものである。
また、実施形態の半導体装置は、第１導電型の第１の半導体層と、第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、第１の半導体層の表面に、それぞれセル部を囲むように形成された複数の第２導電型の第２の半導体層と、第１の半導体層の表面に、第２の半導体層の外周に離間して形成され、第１の半導体層より高濃度で、第２の半導体層より低濃度の第１導電型の第３の半導体層と、複数の第２の半導体層のそれぞれ内側の、第１の半導体層の表面に設けられ、第１の半導体層より高濃度の、第２導電型の複数の第４の半導体層と、第１の半導体層の表面で、複数の第２の半導体層の最外周と、第３の半導体層との間に設けられ、第１導電型の第５の半導体層と、を備えるものである。
第１の実施形態に係る半導体装置の終端構造の断面図である。 第２の実施形態に係る半導体装置の終端構造の断面図である。 第３の実施形態に係る半導体装置の終端構造の断面図である。 第４の実施形態に係る半導体装置の終端構造の断面図である。 第５の実施形態に係る半導体装置の終端構造の断面図である。 第６の実施形態に係る半導体装置の終端構造の断面図である。 第６の実施形態の変形例に係る半導体装置の終端構造の断面図である。 第７の実施形態に係る半導体装置の終端構造の上面図である。
以下、本発明の実施の形態について、図面を参照して説明する。
〈第１の実施形態〉
図１に本実施形態の半導体装置の終端構造の断面図を示す。図１に示すように、ｎ−ベース層１１の表面に、ｐ型拡散領域１２ａを有するセル部１２が形成されている。セル部１２において、例えば、トレンチゲート１２ｂとそれを挟むように形成されるｎ型エミッタ層１２ｃが形成されている。
そして、セル部１２を囲むように形成されたｐ型リサーフ領域１３と離間してこれを囲むように、例えば３本のｐ型ガードリング層１４ａ、１４ｂ、１４ｃがそれぞれ離間して形成されている。なお、以下ｐ型ガードリング層は、３本に限定されるものではなく、その本数、寸法は要求される耐圧などにより適宜選択される。さらに、ｐ型ガードリング層１４ｃの外周に離間して、ｎ＋＋型ＥＱＰＲ層(EQuivalent-Potential Ring)１５が形成されている。
ｐ型リサーフ領域１３とｐ型ガードリング層１４ａ間、ｐ型ガードリング層１４ａと１４ｂ間、１４ｂと１４ｃ間には、それぞれｎ型リサーフ層１６ａ、１６ｂ、１６ｃが、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５の間には、ｎ型リサーフ層１７がそれぞれ形成されている。ｎ型リサーフ層１７の不純物濃度ＮｄＥは、及びｎ型リサーフ層１６ａ、１６ｂ、１６ｃの不純物濃度ＮｄＧ１＝ＮｄＧ２＝ＮｄＧ３より高くなるように形成されている。なお、これらｎ型リサーフ層１６ａ、１６ｂ、１６ｃ、１７の不純物濃度は、外部電荷による影響を抑えるため、いずれもｎ−ベース層１１より高く、ｐ型ガードリング層１４ａ、１４ｂ、１４ｃより低くなるように形成される。
ｎ−ベース層１１の下層には、ｎ＋バッファ層１８を介してｐ＋コレクタ層１９が形成され、セル部１２においてＩＧＢＴ素子が構成されている。
なお、各層は、例えばシリコン基板上に不純物がドープされたエピタキシャル層が形成されたシリコンエピタキシャル基板などのシリコン基板の所定の領域に、ｎ型又はｐ型の不純物をドープして形成することができる。
一般に用いられるガードリング構造を高耐圧素子に適用すると、製造時などに、表面に形成されるパシベーション膜や酸化膜と基板界面などに蓄積される外部電荷により、耐圧が変動する。特に、外部電荷が負電荷で、逆バイアス時の空乏層の伸びが促進される場合、空乏層がチップ周縁部（最外周部）に到達して電界が集中することにより、耐圧が低下してしまう。そこで、ｎ型リサーフ層１６ａ、１６ｂ、１６ｃを設け、逆バイアス時の空乏層の伸びを抑制することにより、チップ周縁部に生じる電界集中を緩和し、耐圧の低下を抑えることができる。
その際、ｐ型ガードリング層１４ｃの外周側においては、空乏層が伸び過ぎると、最外周部の格子欠陥などに起因して、素子破壊が生ずる恐れがある。そこで、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５の間においては、ｎ型リサーフ層１６ａ、１６ｂ、１６ｃより高濃度のｎ型リサーフ層１７を設け、空乏層の外周方向への伸びを極力抑制する。
本実施形態によれば、ガードリング間にｎ型リサーフ層１６ａ、１６ｂ、１６ｃを設け、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５間に、これらより濃度が高くなるようにｎ型リサーフ層１７を設けることにより、蓄積される外部電荷が負電荷で、逆バイアス時の空乏層の伸びが促進される場合、逆バイアス時におけるチップ周縁部の空乏層の伸びを抑制することができる。これにより、空乏層の外周方向への伸びによる周縁部の素子破壊を抑えることが可能となる。従って、素子全体としての耐圧を向上させることができる。
〈第２の実施形態〉
本実施形態おいては、第１の実施形態と同様の構成であるが、各ガードリング層及びＥＱＰＲ層の内側の各リサーフ層の濃度を、外周側に順次増大させている。
図２に本実施形態の半導体装置の終端構造の断面図を示す。なお、以下図中、図１と同じ構成については、同じ符号を付している。ｐ型リサーフ領域１３とｐ型ガードリング層１４ａ間、ｐ型ガードリング層１４ａと１４ｂ間、１４ｂと１４ｃ間には、それぞれｎ型リサーフ層２６ａ、２６ｂ、２６ｃが、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５の間には、ｎ型リサーフ層２７が、それぞれ形成されている。ｎ型リサーフ層２７の不純物濃度ＮｄＥと、ｎ型リサーフ層２６ａ、２６ｂ、２６ｃの不純物濃度ＮｄＧ１、ＮｄＧ２、ＮｄＧ３は、ＮｄＧ３＜ＮｄＧ２＜ＮｄＧ１＜ＮｄＥと外周方向に順次増大するとともにいずれもｎ−ベース層１１より高く、ｐ型ガードリング層１４ａ、１４ｂ、１４ｃより低くなるように形成される。
本実施形態によれば、蓄積される外部電荷が負電荷で、逆バイアス時の空乏層の伸びが促進される場合、ｎ型リサーフ層の濃度を外周方向に順次増大させることにより、実施形態１と同様に、空乏層の外周方向への伸びによる周縁部の素子破壊をより効果的に抑えることが可能となる。
なお、空乏層の伸びにばらつきが生じる場合、ｎ型リサーフ層２６ａ、２６ｂ、２６ｃのいずれかの不純物濃度を高く、又は低くすることにより、空乏層の伸びを均一にすることも可能である。
〈第３の実施形態〉
本実施形態おいては、第１の実施形態と同様の構成であるが、各ガードリング層及びＥＱＰＲ層の内側の各リサーフ層を、ベース層とは反対のｐ型としている。
図３に本実施形態の半導体装置の終端構造の断面図を示す。ｐ型リサーフ領域１３とｐ型ガードリング層１４ａ間、ｐ型ガードリング層１４ａと１４ｂ間、１４ｂと１４ｃ間には、それぞれｐ型リサーフ層３６ａ、３６ｂ、３６ｃが、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５の間には、ｐ型リサーフ層３７がそれぞれ形成されている。ｐ型リサーフ層３７の不純物濃度ＮａＥは、ｐ型リサーフ層３６ａ、３６ｂ、３６ｃの不純物濃度ＮａＧ１＝ＮａＧ２＝ＮａＧ３より低くなるように形成されている。そして、いずれもｎ−ベース層１１より高く、ｐ型ガードリング層１４ａ、１４ｂ、１４ｃより低くなるように形成される。
本実施形態によれば、蓄積される外部電荷が正電荷で、外部電荷の蓄積により空乏層の伸びが抑制される場合、ｐ型リサーフ層３６ａ、３６ｂ、３６ｃ、３７を設けることにより、空乏層を伸ばすことができる。
その際、ｐ型ガードリング層３４ｃの外周側においては、空乏層が伸び過ぎると、最外周部の格子欠陥などに起因して、素子破壊が生ずる恐れがある。そこで、ｐ型ガードリング層３４ｃとｎ＋＋型ＥＱＰＲ層３５の間においては、ｐ型リサーフ層３６ａ、３６ｂ、３６ｃより低濃度のｐ型リサーフ層３７を設け、空乏層の外周方向への伸びを抑制する。
本実施形態によれば、ｐ型リサーフ層３６ａ、３６ｂ、３６ｃ、３７を設け、特にｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５間のｐ型リサーフ層３７の濃度を低くすることにより、ガードリング周辺の耐圧を増大させるとともに、空乏層の外周方向への伸びによる周縁部の素子破壊を抑えることが可能となる。
〈第４の実施形態〉
本実施形態おいては、第３の実施形態と同様の構成であるが、各ガードリング層及びＥＱＰＲ層の内側の各リサーフ層の濃度を、外周側に順次減少させている。
図４に本実施形態の半導体装置の終端構造の断面図を示す。ｐ型リサーフ領域１３とｐ型ガードリング層１４ａ間、ｐ型ガードリング層１４ａと１４ｂ間、１４ｂと１４ｃ間には、それぞれｐ型リサーフ層４６ａ、４６ｂ、４６ｃが、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５の間には、ｐ型リサーフ層４７が、それぞれ形成されている。ｎ型リサーフ層４７の不純物濃度ＮａＥと、ｐ型リサーフ層４６ａ、４６ｂ、４６ｃの不純物濃度ＮａＧ１、ＮａＧ２、ＮａＧ３は、ＮａＧ３＞ＮａＧ２＞ＮａＧ１＞ＮａＥと外周方向に順次減少するとともに、いずれもｎ−ベース層１１より高く、ｐ型ガードリング層１４ａ、１４ｂ、１４ｃより低くなるように形成される。
本実施形態によれば、蓄積される外部電荷が正電荷で、外部電荷により逆バイアス時の空乏層の伸びが抑制される場合、ｐ型リサーフ層の濃度を外周方向に順次減少させることにより、実施形態３と同様に、ガードリング周辺の耐圧を増大させるとともに、空乏層の外周方向への伸びによる周縁部の素子破壊をより効果的に抑えることが可能となる。
なお、空乏層の伸びにばらつきが生じる場合、ｎ型リサーフ層２６ａ、２６ｂ、２６ｃのいずれかの不純物濃度を高く、又は低くすることにより、空乏層の伸びを均一にすることも可能である。
〈第５の実施形態〉
本実施形態おいては、第１の実施形態と同様の構成であるが、各ガードリング層の内側と、ガードリング層とＥＱＰＲ層間のリサーフ層の導電型が異なっている。
図５に本実施形態の半導体装置の終端構造の断面図を示す。ｐ型リサーフ領域１３とｐ型ガードリング層１４ａ間、ｐ型ガードリング層１４ａと１４ｂ間、１４ｂと１４ｃ間には、それぞれｐ型リサーフ層５６ａ、５６ｂ、５６ｃ、ｐ型ガードリング層１４とｎ＋＋型ＥＱＰＲ層１５間には、ｎ型リサーフ層５７がそれぞれ形成されている。ｐ型リサーフ層５６ａ、５６ｂ、５６ｃ、ｎ型リサーフ層５７の不純物濃度は、いずれもｎ−ベース層１１より高く、ｐ型ガードリング層１４ａ、１４ｂ、１４ｃより低くなるように形成される。
本実施形態によれば、蓄積される外部電荷が正電荷で、外部電荷により逆バイアス時の空乏層の伸びが抑制される場合、ガードリング層の内側にｐ型リサーフ層を、ガードリング層とＥＱＰＲ層間にｎ型リサーフ層を形成することにより、ガードリング周辺の耐圧を増大させるとともに、空乏層の外周方向への伸びによる周縁部の素子破壊を抑えることが可能となる。
〈第６の実施形態〉
本実施形態おいては、第１の実施形態と同様の構成であるが、各ガードリング層の内側と、ガードリング層とＥＱＰＲ層間のリサーフ層を、導電型の異なる上層と下層の二層構造としている。
図６Ａに本実施形態の半導体装置の終端構造の断面図を示す。ｐ型リサーフ領域１３とｐ型ガードリング層１４ａ間、ｐ型ガードリング層１４ａと１４ｂ間、１４ｂと１４ｃ間、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５間に、第１の実施形態と異なり、それぞれ二層構造のリサーフ層６６ａｐ／６６ａｎ、６６ｂｐ／６６ｂｎ、６６ｃｐ／６６ｃｎ、６７ｐ／６７ｎが形成されている。浅い領域（表面側）には、ｐ型リサーフ層６６ａｐ、６６ｂｐ、６６ｃｐ、６７ｐが形成され、深い領域には、ｎ型リサーフ層６６ａｎ、６６ｂｎ、６６ｃｎ、６７ｎが形成されている。
本実施形態によれば、各ガードリング層の内側、ガードリング層とＥＱＰＲ層間のリサーフ層をそれぞれｐ型／ｎ型の二層構造とすることにより、第１の実施形態と同様に、空乏層の外周方向への伸びによる周縁部の素子破壊を抑えることが可能となるとともに、一層のみの形成時と比較して、不純物濃度を特に低濃度に調整することができる。また、図６Ｂに示すように、導電型を反対にし、ｎ型／ｐ型の二層構造とすることでも、同様の効果を得ることができる。
なお、各リサーフ層の不純物の導電型及び濃度は、第２〜第４の実施形態と同様にしても、併せてこれら実施形態と同様の効果を得ることができる。
〈第７の実施形態〉
本実施形態おいては、第１の実施形態と同様の構成であるが、ガードリング間、ガードリング層とＥＱＰＲ層間のリサーフ層が、複数に分離して、部分的に形成されている。
図９に本実施形態の半導体装置の終端構造の上面図を示す。ｐ型リサーフ領域１３とｐ型ガードリング層１４ａ間、ｐ型ガードリング層１４ａと１４ｂ間、１４ｂと１４ｃ間、ｐ型ガードリング層１４ｃとｎ＋＋型ＥＱＰＲ層１５間に、それぞれ分離したｎ型リサーフ層７６ａ１、７６ａ２、７６ａ３・・・、７６ｂ１、７６ｂ２、７６ｂ３・・・、７６ｃ１、７６ｃ２、７６ｃ３・・・、７７１、７７２、７７３・・・が形成されている。各ｎ型リサーフ層は、ｐ型ガードリング層１４ａ、１４ｂ、１４ｃ及びｎ＋＋型ＥＱＰＲ層１５と直交するように形成されている。
本実施形態によれば、ガードリング間、ガードリング層とＥＱＰＲ層間のｎ型リサーフ層を、複数に分離して、部分的に形成することにより、第１の実施形態と同様に、空乏層の外周方向への伸びによる周縁部の素子破壊を抑えることが可能となるとともに、分離しない場合より、奥行き方向の空乏層の伸びを適宜制御することができる。
なお、各リサーフ層の不純物の導電型及び濃度は、第２〜第４の実施形態と同様にしても、併せてこれら実施形態と同様の効果を得ることができる。
これら実施形態において、ガードリング層の横方向拡散長を、縦方向の拡散長の０．８倍以下とすることが好ましい。ガードリング層の横方向拡散を０．８倍以下とすることにより、より厳密なガードリング設計が可能となる。
また、これら実施形態において、セル部１２をＩＧＢＴ素子としたが、これに限定されるものではなく、その他、パワーＭＯＳＦＥＴ、ダイオード、サイリスタなどの素子について適用することができる。また、シリコン半導体に限定されるものではなく、ＳｉＣ半導体など化合物半導体にも適用可能である。
これら実施形態において挙げた各構造は、適用されるデバイス、用途、要求される耐圧などにより、適宜選択することができる。従って、これまで耐圧設計は、ガードリングの本数、寸法のみの設計であったが、設計自由度を向上させることが可能となる。
なお、これら実施形態において、ベース層をｎ型としたが、ｐ型としてもよく、その場合、各層の導電型を反対にすればよい。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１１…ｎ−ベース層、１２…セル部、１２ａ…ｐ型拡散領域、１２ｂ…トレンチゲート、１２ｃ…ｎ型エミッタ層、１３…ｐ型リサーフ領域、１４ａ、１４ｂ、１４ｃ…ｐ型ガードリング層、１５…ｎ＋＋型ＥＱＰＲ層、１６ａ、１６ｂ、１６ｃ、１７、２６ａ、２６ｂ、２６ｃ、２７、３７、５６ａ、５６ｂ、５６ｃ、５７、６６ａｎ、６６ｂｎ、６６ｃｎ、６７ｎ、７６ａ１、７６ａ２、７６ａ３、７６ｂ１、７６ｂ２、７６ｂ３、７６ｃ１、７６ｃ２、７６ｃ３、７７１、７７２、７７３…ｎ型リサーフ層、１８…ｎ＋バッファ層、１９…ｐ＋コレクタ層、３６ａ、３６ｂ、３６ｃ、３７、４６ａ、４６ｂ、４６ｃ、４７、５７、６６ａｐ、６６ｂｐ、６６ｃｐ、６７ｐ…ｐ型リサーフ層。

Claims (5)

  1. 第１導電型の第１の半導体層と、
    前記第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、
    前記第１の半導体層の表面に、それぞれ前記セル部を囲むように形成された複数の第２導電型の第２の半導体層と、
    前記第１の半導体層の表面に、前記第２の半導体層の外周に離間して形成され、前記第１の半導体層より高濃度で、前記第２の半導体層より低濃度の第１導電型の第３の半導体層と、
    複数の前記第２の半導体層のそれぞれ内側の、前記第１の半導体層の表面に設けられ、前記第１の半導体層より高濃度の、第１導電型の複数の前記第４の半導体層と、
    前記第１の半導体層の表面で、複数の前記第２の半導体層の最外周と、前記第３の半導体層との間に設けられ、前記第４の半導体層とより不純物濃度が高い第１導電型の第５の半導体層と、
    を備えることを特徴とする半導体装置。
  2. 第１導電型の第１の半導体層と、
    前記第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、
    前記第１の半導体層の表面に、それぞれ前記セル部を囲むように形成された複数の第２導電型の第２の半導体層と、
    前記第１の半導体層の表面に、前記第２の半導体層の外周に離間して形成され、前記第１の半導体層より高濃度で、前記第２の半導体層より低濃度の第１導電型の第３の半導体層と、
    複数の前記第２の半導体層のそれぞれ内側の、前記第１の半導体層の表面に設けられ、前記第1の半導体層より高濃度の、第２導電型の複数の前記第４の半導体層と、
    前記第１の半導体層の表面で、複数の前記第２の半導体層の最外周と、前記第３の半導体層との間に設けられ、前記第４の半導体層とより不純物濃度が低い第２導電型の第５の半導体層と、
    を備えることを特徴とする半導体装置。
  3. 第１導電型の第１の半導体層と、
    前記第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、
    前記第１の半導体層の表面に、それぞれ前記セル部を囲むように形成された複数の第２導電型の第２の半導体層と、
    前記第１の半導体層の表面に、前記第２の半導体層の外周に離間して形成され、前記第１の半導体層より高濃度で、前記第２の半導体層より低濃度の第１導電型の第３の半導体層と、
    複数の前記第２の半導体層のそれぞれ内側の、前記第１の半導体層の表面に設けられ、前記第１の半導体層より高濃度の、第２導電型の複数の前記第４の半導体層と、
    前記第１の半導体層の表面で、複数の前記第２の半導体層の最外周と、前記第３の半導体層との間に設けられ、第１導電型の第５の半導体層と、
    を備えることを特徴とする半導体装置。
  4. 複数の前記第４の半導体層は、それぞれ不純物濃度が異なることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記第４の半導体層又は前記第５の半導体層は、導電型が異なる上層と下層の積層構造を有することを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
JP2011175074A 2011-08-10 2011-08-10 半導体装置 Pending JP2013038329A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011175074A JP2013038329A (ja) 2011-08-10 2011-08-10 半導体装置
CN2012100527006A CN102931217A (zh) 2011-08-10 2012-03-02 半导体装置
US13/420,544 US20130037851A1 (en) 2011-08-10 2012-03-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011175074A JP2013038329A (ja) 2011-08-10 2011-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2013038329A true JP2013038329A (ja) 2013-02-21

Family

ID=47645980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011175074A Pending JP2013038329A (ja) 2011-08-10 2011-08-10 半導体装置

Country Status (3)

Country Link
US (1) US20130037851A1 (ja)
JP (1) JP2013038329A (ja)
CN (1) CN102931217A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
KR101539880B1 (ko) * 2014-01-02 2015-07-27 삼성전기주식회사 전력 반도체 소자
WO2016194216A1 (ja) * 2015-06-05 2016-12-08 株式会社日立製作所 半導体装置およびその製造方法、並びにパワーモジュール
WO2018207712A1 (ja) * 2017-05-08 2018-11-15 ローム株式会社 半導体装置
US11004932B2 (en) 2019-06-04 2021-05-11 Mitsubishi Electric Corporation Semiconductor device
US11257943B2 (en) 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
WO2024084778A1 (ja) * 2022-10-19 2024-04-25 株式会社デンソー 半導体装置とその製造方法
WO2024161753A1 (ja) * 2023-01-30 2024-08-08 株式会社デンソー 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536942B2 (en) * 2012-03-15 2017-01-03 Mitsubishi Electric Corporation Semiconductor device having a plurality of electric field relaxation layers and method for manufacturing same
CN104332488B (zh) * 2013-07-22 2017-07-07 无锡华润上华半导体有限公司 半导体器件终端、半导体器件及其制造方法
JP2016035989A (ja) 2014-08-04 2016-03-17 株式会社東芝 半導体装置
CN105990153B (zh) * 2015-03-04 2019-05-28 北大方正集团有限公司 功率器件的分压结构的制备方法和功率器件
KR101872069B1 (ko) * 2015-05-22 2018-06-28 매그나칩 반도체 유한회사 플로팅 구조를 갖는 쇼트키 다이오드
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
CN109585533A (zh) * 2018-12-10 2019-04-05 泉州臻美智能科技有限公司 一种功率器件终端结构及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026321A (ja) * 2000-06-30 2002-01-25 Toshiba Corp Ｍｏｓ電界効果トランジスタ
JP2005150352A (ja) * 2003-11-14 2005-06-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006269633A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
JP2007266520A (ja) * 2006-03-30 2007-10-11 Hitachi Ltd 電力半導体装置
JP2007266123A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
US20090072340A1 (en) * 2007-09-18 2009-03-19 Microsemi Corporation Edge termination for high voltage semiconductor device
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP2011044508A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 電力用半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801418A (en) * 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026321A (ja) * 2000-06-30 2002-01-25 Toshiba Corp Ｍｏｓ電界効果トランジスタ
JP2005150352A (ja) * 2003-11-14 2005-06-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006269633A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
JP2007266123A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007266520A (ja) * 2006-03-30 2007-10-11 Hitachi Ltd 電力半導体装置
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
US20090072340A1 (en) * 2007-09-18 2009-03-19 Microsemi Corporation Edge termination for high voltage semiconductor device
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP2011044508A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 電力用半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
KR101539880B1 (ko) * 2014-01-02 2015-07-27 삼성전기주식회사 전력 반도체 소자
US9252212B2 (en) 2014-01-02 2016-02-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
WO2016194216A1 (ja) * 2015-06-05 2016-12-08 株式会社日立製作所 半導体装置およびその製造方法、並びにパワーモジュール
JPWO2016194216A1 (ja) * 2015-06-05 2018-04-05 株式会社日立製作所 半導体装置およびその製造方法、並びにパワーモジュール
JP7090073B2 (ja) 2017-05-08 2022-06-23 ローム株式会社 半導体装置
WO2018207712A1 (ja) * 2017-05-08 2018-11-15 ローム株式会社 半導体装置
JPWO2018207712A1 (ja) * 2017-05-08 2020-03-26 ローム株式会社 半導体装置
US11101345B2 (en) 2017-05-08 2021-08-24 Rohm Co., Ltd. Semiconductor device
US11004932B2 (en) 2019-06-04 2021-05-11 Mitsubishi Electric Corporation Semiconductor device
US11257943B2 (en) 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
US11742249B2 (en) 2019-06-17 2023-08-29 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
US12009268B2 (en) 2019-06-17 2024-06-11 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
WO2024084778A1 (ja) * 2022-10-19 2024-04-25 株式会社デンソー 半導体装置とその製造方法
WO2024161753A1 (ja) * 2023-01-30 2024-08-08 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN102931217A (zh) 2013-02-13
US20130037851A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
JP2013038329A (ja) 半導体装置
JP5406171B2 (ja) ＳｉＣ半導体装置
JP6077380B2 (ja) 半導体装置
JP5737102B2 (ja) 半導体装置
JP6416062B2 (ja) 半導体装置
JP2014131008A (ja) ワイドバンドギャップ半導体装置
TWI569457B (zh) 蕭特基二極體結構
JP2017079234A (ja) 半導体装置
JP2019169575A (ja) 半導体装置
JP2017168776A (ja) 半導体素子
TWI521568B (zh) A wafer structure, and a power element to which it is applied
JP6287407B2 (ja) 半導体装置
JP2014216572A (ja) 半導体装置
JP2008227238A (ja) 半導体装置
JP2015162610A (ja) 半導体装置
JP7030665B2 (ja) 半導体装置
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
JP2018093177A (ja) 炭化珪素半導体装置
JP2014067763A (ja) 半導体装置
US9018633B2 (en) Semiconductor device
JP5735611B2 (ja) ＳｉＣ半導体装置
JP6592083B2 (ja) 半導体装置およびその製造方法、並びにパワーモジュール
JP2014187200A (ja) 半導体装置の製造方法
US20160276474A1 (en) Semiconductor device
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141014