TWI569457B - 蕭特基二極體結構 - Google Patents

蕭特基二極體結構 Download PDF

Info

Publication number
TWI569457B
TWI569457B TW103101382A TW103101382A TWI569457B TW I569457 B TWI569457 B TW I569457B TW 103101382 A TW103101382 A TW 103101382A TW 103101382 A TW103101382 A TW 103101382A TW I569457 B TWI569457 B TW I569457B
Authority
TW
Taiwan
Prior art keywords
region
schottky diode
electrode
distance
doped region
Prior art date
Application number
TW103101382A
Other languages
English (en)
Other versions
TW201501328A (zh
Inventor
蔣柏煜
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201501328A publication Critical patent/TW201501328A/zh
Application granted granted Critical
Publication of TWI569457B publication Critical patent/TWI569457B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

蕭特基二極體結構
本發明係有關於一種蕭特基二極體結構，特別有關於一種在逆向偏壓條件下具低漏電的蕭特基二極體結構。
蕭特基二極體(Schottky diode，又稱為SBD)因為具有多數導電載子(majority of conduction carriers)且在順向偏壓下具低導通電壓(low turn-on voltage in a forward bias)的優點，所以係廣泛地應用於電源管理積體電路中來改善電源轉換效率。然而，具低開啟電壓的蕭特基二極體在逆向偏壓(reverse bias)下會有漏電流。當元件中使用蕭特基二極體時，會因為蕭特基位障降低效應(Schottky barrier lowering effect)，所以在逆向偏壓條件下的高漏電流問題會變得更加嚴重
因此，在此技術領域中，有需要一種新穎的蕭特基二極體結構，降低逆向偏壓條件下的漏電流且維持順向電壓條件下具低導通電壓的優點，以改善上述缺點。
有鑑於此，本發明之目的在於提供一種蕭特基二極體結構，使用一閘極結構來降低蕭特基二極體結構之陽極的一表面電場，以降低逆向偏壓條件下的漏電流。
本發明之一實施例係提供一種蕭特基二極體結構。上述蕭特基二極體結構包括一半導體基板，其具有一主動 區；一第一井區，形成於上述主動區中，其中上述第一井區具有一第一導電類型；一第一摻雜區，形成於上述第一井區上，其中上述第一摻雜區具有上述第一導電類型；一第一電極，設置於上述主動區上，且覆蓋上述第一摻雜區；一第二電極，設置於上述主動區上，且接觸上述第一井區；一閘極結構，設置於上述第一井區上；一第二摻雜區，形成於上述第一井區上，其中上述第二摻雜區具有相反於上述第一導電類型的一第二導電類型，其中上述閘極結構和上述第二摻雜區係設置於上述第一電極和上述第二電極之間。
本發明之另一實施例係提供一蕭特基二極體結 構。上述蕭特基二極體結構包括一半導體基板，具有一主動區；一第一井區，形成於上述主動區中，其中上述第一井區具有一第一導電類型；一第一摻雜區，形成於上述第一井區上，其中上述第一摻雜區具有上述第一導電類型；一第一電極，設置於上述主動區上，且覆蓋上述第一摻雜區；一第二電極，設置於上述主動區上，且接觸上述第一井區；一第二摻雜區，形成於上述第一井區上，其中上述第一摻雜區具有相反於上述第一導電類型的一第二導電類型；一閘極結構，設置於上述第二摻雜區上。
本發明所揭示之蕭特基二極體結構，可降低逆向 偏壓條件下的漏電流。
200‧‧‧半導體基板
201、208‧‧‧隔絕區
202‧‧‧第一井區
204‧‧‧第一摻雜區
206‧‧‧第二摻雜區
210‧‧‧第一電極
212‧‧‧第二電極
216‧‧‧多晶矽圖案
218‧‧‧閘極絕緣層
220‧‧‧絕緣間隙壁
222‧‧‧閘極結構
224‧‧‧表面
400‧‧‧主動區
500a、500b、500c、500d‧‧‧蕭特基二極體結構
d1、d2、d3、d4、d5‧‧‧距離
Lg‧‧‧長度
第1A圖為本發明一實施例之蕭特基二極體結構之剖面圖。
第1B圖為本發明另一實施例之蕭特基二極體結構之剖面圖。
第2A圖為本發明又一實施例之蕭特基二極體結構之剖面圖。
第2B圖為本發明又一實施例之蕭特基二極體結構之剖面圖。
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1A圖為本發明一實施例之蕭特基二極體結構500a(Schottky diode structure)之剖面圖。如第1A圖所示，本發明一實施例之蕭特基二極體結構500a包括一半導體基板200，其具有由例如淺溝槽隔絕物(STI features)的隔絕區201定義出的一主動區400。上述半導體基板200為矽基板。在本發明其他實施例中，上述半導體基板200為矽鍺基板、塊狀半導體基板、應力半導體基板、化合物半導體基板、絕緣層上覆矽(SOI)基板或其他常用的半導體基板。可利用植入p型或n型摻質使上述 半導體基板200具有一理想的導電類型。具有一第一導電類型的一第一井區202，形成於上述主動區400中。具有上述第一導電類型的一第一摻雜區204，形成於上述第一井區202上。在本發明一實施例中，上述第一摻雜區204的一摻質濃度係大於上述第一井區202的一摻質濃度。舉例來說，如果第一井區202視為一n型井區，則上述第一摻雜區204可視為一n型重摻雜區(n-type heavily(n+)doped region)。在本發明其他實施例中，如果第一井區202視為一p型井區，則上述第一摻雜區204可視為一p型重摻雜區(p-type heavily(p+)doped region)。在本實施例中，第一井區202係視為一n型井區，則上述第一摻雜區204係視為一n型重摻雜區。上述蕭特基二極體結構500a更包括至少兩個電極，作為蕭特基二極體結構的陽極和陰極。如第1A圖所示，一第一電極210，設置於主動區400上，且相鄰於上述半導體基板200的表面224。在本發明一實施例中，上述第一電極210係設置覆蓋上述第一摻雜區204。並且，一第二電極212，設置於上述主動區400上，且相鄰於上述半導體基板200的表面224。在本發明一實施例中，上述第一電極210和上述第二電極212藉由一距離d4彼此橫向隔開。並且，上述第二電極212並未使用任何重摻雜區(n+摻雜區或p+摻雜區)來接觸上述第一井區202。在本實施例中，上述第一電極210係視為一陰極，而上述第二電極212係視為一陽極。在本發明一實施例中，上述第一電極210和上述第二電極212可包括矽化物圖案。
如第1A圖所示，上述蕭特基二極體結構500a更包括一第二摻雜區206，形成於上述第一井區202上，且設置於上 述第一電極210和上述第二電極212之間，其中上述第二摻雜區206具有相反於上述第一導電類型的一第二導電類型。舉例來說，如果上述第一摻雜區204視為一p型重摻雜區(p-type heavily(p+)doped region)，則上述第二摻雜區206可視為一n型重摻雜區(n-type heavily(n+)doped region)。如果上述第一摻雜區204視為一n型重摻雜區(n-type heavily(n+)doped region)，則上述第二摻雜區206可視為一p型重摻雜區(p-type heavily(p+)doped region)。在本實施例中，上述第二摻雜區206視為一p型重摻雜區。
例如淺溝槽隔絕物(STI features)的另一個隔絕區 208係設置於上述第一井區202中。上述隔絕區208具有相對的兩個側壁，分別相鄰於上述第一摻雜區204和上述第二摻雜區206。因此，上述第一摻雜區204和上述第二摻雜區206藉由一距離d1彼此橫向隔開。此外，上述第一電極210和上述第二電極212籍由上述隔絕區208彼此隔開。上述距離d1也與上述隔絕區208的寬度相同(上述隔絕區208的寬度因而也標示為d1)。並且，一閘極結構222設置於上述第一井區202上，且橫向位於上述第一電極210和上述第二電極212之間，且相鄰於上述第二電極212。如第1A圖所示，上述閘極結構222完全覆蓋上述第二摻雜區206，即上述閘極結構222亦設置於上述第二摻雜區206上。也就是說，上述第二摻雜區206係設置於上述閘極結構222的一邊界內。因此，上述第二電極212藉由一距離d3與上述第二摻雜區206隔開，且上述距離d3小於上述閘極結構222的一長度Lg。並且，上述閘極結構222部分覆蓋上述隔絕區208。因此， 上述閘極結構222具有相對的兩個側壁，且其中一個側壁係相鄰於上述第二電極212，而另一個側壁藉由一距離d2與上述第一摻雜區204/上述第一電極210隔開，且上述距離d2小於上述距離d1。如第1A圖所示，上述距離d1、距離d2、距離d3和上述閘極結構222的長度Lg小於上述距離d4(上述第一電極210和上述第二電極212之間的距離)。上述閘極結構222包括一閘極絕緣層218，設置於上述閘極絕緣層218上的一多晶矽圖案216，以及複數個絕緣間隙壁220，設置於上述多晶矽圖案216的側壁上。在本發明的一實施例中，上述第二電極212籍由該些絕緣間隙壁220與上述多晶矽圖案216隔開。在本發明的一實施例中，上述第二摻雜區206籍由上述閘極絕緣層218與上述多晶矽圖案216隔開。在本發明一實施例中，上述閘極結構222和上述第二摻雜區206係設置圍繞上述第二電極212。也就是說，上述閘極結構222和上述第二摻雜區206在一上視圖中為環形(圖未顯示)。
第1B圖為本發明另一實施例之蕭特基二極體結構 500b之剖面圖。在本發明其他實施例中，上述第二電極212可與上述閘極結構222之靠近上述第二電極212的上述絕緣間隙壁220隔開一距離。因此，上述蕭特基二極體結構500b的上述第二電極212不必與其靠近之上述閘極結構222直接接觸。並且，上述第二電極212藉由一距離d3與上述第二摻雜區206隔開，且可依據設計使上述距離d3大於或小於上述閘極結構222的上述長度Lg。
第2A圖為本發明又一實施例之蕭特基二極體結構 500c之剖面圖。上述蕭特基二極體結構500a與上述蕭特基二極體結構500c的不同處為上述蕭特基二極體結構500c的上述第一摻雜區204和上述第二摻雜區206可不需使用隔絕區而藉由一距離d5彼此隔開，上述距離d5係等於或大於一半導體設計規則中之n型重摻雜區和p型重摻雜區之間的最小距離。因此，相較於上述蕭特基二極體結構500a，上述蕭特基二極體結構500c可具有較低的順向電阻(forward resistance)。
第2B圖為本發明又一實施例之蕭特基二極體結構 500d之剖面圖。在本發明其他實施例中，上述第二電極212可與上述閘極結構222之靠近上述第二電極212的上述絕緣間隙壁220隔開一距離。因此，上述蕭特基二極體結構500d的上述第二電極212不需直接接觸與其靠近的上述閘極結構222。並且，上述第二電極212藉由一距離d3與上述第二摻雜區206隔開，且可依據設計使上述距離d3大於或小於上述閘極結構222的上述長度Lg。
本發明實施例係提供一種蕭特基二極體500a、蕭 特基二極體500b、蕭特基二極體500c或蕭特基二極體500d。在本發明一實施例中，上述蕭特基二極體500a、蕭特基二極體500b、蕭特基二極體500c或蕭特基二極體500d的上述第一電極210(陰極)和上述第二電極212(陽極)彼此藉由上述閘極結構222、上述第二摻雜區206和上述隔絕區208中的至少一個橫向隔開。上述蕭特基二極體500a、蕭特基二極體500b、蕭特基二極體500c或蕭特基二極體500d係使用上述閘極結構222來降低上述第二電極212(陽極)的一表面電場。上述閘極結構222可對 第一井區202產生一橫向電場。在本發明一實施例中，上述閘極結構222可為電性浮接(electrically floating)、且耦接至上述第二電極212(陽極)或耦接至其他電壓，以使得提高降低上述第二電極212(陽極)的表面電場的能力(capability)。並且，因為上述第一井區202和上述第二摻雜區206之間係產生一p型-n型接面(p-n junction)，所以設置於上述閘極結構222下方的上述第二摻雜區206(p型重摻雜區)也可以對上述第一井區202產生一橫向電場。因此，上述第二摻雜區206(p型重摻雜區)可以進一步降低上述第二電極212(陽極)的表面電場。並且，藉由利用上述閘極結構222，上述第二摻雜區206被設置為與上述第二電極212橫向隔開一距離d3。具有上述閘極結構222的上述蕭特基二極體500a、蕭特基二極體500b、蕭特基二極體500c或蕭特基二極體500d可避免上述第二摻雜區206設置於上述第二電極212的下方，而形成由上述第二摻雜區206與上述第一井區202組成的一寄生p型-n型二極體(parasitic p-n diode)。因此，可以消除由於寄生p型-n型二極體產生的一些缺點，例如操作蕭特基二極體從順向偏壓(forward bias)至逆向偏壓(reverse bias)時產生的操作速度緩慢(slow operating speed)和恢復問題(recovery problem)等缺點。因此，上述蕭特基二極體500a、蕭特基二極體500b、蕭特基二極體500c或蕭特基二極體500d為不具有寄生p型-n型二極體的純蕭特基二極體(pure Schottky diode)。當對上述蕭特基二極體500a、蕭特基二極體500b、蕭特基二極體500c或蕭特基二極體500d施加逆向偏壓時，可藉由上述閘極結構222和上述第二摻雜區206抑制漏電流(leakage current)。這將降低上述第二電極212(陽極)的表面電場。並且，上述蕭特基二極體500a、蕭特基二極體500b、蕭特基二極體500c或蕭特基二極體500d可維持低順向電壓的優點。再者，可容易地使用任何適當的製程來形成上述蕭特基二極體500a、蕭特基二極體500b、蕭特基二極體500c或蕭特基二極體500d，且不需額外的微影製程和植入製程(implant processes)。
雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體基板
201、208‧‧‧隔絕區
202‧‧‧第一井區
204‧‧‧第一摻雜區
206‧‧‧第二摻雜區
210‧‧‧第一電極
212‧‧‧第二電極
216‧‧‧多晶矽圖案
218‧‧‧閘極絕緣層
220‧‧‧絕緣間隙壁
222‧‧‧閘極結構
224‧‧‧表面
400‧‧‧主動區
500a‧‧‧蕭特基二極體結構
d1、d2、d3、d4‧‧‧距離
Lg‧‧‧長度

Claims (28)

  1. 一種蕭特基二極體結構，包括：一半導體基板，其具有一主動區；一第一井區，形成於該主動區中，其中該第一井區具有一第一導電類型；一第一摻雜區，形成於該第一井區上，其中該第一摻雜區具有該第一導電類型；一第一電極，設置於該主動區上，且覆蓋該第一摻雜區；一第二電極，設置於該主動區上，且接觸該第一井區；一閘極結構，設置於該第一井區上；以及一第二摻雜區，形成於該第一井區上，其中該第二摻雜區具有相反於該第一導電類型的一第二導電類型，其中該閘極結構和該第二摻雜區係設置於該第一電極和該第二電極之間；其中該閘極結構包括：一多晶矽圖案；以及複數個絕緣間隙壁，設置於該多晶矽圖案的側壁上；其中該第二電極與該閘極結構中靠近該第二電極之絕緣間隙壁隔開一距離。
  2. 如申請專利範圍第1項所述之蕭特基二極體結構，更包括：一隔絕區，設置於該第一井區中，其中該隔絕區具有相對的兩個側壁，該相對的兩個側壁分別相鄰於該第一摻雜區和該第二摻雜區。
  3. 如申請專利範圍第2項所述之蕭特基二極體結構，其中該第一摻雜區藉由該隔絕區與該第二摻雜區隔開。
  4. 如申請專利範圍第2項所述之蕭特基二極體結構，其中該閘極結構部分覆蓋該隔絕區。
  5. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該第二摻雜區係設置於該閘極結構的一邊界內。
  6. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該第一摻雜區藉由一第一距離與該第二摻雜區隔開。
  7. 如申請專利範圍第6項所述之蕭特基二極體結構，其中該閘極結構藉由一第二距離與該第一電極隔開，其中該第二距離小於該第一距離。
  8. 如申請專利範圍第7項所述之蕭特基二極體結構，其中該第二電極藉由一第三距離與該第二摻雜區隔開，其中該第三距離小於該閘極結構的長度。
  9. 如申請專利範圍第8項所述之蕭特基二極體結構，其中該第一電極由一第四距離與該第二電極隔開，其中該第四距離大於該第一距離、該第二距離、該第三距離和該閘極結構的長度。
  10. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該閘極結構完全覆蓋該第二摻雜區。
  11. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該第一導電類型為n型，且該第二導電類型為p型。
  12. 如申請專利範圍第11項所述之蕭特基二極體結構，其中該第一電極為一陰極，且該第二電極為一陽極。
  13. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該閘極結構為電性浮接。
  14. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該閘極結構耦接至該第二電極。
  15. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該閘極結構和該第二摻雜區圍繞該第二電極。
  16. 如申請專利範圍第1項所述之蕭特基二極體結構，其中該閘極結構還包括：一閘極絕緣層；該多晶矽圖案，設置於該閘極絕緣層上；以及複數個絕緣間隙壁，設置於該多晶矽圖案的側壁上。
  17. 如申請專利範圍第16項所述之蕭特基二極體結構，其中該第二摻雜區藉由該閘極絕緣層與該多晶矽圖案隔開。
  18. 一種蕭特基二極體結構，包括：一半導體基板，具有一主動區；一第一井區，形成於該主動區中，其中該第一井區具有一第一導電類型；一第一摻雜區，形成於該第一井區上，其中該第一摻雜區具有該第一導電類型；一第一電極，設置於該主動區上，且覆蓋該第一摻雜區；一第二電極，設置於該主動區上，且接觸該第一井區；一第二摻雜區，形成於該第一井區上，其中該第一摻雜區具有相反於該第一導電類型的一第二導電類型；以及一閘極結構，設置於該第二摻雜區上；其中該閘極結構包括：一多晶矽圖案；以及複數個絕緣間隙壁，設置於該多晶矽圖案的側壁上； 其中該第二電極與該閘極結構中靠近該第二電極之絕緣間隙壁隔開一距離。
  19. 如申請專利範圍第18項所述之蕭特基二極體結構，更包括：一隔絕區，設置於該第一井區中，相鄰於該第二摻雜區，其中該第一電極和該第二電極藉由該隔絕區彼此隔開。
  20. 如申請專利範圍第19項所述之蕭特基二極體結構，其中該第一摻雜區藉由該隔絕區與該第二摻雜區隔開。
  21. 如申請專利範圍第19項所述之蕭特基二極體結構，其中該閘極結構部分覆蓋該隔絕區。
  22. 如申請專利範圍第19項所述之蕭特基二極體結構，其中該第一摻雜區和該第二摻雜區分別相鄰於該隔絕區的相對的側壁。
  23. 如申請專利範圍第18項所述之蕭特基二極體結構，其中該第一摻雜區藉由一第一距離與該第二摻雜區隔開。
  24. 如申請專利範圍第23項所述之蕭特基二極體結構，其中該閘極結構藉由一第二距離與該第一電極隔開，其中該第二距離小於該第一距離。
  25. 如申請專利範圍第24項所述之蕭特基二極體結構，其中該第二電極藉由一第三距離與該第二摻雜區隔開，其中該第三距離小於該閘極結構的長度。
  26. 如申請專利範圍第25項所述之蕭特基二極體結構，其中該第一電極由一第四距離與該第二電極隔開，其中該第四距離大於該第一距離、該第二距離、該第三距離和該閘極結構的長度。
  27. 如申請專利範圍第18項所述之蕭特基二極體結構，其中該閘極結構為電性浮接；或該閘極結構耦接至該第二電極。
  28. 如申請專利範圍第18項所述之蕭特基二極體結構，其中該閘極結構還包括：一閘極絕緣層；該多晶矽圖案，設置於該閘極絕緣層上。
TW103101382A 2013-06-26 2014-01-15 蕭特基二極體結構 TWI569457B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/927,468 US9570630B2 (en) 2013-06-26 2013-06-26 Schottky diode structure

Publications (2)

Publication Number Publication Date
TW201501328A TW201501328A (zh) 2015-01-01
TWI569457B true TWI569457B (zh) 2017-02-01

Family

ID=52114774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101382A TWI569457B (zh) 2013-06-26 2014-01-15 蕭特基二極體結構

Country Status (3)

Country Link
US (1) US9570630B2 (zh)
CN (1) CN104253163B (zh)
TW (1) TWI569457B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2016005070A (es) * 2013-10-21 2016-07-19 Microsoft Technology Licensing Llc Busqueda de video movil.
CN106898657B (zh) * 2015-12-21 2022-02-01 联华电子股份有限公司 半导体元件
CN105932049B (zh) * 2016-05-23 2021-02-12 北京华碳元芯电子科技有限责任公司 纳米二极管器件及其制备方法
TW201804624A (zh) * 2016-07-21 2018-02-01 捷達創新股份有限公司 一種肖特基二極體
CN106784024B (zh) * 2016-12-27 2019-10-11 深圳市华科半导体有限公司 一种肖特基二极管
TWI658568B (zh) * 2017-01-03 2019-05-01 Leadtrend Technology Corporation 高壓半導體元件以及同步整流控制器
WO2018227086A1 (en) * 2017-06-08 2018-12-13 Silicet, LLC Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
US10892362B1 (en) 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
US11522053B2 (en) 2020-12-04 2022-12-06 Amplexia, Llc LDMOS with self-aligned body and hybrid source

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US20060125040A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Cobalt silicide schottky diode on isolated well
US20090020826A1 (en) * 2007-07-16 2009-01-22 Wan-Hua Huang Integrated Schottky Diode and Power MOSFET
US20120211859A1 (en) * 2011-02-18 2012-08-23 Stribley Paul R Schottky diode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474632C (zh) 2006-08-31 2009-04-01 上海华虹Nec电子有限公司 肖特基势垒二极管结构
JP4314277B2 (ja) 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
US7943472B2 (en) * 2008-01-31 2011-05-17 Texas Instruments Incorporated CoSi2 Schottky diode integration in BiSMOS process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US20060125040A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Cobalt silicide schottky diode on isolated well
US20090020826A1 (en) * 2007-07-16 2009-01-22 Wan-Hua Huang Integrated Schottky Diode and Power MOSFET
US20120211859A1 (en) * 2011-02-18 2012-08-23 Stribley Paul R Schottky diode

Also Published As

Publication number Publication date
US20150001666A1 (en) 2015-01-01
CN104253163A (zh) 2014-12-31
TW201501328A (zh) 2015-01-01
CN104253163B (zh) 2017-11-03
US9570630B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
TWI569457B (zh) 蕭特基二極體結構
US9041173B2 (en) Semiconductor device
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
US9735149B2 (en) Schottky barrier diode
US8217454B2 (en) Semiconductor device
US20110210372A1 (en) High-voltage vertical power component
KR102387575B1 (ko) 전력 반도체 소자
WO2017134508A1 (en) Schottky diode
US9257501B2 (en) Semiconductor device
KR102387574B1 (ko) 전력 반도체 소자
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
KR102377399B1 (ko) 전력 반도체 소자 및 그 제조 방법
JP2014154849A (ja) 半導体装置
JP6658560B2 (ja) 半導体装置
KR20140067445A (ko) 전력 반도체 소자
KR101788415B1 (ko) 반도체 소자 및 그 소자의 제조 방법
KR20150142220A (ko) 전력 반도체 소자
JP6458994B2 (ja) 半導体装置
KR102399429B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102377400B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102399430B1 (ko) 전력 반도체 소자 및 그 제조 방법
US20240234511A9 (en) Power semiconductor device and method for manufacturing the same
US20240136405A1 (en) Power semiconductor device and method for manufacturing the same
CN210015858U (zh) 超结器件结构
TWI443760B (zh) 半導體結構及其製造方法