CN104253163B - 肖特基二极管结构 - Google Patents
肖特基二极管结构 Download PDFInfo
- Publication number
- CN104253163B CN104253163B CN201410130869.8A CN201410130869A CN104253163B CN 104253163 B CN104253163 B CN 104253163B CN 201410130869 A CN201410130869 A CN 201410130869A CN 104253163 B CN104253163 B CN 104253163B
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- electrode
- doped region
- region
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000000725 suspension Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种肖特基二极管结构。其中该肖特基二极管结构包括：半导体基板，具有主动区；第一阱区，形成于该主动区中，其中该第一阱区具有第一导电类型；第一掺杂区，形成于该第一阱区上，其中该第一掺杂区具有该第一导电类型；第一电极，设置于该主动区上，且覆盖该第一掺杂区；第二电极，设置于该主动区上，且接触该第一阱区；栅极结构，设置于该第一阱区上；以及第二掺杂区，形成于该第一阱区上，其中该第二掺杂区具有相反于该第一导电类型的第二导电类型，其中该栅极结构和该第二掺杂区设置于该第一电极和该第二电极之间。本发明所提供的肖特基二极管结构，可降低逆向偏压条件下的漏电流。
Description
技术领域
本发明是有关于一种肖特基二极管结构，特别是有关于一种在逆向偏压条件下具低漏电流的肖特基二极管结构。
背景技术
肖特基二极管(Schottky diode，又称为SBD)因为具有多数导电载子(majorityof conduction carriers)且在正向偏压下具低导通电压(low turn-on voltage in aforward bias)的优点，所以广泛地应用于电源管理集成电路中来改善电源转换效率。然而，具有低开启电压的肖特基二极管在逆向偏压(reverse bias)下会有漏电流。当装置中使用肖特基二极管时，会因为肖特基势垒降低效应(Schottky barrier loweringeffect)，所以在逆向偏压条件下的高漏电流问题会变得更加严重
因此，在此技术领域中，有需要一种创新的肖特基二极管结构，降低逆向偏压条件下的漏电流且维持顺向电压条件下具低导通电压的优点，以改善上述缺点。
发明内容
有鉴于此，本发明提出一种肖特基二极管结构。
依据本发明第一实施方式，提供一种信肖特基二极管结构。该肖特基二极管结构包括：半导体基板，具有主动区；第一阱区，形成于该主动区中，其中该第一阱区具有第一导电类型；第一掺杂区，形成于该第一阱区上，其中该第一掺杂区具有该第一导电类型；第一电极，设置于该主动区上，且覆盖该第一掺杂区；第二电极，设置于该主动区上，且接触该第一阱区；栅极结构，设置于该第一阱区上；以及第二掺杂区，形成于该第一阱区上，其中该第二掺杂区具有相反于该第一导电类型的第二导电类型，其中该栅极结构和该第二掺杂区设置于该第一电极和该第二电极之间。
依据本发明第二实施方式，提供一种肖特基二极管结构。该肖特基二极管结构包括：半导体基板，具有主动区；第一阱区，形成于该主动区中，其中该第一阱区具有第一导电类型；第一掺杂区，形成于该第一阱区上，其中该第一掺杂区具有该第一导电类型；第一电极，设置于该主动区上，且覆盖该第一掺杂区；第二电极，设置于该主动区上，且接触该第一阱区；第二掺杂区，形成于该第一阱区上，其中该第一掺杂区具有相反于该第一导电类型的第二导电类型；以及栅极结构，设置于该第二掺杂区上。
本发明所提出的肖特基二极管结构，可降低逆向偏压条件下的漏电流。
附图说明
图1A为根据本发明实施方式的肖特基二极管结构的剖面图。
图1B为根据本发明另一实施方式的肖特基二极管结构的剖面图。
图2A为根据本发明又一实施方式的肖特基二极管结构的剖面图。
图2B为根据本发明又一实施方式的肖特基二极管结构的剖面图。
具体实施方式
本发明将参照附图来对具体的实施方式进行描述，并且各实施方式仅用于解释本发明的基本原理，而并非用以限制本发明。本发明的范围应当以权利要求界定的范围为准。其中，描述的附图仅为示意图。在图式或说明书描述中，相似或相同的部分均使用相同的图号。为清楚地解释本发明，附图中的一些元件的尺寸可能与本发明的实际尺寸不对应，并且可能会被放大（exaggerate）和未按比例绘制。此外，实施方式中图式标号部分重复，是为了简化说明，并非意指不同实施方式之间的关联性。
图1A为根据本发明实施方式的肖特基二极管结构500a(Schottky diodestructure)的剖面图。如图1A所示，本发明的一个实施方式的肖特基二极管结构500a包括半导体基板200，其具有由例如浅沟槽隔绝物(STI features)的隔绝区201定义出的主动区400。上述半导体基板200为硅基板。在本发明其他实施方式中，上述半导体基板200为硅锗基板、块状半导体基板、应变半导体基板（strained semiconductor）、化合物半导体基板、绝缘层上覆硅(silicon on insulator,SOI)基板或其他常用的半导体基板。可利用植入（implant）p型或n型杂质使上述半导体基板200具有理想的导电类型。具有第一导电类型的第一阱区（well region）202，形成于上述主动区400中。具有上述第一导电类型的第一掺杂区204，形成于上述第一阱区202上。在本发明的一个实施方式中，上述第一掺杂区204的杂质浓度大于上述第一阱区202的杂质浓度。举例来说，如果第一阱区202视为n型阱区，则上述第一掺杂区204可视为n型重掺杂区(n-type heavily(n+)doped region)。在本发明其他实施方式中，如果第一阱区202视为p型阱区，则上述第一掺杂区204可视为p型重掺杂区(p-type heavily(p+)doped region)。在本实施方式中，第一阱区202视为n型阱区，则上述第一掺杂区204视为n型重掺杂区。上述肖特基二极管结构500a进一步包括至少两个电极，作为肖特基二极管结构的阳极和阴极。如图1A所示，第一电极210，设置于主动区400上，且相邻于上述半导体基板200的表面224。在本发明的一个实施方式中，上述第一电极210设置覆盖上述第一掺杂区204。并且，第二电极212，设置于上述主动区400上，且相邻于上述半导体基板200的表面224。在本发明的一个实施方式中，上述第一电极210和上述第二电极212通过距离d4彼此横向隔开。并且，上述第二电极212并未使用任何重掺杂区(n+掺杂区或p+掺杂区)来接触上述第一阱区202。在本实施方式中，上述第一电极210视为阴极，而上述第二电极212视为阳极。在本发明的一个实施方式中，上述第一电极210和上述第二电极212可包括硅化物图案。
如图1A所示，上述肖特基二极管结构500a进一步包括第二掺杂区206，形成于上述第一阱区202上，且设置于上述第一电极210和上述第二电极212之间，其中上述第二掺杂区206具有相反于上述第一导电类型的第二导电类型。举例来说，如果上述第一掺杂区204视为p型重掺杂区(p-type heavily(p+)doped region)，则上述第二掺杂区206可视为n型重掺杂区(n-type heavily(n+)doped region)。如果上述第一掺杂区204视为n型重掺杂区(n-type heavily(n+)doped region)，则上述第二掺杂区206可视为p型重掺杂区(p-typeheavily(p+)doped region)。在本实施方式中，上述第二掺杂区206视为p型重掺杂区。
例如浅沟槽隔绝物(shallow trench isolation features,STI features)的另一个隔绝区208设置于上述第一阱区202中。上述隔绝区208具有相对的两个侧壁，分别相邻于上述第一掺杂区204和上述第二掺杂区206。因此，上述第一掺杂区204和上述第二掺杂区206通过距离d1彼此横向隔开。此外，上述第一电极210和上述第二电极212通过上述隔绝区208彼此隔开。上述距离d1也与上述隔绝区208的宽度相同(上述隔绝区208的宽度因此也标示为d1)。并且，栅极（gate）结构222设置于上述第一阱区202上，且横向位于上述第一电极210和上述第二电极212之间，且相邻于上述第二电极212。如图1A所示，上述栅极结构222完全覆盖上述第二掺杂区206。即上述栅极结构222也设置于上述第二掺杂区206上。上述第二掺杂区206设置于上述栅极结构222的边界内。因此，上述第二电极212通过距离d3与上述第二掺杂区206隔开，且上述距离d3小于上述栅极结构222的长度Lg。并且，上述栅极结构222部分覆盖上述隔绝区208。因此，上述栅极结构222具有相对的两个侧壁，且其中一个侧壁相邻于上述第二电极212，而另一个侧壁通过距离d2与上述第一掺杂区204/上述第一电极210隔开，且上述距离d2小于上述距离d1。如图1A所示，上述距离d1、距离d2、距离d3和上述栅极结构222的长度Lg小于上述距离d4(上述第一电极210和上述第二电极212之间的距离)。上述栅极结构222包括栅极绝缘层（gate insulating layer）218，设置于上述栅极绝缘层218上的多晶硅图案216，以及多个绝缘间隙壁220，设置于上述多晶硅图案216的侧壁上。在本发明的一个实施方式中，上述第二电极212通过该多个绝缘间隙壁220与上述多晶硅图案216隔开。在本发明的一个实施方式中，上述第二掺杂区206通过上述栅极绝缘层218与上述多晶硅图案216隔开。在本发明的一个实施方式中，上述栅极结构222和上述第二掺杂区206设置围绕上述第二电极212。即上述栅极结构222和上述第二掺杂区206在上视图中为环形(图未显示)。
图1B为根据本发明另一实施方式的肖特基二极管结构500b的剖面图。在本发明其他实施方式中，上述第二电极212可与上述栅极结构222中靠近上述第二电极212的上述绝缘间隙壁220隔开一定距离。因此，上述肖特基二极管结构500b的上述第二电极212不必与其靠近的上述栅极结构222直接接触。并且，上述第二电极212通过距离d3与上述第二掺杂区206隔开，且可依据设计使上述距离d3大于或小于上述栅极结构222的上述长度Lg。
图2A为根据本发明又一实施方式的肖特基二极管结构500c的剖面图。上述肖特基二极管结构500a与上述肖特基二极管结构500c的不同处为上述肖特基二极管结构500c的上述第一掺杂区204和上述第二掺杂区206不需要使用隔绝区而通过距离d5彼此隔开，上述距离d5等于或大于半导体设计规则中的n型重掺杂区和p型重掺杂区之间的最小距离。因此，相较于上述肖特基二极管结构500a，上述肖特基二极管结构500c可具有较低的正向电阻(forward resistance)。
图2B为根据本发明又一实施方式的肖特基二极管结构500d的剖面图。在本发明其他实施方式中，上述第二电极212可与上述栅极结构222中靠近上述第二电极212的上述绝缘间隙壁220隔开一定距离。因此，上述肖特基二极管结构500d的上述第二电极212不需直接接触与其靠近的上述栅极结构222。并且，上述第二电极212通过距离d3与上述第二掺杂区206隔开，且可依据设计使上述距离d3大于或小于上述栅极结构222的上述长度Lg。
本发明实施方式提供一种肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d。在本发明的一个实施方式中，上述肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d的上述第一电极210(阴极)和上述第二电极212(阳极)彼此通过上述栅极结构222、上述第二掺杂区206和上述隔绝区208中的至少一个横向隔开。上述肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d使用上述栅极结构222来降低上述第二电极212(阳极)的表面电场。上述栅极结构222可对第一阱区202产生横向电场。在本发明的一个实施方式中，上述栅极结构222可为电性浮接(electrically floating)、且耦接至上述第二电极212(阳极)或耦接至其他电压，以使得提高降低上述第二电极212(阳极)的表面电场的能力（capability）。并且，因为上述第一阱区202和上述第二掺杂区206之间产生p-n结(p-n junction)，所以设置于上述栅极结构222下方的上述第二掺杂区206(p型重掺杂区)也可以对上述第一阱区202产生横向电场。因此，上述第二掺杂区206(p型重掺杂区)可以进一步降低上述第二电极212(阳极)的表面电场。并且，通过利用上述栅极结构222，上述第二掺杂区206被设置为与上述第二电极212横向隔开距离d3。具有上述栅极结构222的上述肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d可避免上述第二掺杂区206设置于上述第二电极212的下方，而形成由上述第二掺杂区206与上述第一阱区202组成的寄生p-n二极管(parasitic p-n diode)。因此，可以消除由于寄生p-n二极管产生的一些缺点，例如操作肖特基二极管从正向偏压(forward bias)至逆向偏压(reverse bias)时产生的操作速度缓慢(slow operating speed)和恢复问题(recovery problem)等缺点。因此，上述肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d为不具有寄生p-n二极管的纯肖特基二极管(pure Schottky diode)。当对上述肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d施加逆向偏压时，可通过上述栅极结构222和上述第二掺杂区206抑制漏电流（leakage current）。这将降低上述第二电极212(阳极)的表面电场。并且，上述肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d可维持低顺向电压的优点。进一步，可容易地使用任何适当的工艺来形成上述肖特基二极管500a、肖特基二极管500b、肖特基二极管500c或肖特基二极管500d，且不需额外的光刻（photolithography）工艺和植入工艺（implant processes）。
虽然本发明已以较佳实施方式揭露如上，然而必须了解其并非用以限定本发明。相反，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围应当以权利要求书所界定的保护范围为准。
Claims (26)
1.一种肖特基二极管结构，其特征在于，包括：
半导体基板，具有主动区；
第一阱区，形成于该主动区中，其中该第一阱区具有第一导电类型；
第一掺杂区，形成于该第一阱区上，其中该第一掺杂区具有该第一导电类型；
第一电极，设置于该主动区上，且覆盖该第一掺杂区；
第二电极，设置于该主动区上，且接触该第一阱区；
栅极结构，设置于该第一阱区上；以及
第二掺杂区，形成于该第一阱区上，其中该第二掺杂区具有相反于该第一导电类型的第二导电类型，其中该栅极结构和该第二掺杂区设置于该第一电极和该第二电极之间；
其中，该栅极结构包括：栅极绝缘层；多晶硅图案，直接设置于该栅极绝缘层上，并且该栅极绝缘层的侧壁和该多晶硅图案的侧壁垂直对齐；以及多个绝缘间隙壁，设置于垂直对齐的该栅极绝缘层的侧壁和该多晶硅图案的侧壁上；
其中，该第二电极与该栅极结构隔开一距离。
2.根据权利要求1所述的肖特基二极管结构，其特征在于，进一步包括：
隔绝区，设置于该第一阱区中，其中该隔绝区具有相对的两个侧壁，该相对的两个侧壁分别相邻于该第一掺杂区和该第二掺杂区。
3.根据权利要求2所述的肖特基二极管结构，其特征在于，该第一掺杂区通过该隔绝区与该第二掺杂区隔开。
4.根据权利要求2所述的肖特基二极管结构，其特征在于，该栅极结构部分覆盖该隔绝区。
5.根据权利要求1所述的肖特基二极管结构，其特征在于，该第二掺杂区设置于该栅极结构的边界内。
6.根据权利要求1所述的肖特基二极管结构，其特征在于，该第一掺杂区通过第一距离与该第二掺杂区隔开。
7.根据权利要求6所述的肖特基二极管结构，其特征在于，该栅极结构通过第二距离与该第一电极隔开，其中该第二距离小于该第一距离。
8.根据权利要求7所述的肖特基二极管结构，其特征在于，该第二电极通过第三距离与该第二掺杂区隔开，其中该第三距离小于该栅极结构的长度。
9.根据权利要求8所述的肖特基二极管结构，其特征在于，该第一电极通过第四距离与该第二电极隔开，其中该第四距离大于该第一距离、该第二距离、该第三距离和该栅极结构的长度。
10.根据权利要求1所述的肖特基二极管结构，其特征在于，该栅极结构完全覆盖该第二掺杂区。
11.根据权利要求1所述的肖特基二极管结构，其特征在于，该第一导电类型为n型，且该第二导电类型为p型。
12.根据权利要求11所述的肖特基二极管结构，其特征在于，该第一电极为阴极，且该第二电极为阳极。
13.根据权利要求1所述的肖特基二极管结构，其特征在于，该栅极结构为电性浮接。
14.根据权利要求1所述的肖特基二极管结构，其特征在于，该栅极结构耦接至该第二电极。
15.根据权利要求1所述的肖特基二极管结构，其特征在于，该栅极结构和该第二掺杂区围绕该第二电极。
16.根据权利要求1所述的肖特基二极管结构，其特征在于，该第二掺杂区通过该栅极绝缘层与该多晶硅图案隔开。
17.一种肖特基二极管结构，其特征在于，包括：
半导体基板，具有主动区；
第一阱区，形成于该主动区中，其中该第一阱区具有第一导电类型；
第一掺杂区，形成于该第一阱区上，其中该第一掺杂区具有该第一导电类型；
第一电极，设置于该主动区上，且覆盖该第一掺杂区；
第二电极，设置于该主动区上，且接触该第一阱区；
第二掺杂区，形成于该第一阱区上，其中该第二掺杂区具有相反于该第一导电类型的第二导电类型；以及
栅极结构，设置于该第二掺杂区上；
其中，该栅极结构包括：栅极绝缘层；多晶硅图案，直接设置于该栅极绝缘层上，并且该栅极绝缘层的侧壁和该多晶硅图案的侧壁垂直对齐；以及多个绝缘间隙壁，设置于垂直对齐的该栅极绝缘层的侧壁和该多晶硅图案的侧壁上；
其中，该第二电极与该栅极结构隔开一距离。
18.根据权利要求17所述的肖特基二极管结构，其特征在于，进一步包括：
隔绝区，设置于该第一阱区中，相邻于该第二掺杂区，其中该第一电极和该第二电极通过该隔绝区彼此隔开。
19.根据权利要求18所述的肖特基二极管结构，其特征在于，该第一掺杂区通过该隔绝区与该第二掺杂区隔开。
20.根据权利要求18所述的肖特基二极管结构，其特征在于，该栅极结构部分覆盖该隔绝区。
21.根据权利要求18所述的肖特基二极管结构，其特征在于，该第一掺杂区和该第二掺杂区分别相邻于该隔绝区的相对的侧壁。
22.根据权利要求17所述的肖特基二极管结构，其特征在于，该第一掺杂区通过第一距离与该第二掺杂区隔开。
23.根据权利要求22所述的肖特基二极管结构，其特征在于，该栅极结构通过第二距离与该第一电极隔开，其中该第二距离小于该第一距离。
24.根据权利要求23所述的肖特基二极管结构，其特征在于，该第二电极通过第三距离与该第二掺杂区隔开，其中该第三距离小于该栅极结构的长度。
25.根据权利要求24所述的肖特基二极管结构，其特征在于，该第一电极由第四距离与该第二电极隔开，其中该第四距离大于该第一距离、该第二距离、该第三距离和该栅极结构的长度。
26.根据权利要求17所述的肖特基二极管结构，其特征在于，该栅极结构为电性浮接；或该栅极结构耦接至该第二电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/927,468 | 2013-06-26 | ||
| US13/927,468 US9570630B2 (en) | 2013-06-26 | 2013-06-26 | Schottky diode structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253163A CN104253163A (zh) | 2014-12-31 |
| CN104253163B true CN104253163B (zh) | 2017-11-03 |
Family
ID=52114774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410130869.8A Active CN104253163B (zh) | 2013-06-26 | 2014-04-02 | 肖特基二极管结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9570630B2 (zh) |
| CN (1) | CN104253163B (zh) |
| TW (1) | TWI569457B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2924764C (en) * | 2013-10-21 | 2020-03-10 | Microsoft Technology Licensing, Llc | Mobile video search |
| CN106898657B (zh) * | 2015-12-21 | 2022-02-01 | 联华电子股份有限公司 | 半导体元件 |
| CN105932049B (zh) * | 2016-05-23 | 2021-02-12 | 北京华碳元芯电子科技有限责任公司 | 纳米二极管器件及其制备方法 |
| TW201804624A (zh) * | 2016-07-21 | 2018-02-01 | 捷達創新股份有限公司 | 一種肖特基二極體 |
| CN106784024B (zh) * | 2016-12-27 | 2019-10-11 | 深圳市华科半导体有限公司 | 一种肖特基二极管 |
| TWI658568B (zh) * | 2017-01-03 | 2019-05-01 | Leadtrend Technology Corporation | 高壓半導體元件以及同步整流控制器 |
| WO2018227086A1 (en) * | 2017-06-08 | 2018-12-13 | Silicet, LLC | Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact |
| US10157980B1 (en) * | 2017-10-25 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having diode devices with different barrier heights and manufacturing method thereof |
| US11228174B1 (en) | 2019-05-30 | 2022-01-18 | Silicet, LLC | Source and drain enabled conduction triggers and immunity tolerance for integrated circuits |
| US10892362B1 (en) | 2019-11-06 | 2021-01-12 | Silicet, LLC | Devices for LDMOS and other MOS transistors with hybrid contact |
| CN116508135B (zh) | 2020-12-04 | 2024-06-04 | 安普莱西娅有限责任公司 | 具有自对准体和混合源的ldmos |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136441A (zh) * | 2006-08-31 | 2008-03-05 | 上海华虹Nec电子有限公司 | 肖特基势垒二极管结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| US7485941B2 (en) * | 2004-12-15 | 2009-02-03 | Tower Semiconductor Ltd. | Cobalt silicide schottky diode on isolated well |
| JP4314277B2 (ja) | 2007-01-11 | 2009-08-12 | 株式会社東芝 | ＳｉＣショットキー障壁半導体装置 |
| US8022446B2 (en) * | 2007-07-16 | 2011-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated Schottky diode and power MOSFET |
| US7943472B2 (en) * | 2008-01-31 | 2011-05-17 | Texas Instruments Incorporated | CoSi2 Schottky diode integration in BiSMOS process |
| US8513764B2 (en) * | 2011-02-18 | 2013-08-20 | X-Fab Semiconductor Foundries Ag | Schottky diode |
-
2013
- 2013-06-26 US US13/927,468 patent/US9570630B2/en active Active
-
2014
- 2014-01-15 TW TW103101382A patent/TWI569457B/zh active
- 2014-04-02 CN CN201410130869.8A patent/CN104253163B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136441A (zh) * | 2006-08-31 | 2008-03-05 | 上海华虹Nec电子有限公司 | 肖特基势垒二极管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201501328A (zh) | 2015-01-01 |
| TWI569457B (zh) | 2017-02-01 |
| CN104253163A (zh) | 2014-12-31 |
| US9570630B2 (en) | 2017-02-14 |
| US20150001666A1 (en) | 2015-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104253163B (zh) | 肖特基二极管结构 | |
| US9406744B2 (en) | Semiconductor device having a breakdown voltage holding region | |
| JP5739813B2 (ja) | 半導体装置 | |
| US10566462B2 (en) | Bipolar semiconductor device and manufacturing method | |
| WO2011039888A1 (ja) | 半導体装置 | |
| JP2011134910A (ja) | ＳｉＣ電界効果トランジスタ | |
| JP2014131008A (ja) | ワイドバンドギャップ半導体装置 | |
| JP6168370B2 (ja) | ＳｉＣ電界効果トランジスタ | |
| KR101461886B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| TW201711184A (zh) | 半導體裝置及其驅動方法 | |
| US9018633B2 (en) | Semiconductor device | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| TW201327819A (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN114927561A (zh) | 一种碳化硅mosfet器件 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| JP5092244B2 (ja) | 半導体装置 | |
| JP6048126B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20220039253A (ko) | 전력 반도체 소자 | |
| US9530922B2 (en) | Overvoltage protection components in an optoelectronic circuit on SOI | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN101931004A (zh) | 横向扩散金属氧化物半导体场效应晶体管结构 | |
| CN213184285U (zh) | 用于场效应晶体管的esd防护结构以及场效应晶体管 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| KR102377399B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |