KR102399430B1 - 전력 반도체 소자 및 그 제조 방법 - Google Patents
전력 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102399430B1 KR102399430B1 KR1020200144559A KR20200144559A KR102399430B1 KR 102399430 B1 KR102399430 B1 KR 102399430B1 KR 1020200144559 A KR1020200144559 A KR 1020200144559A KR 20200144559 A KR20200144559 A KR 20200144559A KR 102399430 B1 KR102399430 B1 KR 102399430B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate electrode
- electrode layer
- power semiconductor
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 238000004519 manufacturing process Methods 0.000 title description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims 7
- 239000010410 layer Substances 0.000 description 116
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- -1 region Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 일 관점에 의한 전력 반도체 소자는 실리콘 카바이드(SiC)의 반도체층과, 상기 반도체층의 표면으로부터 상기 반도체층 내부로 소정 깊이만큼 리세스 되어 형성되고 일 방향으로 신장된 적어도 하나의 트렌치와, 상기 적어도 하나의 트렌치의 적어도 내벽 상에 형성된 게이트 절연층과, 상기 적어도 하나의 트렌치를 매립하도록 상기 게이트 절연층 상에 형성된 적어도 하나의 게이트 전극층과, 상기 적어도 하나의 게이트 전극층 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역과, 상기 드리프트 영역에 접하고 상기 적어도 하나의 게이트 전극층의 적어도 양측벽들 및 바닥 모서리들을 둘러싸도록 상기 적어도 하나의 게이트 전극층 보다 깊이 상기 반도체층에 형성되고, 제 2 도전형을 갖는 웰 영역과, 상기 적어도 하나의 게이트 전극층의 바닥면 아래에 상기 드리프트 영역과 연결되게 상기 반도체층에 형성되고, 제 1 도전형을 갖는 정션저항 감소 영역과, 상기 웰 영역 내 또는 상기 웰 영역 상에 형성되고 제 1 도전형을 갖는 소오스 영역과, 상기 드리프트 영역 하부의 상기 반도체층에 형성되고 제 1 도전형을 갖는 드레인 영역을 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 전력 전달을 스위칭하기 위한 전력 반도체 소자(power semiconductor device) 및 그 제조 방법에 관한 것이다.
전력 반도체 소자는 고전압과 고전류 환경에서 동작하는 반도체 소자이다. 이러한 전력 반도체 소자는 고전력 스위칭이 필요한 분야, 예컨대 전력 변환, 전력 컨버터, 인버터 등에 이용되고 있다. 예를 들어, 전력 반도체 소자로는 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor), 전력 모스펫(MOSFET, Metal Oxide Semiconductor Field Effect Transistor) 등을 들 수 있다. 이러한 전력 반도체 소자는 고전압에 대한 내압 특성이 기본적으로 요구되며, 최근에는 부가적으로 고속 스위칭 동작을 요하고 있다.
이에 따라, 기존 실리콘(Si) 대신 실리콘 카바이드(silicon carbide, SiC)를 이용한 전력 반도체 소자가 연구되고 있다. 실리콘 카바이드(SiC)는 실리콘에 비해 밴드갭이 높은 와이드갭 반도체 소재로서, 실리콘에 비해서 고온에서도 안정성을 유지할 수 있다. 나아가, 실리콘 카바이드는 절연 파계 전계가 실리콘에 비해서 매우 높아서 고전압에서도 안정적으로 동작을 할 수 있다. 따라서, 실리콘 카바이드는 실리콘에 비해 높은 항복전압을 가지면서도 열방출은 우수하여 고온에서 동작 가능한 특성을 나타낸다.
이러한 실리콘 카바이드를 이용한 전력 반도체 소자의 채널 밀도를 높이기 위하여 수직 채널 구조를 갖는 트렌치 타입의 게이트 구조가 연구되고 있다. 이러한 트렌치 타입 게이트 구조에서는 트렌치 모서리에서 전계가 집중되는 문제가 있어서, 이러한 트렌치 하부를 보호하기 위한 구조의 적용으로 채널 밀도를 줄이는 데 한계가 있고 정션 저항이 높아지는 문제가 있다. 나아가, 게이트 전극들 사이에 소오스 콘택 구조를 배치하다 보니, 또한 게이트 전극들 사이의 간격을 좁히기 어려워, 채널 밀도를 줄이는 데 한계가 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 전계 집중을 완화하면서 정션 저항을 높일 수 있는 고집적 실리콘 카바이드의 전력 반도체 소자를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전력 반도체 소자는 실리콘 카바이드(SiC)의 반도체층과, 상기 반도체층의 표면으로부터 상기 반도체층 내부로 소정 깊이만큼 리세스 되어 형성되고 일 방향으로 신장된 적어도 하나의 트렌치와, 상기 적어도 하나의 트렌치의 적어도 내벽 상에 형성된 게이트 절연층과, 상기 적어도 하나의 트렌치를 매립하도록 상기 게이트 절연층 상에 형성된 적어도 하나의 게이트 전극층과, 상기 적어도 하나의 게이트 전극층 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역과, 상기 드리프트 영역에 접하고 상기 적어도 하나의 게이트 전극층의 적어도 양측벽들 및 바닥 모서리들을 둘러싸도록 상기 적어도 하나의 게이트 전극층 보다 깊이 상기 반도체층에 형성되고, 제 2 도전형을 갖는 웰 영역과, 상기 적어도 하나의 게이트 전극층의 바닥면 아래에 상기 드리프트 영역과 연결되게 상기 반도체층에 형성되고, 제 1 도전형을 갖는 정션저항 감소 영역과, 상기 웰 영역 내 또는 상기 웰 영역 상에 형성되고 제 1 도전형을 갖는 소오스 영역과, 상기 드리프트 영역 하부의 상기 반도체층에 형성되고 제 1 도전형을 갖는 드레인 영역을 포함한다.
상기 전력 반도체 소자에 따르면, 상기 정션저항 감소 영역의 제 1 도전형의 불순물의 도핑 농도는 상기 드리프트 영역의 제 1 도전형의 불순물의 도핑 농도보다 높을 수 있다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 게이트 전극층의 일단의 외측의 상기 소오스 영역 내 소오스 콘택 영역과, 상기 소오스 콘택 영역 내에 상기 웰 영역으로부터 소오스 영역을 관통하여 신장되고 제 2 도전형을 갖고, 상기 웰 영역보다 고농도로 도핑된 웰 콘택 영역과, 상기 소오스 콘택 영역 및 상기 웰 영역에 연결된 소오스 전극층을 더 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 소오스 영역은 상기 적어도 하나의 게이트 전극층의 신장 방향을 따라서 연속적으로 형성될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 정션저항 감소 영역 및 상기 소오스 영역 사이에 상기 적어도 하나의 게이트 전극층의 측벽을 따라서 상기 반도체층에 형성된 채널 영역을 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 트렌치는 상기 일 방향을 따라서 상기 반도체층에 나란하게 형성된, 복수의 트렌치들을 포함하고, 상기 적어도 하나의 게이트 전극층은 상기 복수의 트렌치들을 매립하여 형성된 복수의 게이트 전극층들을 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 트렌치는 상기 일 방향으로 일렬로 이격 배치된 복수의 트렌치들을 포함하고, 상기 적어도 하나의 게이트 전극층은 상기 복수의 트렌치들을 매립하여 형성된 복수의 게이트 전극층들을 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 소오스 영역을 관통하고 상기 웰 영역 내로 소정 깊이 리세스 되게 형성된 적어도 하나의 홈과, 상기 적어도 하나의 홈의 바닥면에 상기 웰 영역과 접하게 형성된 웰 콘택 영역과, 상기 적어도 하나의 홈을 채우도록 형성되어, 상기 소오스 영역 및 상기 웰 콘택 영역과 연결된 소오스 전극층을 더 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 드레인 영역은 상기 드리프트 영역보다 고농도로 도핑되고, 상기 드리프트 영역은 상기 드레인 영역 상에 에피택셜층으로 형성될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 전력 반도체 소자에 의하면, 전계 집중을 완화하면서 정션 저항을 낮추고 집적도를 높일 수 있다.
물론 이러한 효과는 예시적인 것이고, 이러한 효과에 의해서 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 개략적인 개략적인 사시도이다.
도 2는 도 1의 II-II선에서 절취한 전력 반도체 소자를 보여주는 평면도이다.
도 3은 도 2의 III-III선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 전력 반도체 소자를 보여주는 사시도이다.
도 5는 본 발명의 또 다른 실시예에 따른 전력 반도체 소자를 보여주는 개략적인 사시도이다.
도 6은 도 5의 VI-VI선에서 절취한 전력 반도체 소자를 보여주는 평면도이다.
도 7은 도 6의 VII-VII선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 8은 도 6의 VIII-VIII선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 9는 본 발명의 또 다른 실시예들에 따른 전력 반도체 소자를 보여주는 단면도이다.
도 10은 본 발명의 또 다른 실시예들에 따른 전력 반도체 소자를 보여주는 사시도이다.
도 2는 도 1의 II-II선에서 절취한 전력 반도체 소자를 보여주는 평면도이다.
도 3은 도 2의 III-III선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 전력 반도체 소자를 보여주는 사시도이다.
도 5는 본 발명의 또 다른 실시예에 따른 전력 반도체 소자를 보여주는 개략적인 사시도이다.
도 6은 도 5의 VI-VI선에서 절취한 전력 반도체 소자를 보여주는 평면도이다.
도 7은 도 6의 VII-VII선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 8은 도 6의 VIII-VIII선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 9는 본 발명의 또 다른 실시예들에 따른 전력 반도체 소자를 보여주는 단면도이다.
도 10은 본 발명의 또 다른 실시예들에 따른 전력 반도체 소자를 보여주는 사시도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다.
동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 “바로 위에(directly on)” 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자(100)를 보여주는 개략적인 개략적인 사시도이고, 도 2는 도 1의 II-II선에서 절취한 전력 반도체 소자(100)를 보여주는 평면도이고, 도 3은 도 2의 III-III선에서 절취한 전력 반도체 소자(100)를 보여주는 단면도이다.
도 1 내지 도 3을 참조하면, 전력 반도체 소자(100)는 적어도 반도체층(105), 게이트 절연층(118) 및 게이트 전극층(120)을 포함할 수 있다. 예를 들어, 전력 반도체 소자(100)는 전력 모스펫(power MOSFET) 구조를 가질 수 있다.
반도체층(105)은 하나 또는 복수의 반도체 물질층을 지칭할 수 있으며, 예를 들어, 하나 또는 다층의 에피택셜층(epitaxial layer)을 지칭할 수도 있다. 나아가, 반도체층(105)은 반도체 기판 상의 하나 또는 다층의 에피택셜층을 지칭할 수도 있다.
예를 들어, 반도체층(105)은 실리콘 카바이드(silicon carbide, SiC)로 구성될 수 있다. 보다 구체적으로, 반도체층(105)은 적어도 하나의 실리콘 카바이드의 에피택셜층을 포함할 수 있다.
실리콘 카바이드(SiC)는 실리콘에 비해 밴드갭이 넓어, 실리콘에 비해서 고온에서도 안정성을 유지할 수 있다. 나아가, 실리콘 카바이드는 절연 파계 전계가 실리콘에 비해서 매우 높아서 고전압에서도 안정적으로 동작을 할 수 있다. 따라서, 실리콘 카바이드를 반도체층(105)으로 이용한 전력 반도체 소자(100)는 실리콘을 이용한 경우에 비해 높은 항복전압을 가지면서도 우수한 열방출 특성을 갖고, 고온에서도 안정적인 동작 특성을 나타낼 수 있다.
보다 구체적으로 보면, 반도체층(105)은 드리프트 영역(drift region, 107)을 포함할 수 있다. 드리프트 영역(107)은 제 1 도전형을 가질 수 있고, 반도체층(105)의 일부에 제 1 도전형의 불순물을 주입하여 형성될 수 있다. 예컨대, 드리프트 영역(107)은 제 1 도전형의 불순물을 실리콘 카바이드의 예피택셜층에 도핑하여 형성될 수 있다.
웰 영역(well region, 110)은 반도체층(105)에 드리프트 영역(107)에 접하도록 형성되고, 제 2 도전형을 가질 수 있다. 예를 들어, 웰 영역(110)은 드리프트 영역(107) 내에 제 1 도전형의 반대인 제 2 도전형의 불순물을 도핑하여 형성될 수 있다. 보다 구체적으로 보면, 웰 영역(110)은 드리프트 영역(107) 상에 배치될 수 있다.
소오스 영역(source region, 112)은 웰 영역(110) 상에 또는 웰 영역(110) 내에 형성되고, 제 1 도전형을 가질 수 있다. 예를 들어, 소오스 영역(112)은 웰 영역(110)에 제 1 도전형의 불순물을 도핑하여 형성될 수 있다. 소오스 영역(112)은 드리프트 영역(107)보다 제 1 도전형의 불순물이 보다 고농도로 도핑되어 형성될 수 있다.
부가적으로, 드레인 영역(102)은 드리프트 영역(107) 하부의 반도체층(105)에 형성될 수 있고, 제 1 도전형을 가질 수 있다. 예를 들어, 드레인 영역(102)은 드리프트 영역(107)보다 고농도로 도핑될 수 있다.
일부 실시예에서, 드레인 영역(102)은 제 1 도전형을 갖는 실리콘 카바이드의 기판으로 제공될 수도 있다. 이 경우, 드레인 영역(102)은 반도체층(105)의 일부로 이해되거나 또는 반도체층(105)과 별개의 기판으로 이해될 수도 있다.
적어도 하나의 트렌치(116)는 반도체층(105)의 표면으로부터 반도체층(105) 내부로 소정 깊이만큼 리세스 되어 형성될 수 있다. 트렌치(116)는 반도체층(105) 내에서 일 방향으로 신장될 수 있다. 일 방향은 트렌치(116)의 깊이 방향이 아닌 길이 방향을 지칭하는 것으로서, 도 2에서 III-III선 방향을 지칭할 수 있다.
게이트 절연층(118)은 트렌치(116)의 적어도 내벽 상에 형성될 수 있다. 예를 들어, 게이트 절연층(118)은 트렌치(116)의 내부 표면 및 트렌치(116) 외측의 반도체층(105) 상에 형성될 수 있다. 게이트 절연층(118)의 두께는 균일하거나 또는 트렌치(116)의 바닥면 부분의 전계를 낮추기 위하여 트렌치(116)의 바닥면 상에 형성된 부분이 측벽 상에 형성된 부분보다 두꺼울 수도 있다.
예를 들어, 게이트 절연층(118)은 실리콘 산화물, 실리콘 카바이드의 산화물, 실리콘 질화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물 등의 절연물을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.
적어도 하나의 게이트 전극층(120)은 트렌치(116)를 매립하도록 게이트 절연층(118) 상에 형성될 수 있다. 예를 들어, 게이트 전극층(120)은 적절한 도전물, 예컨대 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.
일부 실시예에서, 드리프트 영역(107)은 게이트 전극층(120) 하부의 반도체층(105)에 형성될 수 있다. 웰 영역(110)은 드리프트 영역(107) 상에 적어도 게이트 전극층(120)의 양측벽들 및 바닥 모서리들을 둘러싸도록 게이트 전극층(120) 보다 깊게 반도체층(105)에 형성될 수 있다.
정션저항 감소 영역(108)은 게이트 전극층(120)의 바닥면 아래에 드리프트 영역(107)과 연결되게 반도체층(105)에 형성될 수 있다. 정션저항 감소 영역(108)은 제 1 도전형을 가질 수 있고, 예컨대 반도체층(105)에 제 1 도전형의 불순물을 주입하여 형성될 수 있다.
일부 실시예에서, 웰 영역(110)이 게이트 전극층(120)의 측벽들 및 바닥면을 둘러싸도록 형성되고, 정션저항 감소 영역(108)은 게이트 전극층(120)의 바닥면과 드리프트 영역(107) 사이에; 웰 영역(110)을 관통하도록 형성될 수도 있다. 이 경우, 정션저항 감소 영역(108)은 웰 영역(110)에 제 1 도전형의 불순물을 주입하여 형성될 수 있다.
이러한 웰(110) 구조는 트렌치(116)의 바닥면에서, 즉 게이트 전극층(120)의 하단 모서리들에서 전계가 집중되는 문제를 더욱 완화시킬 수 있다. 이에 따라, 이러한 구조는 전력 반도체 소자(100)에서 게이트 절연층(118)에 걸리는 전계 마진을 높여, 전력 반도체 소자(100)의 동작 신뢰성을 높일 수 있다.
채널 영역(110a)은 정선저항 감소 영역(108) 및 소오스 영역(112) 사이의 반도체층(105)에 형성될 수 있다. 예를 들어, 채널 영역(110a)은 정선저항 감소 영역(108) 및 소오스 영역(112) 사이에 게이트 전극층(120)의 측벽을 따라서 반도체층(105)에 형성될 수 있다. 예를 들어, 채널 영역(110a)은 제 2 도전형을 갖고, 전력 반도체 소자(100)의 동작 시 일 방향을 따라서 반전 채널(inversion channel)이 형성될 수 있다.
채널 영역(110a)은 소오스 영역(112) 및 드리프트 영역(107)과 반대되는 도핑 타입을 갖기 때문에, 채널 영역(110a)은 소오스 영역(112) 및 드리프트 영역(107)과 다이오드 정션 접합을 형성할 수 있다. 따라서, 채널 영역(110a)은 통상적인 상황에서는 전하의 이동을 허용하지 않지만, 게이트 전극층(120)에 동작 전압이 인가된 경우, 그 내부에 반전 채널이 형성되어 전하의 이동을 허용할 수 있게 된다.
일부 실시예에서, 채널 영역(110a)은 웰 영역(110)의 일부일 수 있다. 이 경우, 채널 영역(110a)은 웰 영역(110)과 연속적으로 연결되게 일체로 형성될 수 있다. 채널 영역(110a)의 제 2 도전형의 불순물의 도핑 농도는 웰 영역(110)의 다른 부분과 같거나, 또는 문턱 전압 조절을 위하여 다를 수도 있다.
정선저항 감소 영역(108)의 제 1 도전형의 불순물의 도핑 농도는 드리프트 영역(107)과 동일하거나 높을 수 있다. 일부 실시예에서, 정선저항 감소 영역(108)의 제 1 도전형의 불순물의 도핑 농도는 정션의 저항을 감소시키도록 드리프트 영역(107)보다 높을 수 있다. 이 경우, 드리프트 영역(107)보다 낮은 저항의 정션저항 감소 영역(108)이 채널 영역과 접함으로써, 정션 저항을 낮출 수 있다.
나아가, 정선저항 감소 영역(108)의 제 1 도전형의 불순물의 도핑 농도는 소오스 영역(112) 및 드레인 영역(102)의 제 1 도전형의 불순물의 도핑 농도와 같거나 낮을 수 있다.
일부 실시예에서, 게이트 절연층(118) 및 게이트 전극층(120)은 트렌치(116) 내부에 형성될 뿐만 아니라, 트렌치(116) 외부로 더 신장되게 형성될 수도 있다.
일부 실시예에서, 트렌치(116)는 반도체층(105) 내에 하나 또는 복수로 제공될 수 있다. 트렌치(116)의 수는 적절하게 선택될 수 있고, 따라서 이 실시예의 범위를 제한하지 않는다.
예를 들어, 복수의 트렌치들(116)은 일 방향을 따라서 반도체층(105)에 나란하게 형성될 수 있다. 트렌치들(116)은 일 방향으로 신장되고, 일 방향에 수직한 방향으로 이격되어 나란하게 배치될 수 있다.
이 경우, 복수의 게이트 전극층들(120)은 트렌치들(116) 내부를 채우도록 게이트 절연층(118) 상에 형성될 수 있다. 이에 따라, 게이트 전극층들(120)은 트렌치 타입으로 반도체층(105) 내에 형성되고, 트렌치들(116)과 마찬가지로 일 방향으로 나란하게 신장되게 배치될 수 있다.
층간 절연층(130)은 게이트 전극층(120) 상에 형성될 수 있다. 예를 들어, 층간 절연층(130)은 적절한 절연물, 예컨대 산화층, 질화층 또는 이들의 적층 구조를 포함할 수 있다.
소오스 전극층(140)은 층간 절연층(130) 상에 형성되고, 소오스 영역(112)에 연결될 수 있다. 예를 들어, 소오스 전극층(140)은 적절한 도전물, 금속 등으로 형성될 수 있다.
전술한 전력 반도체 소자(100)에 있어서, 제 1 도전형 및 제 2 도전형은 서로 반대의 도전형을 가지되 n형 및 p형 중 각각 어느 하나일 수 있다. 예를 들어, 제 1 도전형은 n형이면 제 2 도전형이 p형이고, 그 반대일 수도 있다.
보다 구체적으로, 전력 반도체 소자(100)가 N형 모스펫인 경우, 드리프트 영역(107)은 N- 영역이고, 정션저항 감소 영역(108)은 No 영역이고, 소오스 영역(112), 드레인 영역(102)은 N+ 영역이고, 웰 영역(110) 및 채널 영역(110a)은 P- 영역일 수 있다.
전력 반도체 소자(100)의 동작 시, 전류는 드레인 영역(102)으로부터 드리프트 영역(107) 및 정션저항 감소 영역(108)으로 수직 방향으로 흐르고, 이어서 채널 영역이 형성된 게이트 전극층들(120)의 측벽을 따라서 소오스 영역(112)으로 흐를 수 있다.
전술한 전력 반도체 소자(100)에 있어서, 트렌치(116) 내 게이트 전극층들(120)은 스트라이프 타입 또는 라인 타입으로 병렬적으로 조밀하게 배치될 수 있고, 채널 영역들은 게이트 전극층들(120)의 측면에 배치될 수 있어서, 채널 밀도가 높아질 수 있다.
도 4는 본 발명의 다른 실시예에 따른 전력 반도체 소자(100a)를 보여주는 단면도이다. 이 실시예에 따른 전력 반도체 소자(100a)는 도 1 내지 도 3의 전력 반도체 소자(100)를 이용하거나 일부 변형한 것이고, 따라서 중복된 설명은 생략된다.
도 4를 참조하면, 전력 반도체 소자(100a)에 있어서, 소오스 영역(112)은 게이트 전극층(120)의 신장 방향을 따라서 연속적으로 연결되게 형성될 수 있다. 예를 들어, 소오스 영역(112)은 게이트 전극층(120)의 상부 영역을 둘러싸도록 넓게 형성될 수 있다. 이와 같이, 소오스 영역(112)이 넓게 형성되면, 드레인 영역(102)에서 소오스 영역(112)으로 전하의 이동 경로가 넓어질 수 있다.
도 5는 본 발명의 다른 실시예에 따른 전력 반도체 소자(100b)를 보여주는 개략적인 사시도이고, 도 6은 도 5의 VI-VI선에서 절취한 전력 반도체 소자(100b)를 보여주는 평면도이고, 도 7은 도 6의 VII-VII선에서 절취한 전력 반도체 소자(100b)를 보여주는 단면도이고, 도 8은 도 6의 VIII-VIII선에서 절취한 전력 반도체 소자(100b)를 보여주는 단면도이다.
이 실시예에 따른 전력 반도체 소자(100b)는 도 1 내지 도 3의 전력 반도체 소자(100)를 이용하거나 일부 변형한 것이고, 따라서 중복된 설명은 생략된다.
도 5 내지 도 8을 참조하면, 전력 반도체 소자(100b)에 있어서, 소오스 영역(112)은 게이트 전극층들(120)의 적어도 일단의 외측에 소오스 콘택 영역(112a)을 포함할 수 있다. 예를 들어, 소오스 콘택 영역(112a)은 소오스 영역(112)의 일부로서, 소오스 전극층(140)이 연결되는 부분을 지칭할 수 있다.
웰 콘택 영역(114)은 소오스 콘택 영역(112a) 내에 형성될 수 있다. 예를 들어, 웰 콘택 영역(114)은 웰 영역(110)으로부터 소오스 영역(112)을 관통하여 신장되고, 제 2 도전형을 가질 수 있다. 웰 콘택 영역(114)은 하나 또는 복수로 소오스 콘택 영역(112a) 내에 형성될 수 있다.
예를 들어, 웰 콘택 영역(114)은 소오스 전극층(140)과 연결 시 접촉 저항을 낮추기 위하여 웰 영역(110)보다 제 2 도전형의 불순물이 더 고농도로 도핑될 수 있다.
소오스 전극층(140)은 소오스 콘택 영역(112a) 및 웰 콘택 영역(114)에 공통으로 연결될 수 있다.
일부 실시예에서, 복수의 트렌치들(116)은 일 방향을 따라서 일렬로 이격 배치될 수도 있다. 이에 따라, 게이트 전극층들(120)도 트렌치들(116)을 따라서, 일 방향을 따라서 일렬로 이격 배치될 수 있다. 이 경우, 웰 영역(110), 소오스 영역(112), 소오스 콘택 영역(112a) 및 웰 콘택 영역(114)은 일 방향을 따라서 일렬로 이격 배치된 트렌치들(116) 사이의 반도체층(105)에 각각 형성될 수도 있다.
예를 들어, 전력 반도체 소자(100b)는 도 1 내지 도 3의 전력 반도체 소자(100)의 구조가 일 방향을 따라서 복수개 배치되고, 그 사이에 웰 영역(110), 소오스 영역(112), 소오스 콘택 영역(112a) 및 웰 콘택 영역(114)이 배치되어 형성될 수도 있다.
예를 들어, 전력 반도체 소자(100)가 N형 모스펫인 경우, 소오스 콘택 영역(112a)은 N+ 영역이고, 웰 콘택 영역(114)은 P+ 영역일 수 있다.
전력 반도체 소자(100b)에 따르면, 소오스 콘택 영역(112a) 및 웰 콘택 영역(114)을 게이트 전극층들(120) 사이에 배치하지 않고 그 외측으로 배치함으로써, 게이트 전극층들(120)을 매우 조밀하게 배치할 수 있다. 이에 따라, 전력 반도체 소자(100a)의 채널 밀도가 크게 높아질 수 있다.
도 9는 본 발명의 또 다른 실시예들에 따른 전력 반도체 소자(100c)를 보여주는 단면도이다. 전력 반도체 소자(100c)는 도 5 내지 도 8의 전력 반도체 소자(100b)에서 일부 구성을 변형한 것이고, 따라서 서로 참조될 수 있는 바 중복된 설명은 생략된다.
도 9를 참조하면, 전력 반도체 소자(100c)는 소오스 영역(112)의 소오스 콘택 영역(112a) 내에 소오스 영역(112)을 관통하고 웰 영역(110) 내로 리세스되게 형성된 적어도 하나의 홈(138)을 포함할 수 있다. 홈(138)의 적어도 바닥면에는 웰 영역(110)과 접촉되게 웰 콘택 영역(114a)이 형성될 수 있다.
소오스 전극층(140a)은 홈(138)을 채우도록 형성되어, 웰 콘택 영역(114a), 웰 영역(110) 및/또는 소오스 영역(112)과 연결될 수 있다. 이러한 구조는 소오스 전극층(140a)과 웰 영역(110) 및 소오스 전극층(140a)과 소오스 영역(112) 사이의 접촉 면적을 넓혀서 이들 사이의 콘택 저항을 줄이는 데 도움이 될 수 있다.
일부 실시예에서, 웰 콘택 영역(114a)은 홈(138)에 의해서 노출된 웰 영역(110)의 표면 상에 전체적으로 형성될 수도 있다. 따라서, 웰 콘택 영역(114a)은 홈(138)의 바닥면 및 측벽으로부터 노출된 웰 영역(110) 상에 형성될 수 있다. 이러한 웰 콘택 영역(114a)의 구조는 소오스 전극층(140a)과 웰 영역(110)의 콘택 저항을 더 줄이는 역할을 할 수 있다.
도 10은 본 발명의 또 다른 실시예들에 따른 전력 반도체 소자(100d)를 보여주는 사시도이다. 전력 반도체 소자(100d)는 도 5의 전력 반도체 소자(100b)에서 일부 구성을 변형한 것이고, 따라서 서로 참조될 수 있는 바 중복된 설명은 생략된다.
도 10을 참조하면, 전력 반도체 소자(100d)에 있어서, 소오스 영역(112)은 게이트 전극층(120)의 신장 방향을 따라서 연속적으로 연결되게 형성될 수 있다. 예를 들어, 소오스 영역(112)은 게이트 전극층들(120)의 상부를 따라서 신장되고 나아가 일렬로 배치된 게이트 전극층들(120)의 사이를 넘어서 신장될 수 있다.
소오스 영역(112)은 게이트 전극층(120)의 상부 영역을 둘러싸도록 넓게 형성될 수 있다. 이와 같이, 소오스 영역(112)이 넓게 형성되면, 드레인 영역(102)에서 소오스 영역(112)으로 전하의 이동 경로가 넓어질 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 전력 반도체 소자
102: 드레인 영역
105: 반도체층
107: 드리프트 영역
108: 정션저항 감소 영역
110: 웰 영역
112: 소오스 영역
118: 게이트 절연층
120: 게이트 전극층
130: 층간 절연층
140: 소오스 전극층
102: 드레인 영역
105: 반도체층
107: 드리프트 영역
108: 정션저항 감소 영역
110: 웰 영역
112: 소오스 영역
118: 게이트 절연층
120: 게이트 전극층
130: 층간 절연층
140: 소오스 전극층
Claims (9)
- 실리콘 카바이드(SiC)의 반도체층;
상기 반도체층의 표면으로부터 상기 반도체층 내부로 소정 깊이만큼 리세스 되어 형성되고 일 방향으로 신장된 적어도 하나의 트렌치;
상기 적어도 하나의 트렌치의 적어도 내벽 상에 형성된 게이트 절연층;
상기 적어도 하나의 트렌치를 매립하도록 상기 게이트 절연층 상에 형성된 적어도 하나의 게이트 전극층;
상기 적어도 하나의 게이트 전극층 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역;
상기 드리프트 영역에 접하고 상기 적어도 하나의 게이트 전극층의 적어도 양측벽들 및 바닥 모서리들을 둘러싸도록 상기 적어도 하나의 게이트 전극층 보다 깊이 상기 반도체층에 형성되고, 제 2 도전형을 갖는 웰 영역;
상기 적어도 하나의 게이트 전극층의 바닥면 아래에 상기 드리프트 영역과 연결되게 상기 반도체층에 형성되고, 제 1 도전형을 갖는 정션저항 감소 영역;
상기 웰 영역 내 또는 상기 웰 영역 상에 형성되고 제 1 도전형을 갖는 소오스 영역; 및
상기 드리프트 영역 하부의 상기 반도체층에 형성되고 제 1 도전형을 갖는 드레인 영역을 포함하고,
상기 적어도 하나의 게이트 전극층의 일부는 상기 적어도 하나의 트렌치 외부로 더 신장되고, 상기 적어도 하나의 트렌치가 신장된 상기 일 방향과 교차하는 방향으로 신장되며,
상기 소오스 영역은 상기 적어도 하나의 게이트 전극층의 일부의 신장 방향을 따라서 연속적으로 일체형으로 형성된,
전력 반도체 소자. - 제 1 항에 있어서,
상기 정션저항 감소 영역의 제 1 도전형의 불순물의 도핑 농도는 상기 드리프트 영역의 제 1 도전형의 불순물의 도핑 농도보다 높은,
전력 반도체 소자. - 제 1 항에 있어서,
상기 적어도 하나의 게이트 전극층의 일단의 외측의 상기 소오스 영역 내 소오스 콘택 영역;
상기 소오스 콘택 영역 내에 상기 웰 영역으로부터 소오스 영역을 관통하여 신장되고 제 2 도전형을 갖고, 상기 웰 영역보다 고농도로 도핑된 웰 콘택 영역; 및
상기 소오스 콘택 영역 및 상기 웰 영역에 연결된 소오스 전극층;을 더 포함하는,
전력 반도체 소자. - 삭제
- 제 1 항에 있어서,
상기 정션저항 감소 영역 및 상기 소오스 영역 사이에 상기 적어도 하나의 게이트 전극층의 측벽을 따라서 상기 반도체층에 형성된 채널 영역을 포함하는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 적어도 하나의 트렌치는 상기 일 방향을 따라서 상기 반도체층에 나란하게 형성된, 복수의 트렌치들을 포함하고,
상기 적어도 하나의 게이트 전극층은 상기 복수의 트렌치들을 매립하여 형성된 복수의 게이트 전극층들을 포함하는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 적어도 하나의 트렌치는 상기 일 방향으로 일렬로 이격 배치된 복수의 트렌치들을 포함하고,
상기 적어도 하나의 게이트 전극층은 상기 복수의 트렌치들을 매립하여 형성된 복수의 게이트 전극층들을 포함하는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 소오스 영역을 관통하고 상기 웰 영역 내로 소정 깊이 리세스 되게 형성된 적어도 하나의 홈;
상기 적어도 하나의 홈의 바닥면에 상기 웰 영역과 접하게 형성된 웰 콘택 영역; 및
상기 적어도 하나의 홈을 채우도록 형성되어, 상기 소오스 영역 및 상기 웰 콘택 영역과 연결된 소오스 전극층;을 더 포함하는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 드레인 영역은 상기 드리프트 영역보다 고농도로 도핑되고,
상기 드리프트 영역은 상기 드레인 영역 상에 에피택셜층으로 형성된,
전력 반도체 소자.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200144559A KR102399430B1 (ko) | 2020-11-02 | 2020-11-02 | 전력 반도체 소자 및 그 제조 방법 |
| US17/330,039 US11961903B2 (en) | 2020-05-26 | 2021-05-25 | Power semiconductor device and method of fabricating the same |
| DE102021113470.6A DE102021113470A1 (de) | 2020-05-26 | 2021-05-25 | Leistungshalbleitervorrichtung und verfahren zur herstellung davon |
| CN202110580877.2A CN113725298A (zh) | 2020-05-26 | 2021-05-26 | 功率半导体器件及其制造方法 |
| JP2021088568A JP2021190711A (ja) | 2020-05-26 | 2021-05-26 | パワー半導体素子およびその製造方法 |
| US18/603,723 US20240222497A1 (en) | 2020-05-26 | 2024-03-13 | Power semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200144559A KR102399430B1 (ko) | 2020-11-02 | 2020-11-02 | 전력 반도체 소자 및 그 제조 방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| KR20220059222A KR20220059222A (ko) | 2022-05-10 |
| KR102399430B1 true KR102399430B1 (ko) | 2022-05-19 |
| KR102399430B9 KR102399430B9 (ko) | 2022-11-14 |
Family
ID=81592147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200144559A KR102399430B1 (ko) | 2020-05-26 | 2020-11-02 | 전력 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102399430B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
| JP2020068321A (ja) * | 2018-10-25 | 2020-04-30 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000013572A (ko) * | 1998-08-11 | 2000-03-06 | 김덕중 | 트렌치형 파워 모스펫 및 그 제조방법 |
| KR101034895B1 (ko) | 2009-11-04 | 2011-05-17 | 한국전기연구원 | 짧은 채널길이를 갖는 탄화규소 전계효과 트랜지스터 |
| KR101836256B1 (ko) * | 2016-06-24 | 2018-03-08 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102296258B1 (ko) * | 2017-06-27 | 2021-08-30 | 한국전기연구원 | 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법 |
-
2020
- 2020-11-02 KR KR1020200144559A patent/KR102399430B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
| JP2020068321A (ja) * | 2018-10-25 | 2020-04-30 | トヨタ自動車株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220059222A (ko) | 2022-05-10 |
| KR102399430B9 (ko) | 2022-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102387575B1 (ko) | 전력 반도체 소자 | |
| US20240222497A1 (en) | Power semiconductor device and method of fabricating the same | |
| KR102387574B1 (ko) | 전력 반도체 소자 | |
| KR102572223B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102377399B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369053B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US11569360B2 (en) | Power semiconductor device and power semiconductor chip | |
| KR102399430B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102399429B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102417146B1 (ko) | 전력 반도체 소자 | |
| KR102314770B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102377400B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102309431B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102334328B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102334327B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102308154B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102310148B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102314771B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102417147B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102627999B1 (ko) | 전력 반도체 소자 제조 방법 | |
| KR102308153B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102417148B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR102417149B1 (ko) | 전력 반도체 소자 | |
| KR102369052B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US20240136355A1 (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| G170 | Re-publication after modification of scope of protection [patent] |