KR101836256B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101836256B1
KR101836256B1 KR1020160079580A KR20160079580A KR101836256B1 KR 101836256 B1 KR101836256 B1 KR 101836256B1 KR 1020160079580 A KR1020160079580 A KR 1020160079580A KR 20160079580 A KR20160079580 A KR 20160079580A KR 101836256 B1 KR101836256 B1 KR 101836256B1
Authority
KR
South Korea
Prior art keywords
type
trench
channel
region
type region
Prior art date
Application number
KR1020160079580A
Other languages
English (en)
Other versions
KR20180001044A (ko
Inventor
천대환
정영균
이종석
김영준
김태엽
우혁
Original Assignee
현대자동차 주식회사
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사, 현대오트론 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020160079580A priority Critical patent/KR101836256B1/ko
Priority to US15/363,892 priority patent/US10115794B2/en
Priority to CN201611077777.3A priority patent/CN107546268B/zh
Publication of KR20180001044A publication Critical patent/KR20180001044A/ko
Application granted granted Critical
Publication of KR101836256B1 publication Critical patent/KR101836256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 배치되어 있는 n-형층, 상기 n-형층에 위치하는 제1 트렌치, 상기 제1 트렌치의 양측면에 위치하는 p형 영역, 상기 제1 트렌치의 양측면에 위치하며, 상기 n-형층 및 상기 p형 영역 위에 위치하는 n+형 영역, 상기 제1 트렌치 내부에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막 및 상기 n+ 영역 위에 위치하는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 제1 트렌치의 양측면에 축적층 채널인 제1 채널 및 반전층 채널인 제2 채널이 위치하고, 상기 제1 채널 및 상기 제2 채널은 상기 n+형 탄화 규소 기판의 제1면에 대해 수평 방향으로 인접하게 위치한다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 반도체 소자 및 그 제조 방법에 관한 것이다.
최근 응용 기기의 대형화 대용량화 추세에 따라 높은 항복전압과 높은 전류 및 고속 스위칭 특성을 갖는 전력용 반도체 소자의 필요성이 대두되고 있다.
이와 같은 전력용 반도체 소자는 특히 매우 큰 전류를 흐르게 하면서도 도통 상태에서의 전력 손실을 적게 하기 위하여 낮은 온 저항 또는 낮은 포화 전압이 요구된다. 또한 오프 상태 또는 스위치가 오프되는 순간에 전력용 반도체 소자의 양단에 인가되는 PN 접합의 역방향 고전압에 견딜 수 있는 특성, 즉 높은 항복전압특성이 기본적으로 요구된다.
전력용 반도체 소자 중 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, metal oxide semiconductor field effect transistor) 디지털 회로와 아날로그 회로에서 가장 일반적인 전계 효과 트랜지스터이다.
한편, 탄화 규소(SiC, 실리콘 카바이드) 이용한 MOSFET는 온 저항을 감소시켜 전력 소모를 줄일 수 있는데, 채널의 전자 이동과 낮아서 채널 저항이 높은 문제점이 있다. 이러한 문제점을 해결하기 위하여 축적 채널을 가지는 트렌치 게이트(trench gate)가 적용된 탄화 규소 MOSFET이 개발되어 왔다.
본 발명이 해결하고자 하는 과제는 축적층 채널을 가지는 트렌치 게이트가 적용된 탄화 규소 MOSFET 에서, 반도체 소자의 공정의 난이도를 감소시키는 것이다.
본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 배치되어 있는 n-형층, 상기 n-형층에 위치하는 제1 트렌치, 상기 제1 트렌치의 양측면에 위치하는 p형 영역, 상기 제1 트렌치의 양측면에 위치하며, 상기 n-형층 및 상기 p형 영역 위에 위치하는 n+형 영역, 상기 제1 트렌치 내부에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막 및 상기 n+ 영역 위에 위치하는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 제1 트렌치의 양측면에 축적층 채널인 제1 채널 및 반전층 채널인 제2 채널이 위치하고, 상기 제1 채널 및 상기 제2 채널은 상기 n+형 탄화 규소 기판의 제1면에 대해 수평 방향으로 인접하게 위치한다.
상기 n-형층은 상기 n+형 영역 및 상기 제1 트렌치의 측면에 접촉하는 제1 부분을 포함할 수 있다.
상기 제1 채널은 상기 제1 부분에 위치할 수 있다.
상기 p형 영역은 상기 n+형 영역 및 상기 제1 트렌치의 측면에 접촉하는 제2 부분을 포함할 수 있다.
상기 제2 채널을 상기 제2 부분에 위치할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자는 상기 p형 영역에 위치하며, 상기 제1 트렌치와 이격되어 있는 제2 트렌치를 더 포함할 수 있다.
상기 n+형 탄화 규소 기판의 제1면과 상기 제2 트렌치의 하부면 사이의 간격은 상기 n+형 탄화 규소 기판의 제1면과 상기 제1 트렌치의 하부면 사이의 간격보다 길 수 있다.
상기 p형 영역과 상기 n-형층을 서로 접촉하며, 상기 p형 영역과 상기 n-형층이 접촉하는 면은 계단 형상을 나타낼 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n-형을 형성하는 단계, 상기 n-형층 위에 n+ 영역을 형성하는 단계, 상기 n+ 영역에 p형 이온을 주입하여 상기 n+ 영역 아래에 p형 영역을 형성하는 단계, 상기 n+ 영역, 상기 p형 영역, 및 상기 n-형층을 식각하여 제1 트렌치를 형성하는 단계, 상기 제1 트렌치 내에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 산화막을 형성하는 단계, 상기 산화막 및 상기 n+ 영역 위에 소스 전극을 형성하는 단계, 그리고 상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함하고, 상기 제1 트렌치의 양측면에 축적층 채널인 제1 채널 및 반전층 채널인 제2 채널이 형성되고, 상기 제1 채널 및 상기 제2 채널은 상기 n+형 탄화 규소 기판의 제1면에 대해 수평 방향으로 인접하게 형성된다.
상기 p형 영역을 형성하는 단계에서, 마스크를 이용하여, 상기 제1 채널이 형성되는 부분을 차단하고, 상기 p형 이온을 주입할 수 있다.
상기 제1 트렌치를 형성하는 단계에서, 상기 n+형 영역 및 상기 p형 영역을 식각하여 제2 트렌치를 형성하는 단계를 포함하고, 상기 제1 트렌치 및 상기 제2 트렌치는 서로 이격될 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 상기 제2 트렌치의 하부면에 상기 제2 트렌치의 하부면에 대해 수직한 방향으로 상기 p형 이온을 주입하여 상기 p형 영역을 확대하는 단계를 더 포함할 수 있다.
이와 같이 본 발명의 실시예에 따르면, 마스크를 사용하여 축적층 채널 영역의 범위를 조절할 수 있으므로, 축적층 채널을 오차 허용 범위 내에 용이하게 형성할 수 있다. 이에 따라, 반도체 소자의 수율이 향상될 수 있다.
또한, p형 영역에 위치한 제2 트렌치의 하부면에 대해 수직한 방향으로 p형 이온을 주입하여 p형 영역을 형성함에 따라, 제2 트렌치의 폭과 깊이를 감소시킬 수 있다. 이에 따라, 반도체 소자의 채널 밀도를 높여서 저항을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 일 예를 개략적으로 도시한 사시도이다.
도 2는 도 1의 절단선 A-A선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 3은 도 1의 절단선 B-B선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법의 일 예를 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자를 개략적으로 도시한 사시도이다. 도 2는 도 1의 절단선 A-A선을 따라 자른 단면의 일예를 도시한 도면이다. 도 3은 도 1의 절단선 B-B선을 따라 자른 단면의 일예를 도시한 도면이다.
도 1 내지 도 3을 참고하면, 본 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판(100), n-형층(200), p형 영역(400), n+형 영역(300), 게이트 전극(600), 소스 전극(700), 및 드레인 전극(800)을 포함한다.
n-형층(200)은 n+형 탄화 규소 기판(100)의 제1면에 위치하고, n-형층(200)에는 제1 트렌치(210)가 위치한다.
p형 영역(400)은 제1 트렌치(210)의 양측면에 위치하고, p형 영역(400)에는 제2 트렌치(410)가 위치한다. p형 영역(400)은 n-형층(200) 위에 위치하며, p형 영역(400)과 n-형층(200)이 접하는 면은 계단 형상을 나타낸다. n+형 탄화 규소 기판(100)의 제1면과 제2 트렌치(410)의 하부면 사이의 간격은 n+형 탄화 규소 기판(100)의 제1면과 제1 트렌치(210)의 하부면 사이의 간격보다 길다.
n+형 영역(300)은 n-형층(200) 및 p형 영역(400) 위에 위치한다.
n-형층(200)의 일부분은 n+형 영역(300)과 접촉함과 동시에, 제1 트렌치(210)의 측면과 접촉한다. 이 경우, n-형층(200)의 일부분은 제1 트렌치(210)의 측면과 p형 영역(400) 사이에 위치한다(도 2 참조).
p형 영역(400)의 일부분은 n+형 영역(300)과 접촉함과 동시에, 제1 트렌치(210)의 측면과 접촉한다(도 3 참조).
제1 트렌치(210) 내에 게이트 절연막(510)이 위치하고, 게이트 전극(600)은 게이트 절연막(510) 위에 위치한다. 게이트 전극(600)은 제1 트렌치(210)의 내부를 채우며, 제1 트렌치(210)의 상부 쪽으로 돌출될 수 있다. 게이트 전극(600)은 다결정 실리콘(polycrystalline silicone) 또는 금속을 포함할 수 있다.
게이트 전극(600) 위에 산화막(520)이 위치한다. 산화막(520)은 제1 트렌치(210)로부터 돌출된 게이트 전극(600)의 측면을 덮고 있다.
소스 전극(700)은 n+형 영역(300) 위, 산화막(520) 위, 및 제2 트렌치(410)의 내부에 위치한다.
드레인 전극(800)은 n+형 탄화 규소 기판(100)의 제2면에 배치되어 있다. 여기서, n+형 탄화 규소 기판(100)의 제2면은 n+형 탄화 규소 기판(100)의 제1면에 대해 반대쪽 면을 가리킨다. 소스 전극(700)과 드레인 전극(800)은 금속을 포함할 수 있다. 이 때, 금속은 오믹(Ohmic) 금속일 수 있다.
도 1에서는 본 실시예에 따른 반도체 소자의 구조를 명확하게 설명하기 위하여, n+형 영역(300), 산화막(520), 및 소스 전극(700)은 생략하였다.
본 실시예에 따른 반도체 소자의 채널을 제1 채널(250)과 제2 채널(450)을 포함한다. 제1 채널(250) 및 제2 채널(450)의 제1 트렌치(210)의 양측면에 위치한다.
제1 채널(250)은 n+형 영역(300)과 접촉함과 동시에, 제1 트렌치(210)의 측면과 접촉하는 n-형층(200)에 위치하며, 축적층 채널이다. 제2 채널(450)은 n+형 영역(300)과 접촉함과 동시에, 제1 트렌치(210)의 측면과 접촉하는 p형 영역(400)에 위치하며, 반전층 채널이다. 여기서, 제1 채널(250)과 제2 채널(450)은 n+형 탄화 규소 기판(100)의 제1면에 대해 수평 방향으로 인접하게 위치한다.
게이트 전극(600)에 전압을 인가하면, 소스 전극(700)에서 드레인 전극(800)으로 채널을 통해 전자 및 전류가 흐르게 된다. 이 때, 채널이 축적층 채널인 제1 채널(250)을 포함함에 따라 전자 및 전류가 확산되어 전자 및 전류의 이동도가 향상될 수 있다. 이에, 반도체 소자의 온 저항이 감소될 수 있다.
그러면, 도 4 내지 도 8, 도 2, 및 도 3을 참고하여, 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대해 상세하게 설명한다.
도 4 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법의 일 예를 도시한 도면이다. 도 5a, 도 6a, 도 7a, 및 도 8a는 도 1의 절단선 A-A를 따라 자른 단면의 제조 방법의 일 예를 나타내고, 도 5b, 도 6b, 도 7b, 및 도 8b는 도 1의 절단선 B-B를 따라 자른 단면의 제조 방법의 일 예를 나타낸다.
도 4를 참고하면, n+ 형 탄화 규소 기판(100)을 준비하고, n+ 형 탄화 규소 기판(100)의 제1면에 n-형층(200)을 형성한 후, n-형층(200) 위에 n+형 영역(300)을 형성한다. n-형층(200)은 에피택셜 성장 또는 n- 이온 주입으로 형성할 수 있다. n+형 영역(300) 또한, 에피택셜 성장 또는 n+ 이온 주입으로 형성할 수 있다.
도 5a 및 도 5b를 참고하면, n+형 영역(300)의 표면에 p형 이온을 주입하여 p형 영역(400)을 형성한다. p형 이온은 n+형 영역(300)에서 n-형층(200)으로 확산되어 n+형 영역(300) 아래에 p형 영역(400)이 형성된다.
p형 이온의 주입 시, 마스크를 사용하여, 상기 설명한 축적층 채널인 제1 채널(250)이 형성되는 부분의 n-형층(200)을 차단하여 n+형 영역(300)의 표면에 대해 수직으로 주입한다. 이에, 도 5a에 도시한 바와 같이, p형 영역(400)의 일부분은 N 간격만큼 이격된다.
축적 채널 영역이 일정 허용 오차 범위 이상으로 형성될 경우, 누설 전류의 원인되는데, 본 실시예에서는 마스크를 사용하여 축적층 채널인 제1 채널(250)이 형성되는 부분의 n-형층(200)의 범위를 조절할 수 있으므로, 축적층 채널인 제1 채널(250)를 허용 오차 범위 내에 용이하게 형성할 수 있다. 이에, 반도체 소자의 수율이 향상될 수 있다.
도 6a 및 도 6b를 참고하면, n+형 영역(300), p형 영역(400), 및 n-형층(200)을 식각하여 제1 트렌치(210)를 형성하고, n+형 영역(300) 및 p형 영역(400)을 식각하여 제2 트렌치(420)를 형성한다. 제1 트렌치(210)와 제2 트렌치(410)는 서로 이격되며, 깊이가 서로 다르게 형성된다. n+형 탄화 규소 기판(100)의 제1면과 제2 트렌치(410)의 하부면 사이의 간격은 n+형 탄화 규소 기판(100)의 제1면과 제1 트렌치(210)의 하부면 사이의 간격보다 길다.
도 7a 및 도 7b를 참고하면, 제2 트렌치(420)의 하부면에 p형 이온을 주입하여 p형 영역(400)을 확대한다. 이 때, p형 이온은 제2 트렌치(420)의 하부면에 대해 수직으로 주입되고, n-형층(200)으로 확산되어, p형 영역(400)과 n-형층(200)이 접하면 면이 계단 형상을 나타낸다.
이와 같이, p형 이온을 주입하여 p형 영역(400)을 형성한 후(도 5a 및 도 5b 참조), 제2 트렌치(410)를 형성한 다음, 제2 트렌치(420)의 하부면에 제2 트렌치(420)의 하부면에 대해 수직한 방향으로 p형 이온을 주입하여 p형 영역(400)을 확대하므로, 제2 트렌치(410)의 폭과 깊이를 감소시킬 수 있다. 이에, 반도체 소자의 채널 밀도를 높여서 저항을 줄일 수 있다.
도 8a 및 도 8b를 참고하면, 제1 트렌치(210) 내에 게이트 절연막(510)을 형성하고, 게이트 절연막(510) 위에 게이트 전극(600)을 형성한다. 게이트 전극(600)은 제1 트렌치(210)의 내부를 채우며, 제1 트렌치(210)의 상부 쪽으로 돌출될 수 있다. 게이트 전극(600)은 다결정 실리콘 또는 금속으로 형성될 수 있다.
도 2 및 도 3을 참고하면, 게이트 전극(600) 위에 산화막(520)을 형성한 후, n+형 영역(300) 위, 산화막(520) 위, 및 제2 트렌치(410) 내부에 소스 전극(700)을 형성하고, n+ 형 탄화 규소 기판(100)의 제2면에 드레인 전극(800)을 형성한다. 여기서, 소스 전극(700) 및 드레인 전극(800)은 금속으로 형성될 수 있다. 이 때, 금속은 오믹 금속일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: n+형 탄화 규소 기판 200: n-형층
210: 제1 트렌치 250: 제1 채널
300: n+형 영역 400: p형 영역
410: 제2 트렌치 450: 제2 채널
600: 게이트 전극 700: 소스 전극
800: 드레인 전극

Claims (18)

  1. n+형 탄화 규소 기판의 제1면에 배치되어 있는 n-형층,
    상기 n-형층에 위치하는 제1 트렌치,
    상기 제1 트렌치의 양측면에 위치하는 p형 영역,
    상기 제1 트렌치의 양측면에 위치하며, 상기 n-형층 및 상기 p형 영역 위에 위치하는 n+형 영역,
    상기 제1 트렌치 내부에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 게이트 전극,
    상기 게이트 전극 위에 위치하는 산화막,
    상기 산화막 및 상기 n+ 영역 위에 위치하는 소스 전극, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고,
    상기 제1 트렌치의 양측면에 축적층 채널인 제1 채널 및 반전층 채널인 제2 채널이 위치하고,
    상기 제1 채널 및 상기 제2 채널은 상기 n+형 탄화 규소 기판의 제1면에 대해 수평 방향으로 인접하게 위치하는 반도체 소자.
  2. 제1항에서,
    상기 n-형층은 상기 n+형 영역 및 상기 제1 트렌치의 측면에 접촉하는 제1 부분을 포함하는 반도체 소자.
  3. 제2항에서,
    상기 제1 채널은 상기 제1 부분에 위치하는 반도체 소자.
  4. 제3항에서,
    상기 p형 영역은 상기 n+형 영역 및 상기 제1 트렌치의 측면에 접촉하는 제2 부분을 포함하는 반도체 소자.
  5. 제4항에서,
    상기 제2 채널을 상기 제2 부분에 위치하는 반도체 소자.
  6. 제5항에서,
    상기 p형 영역에 위치하며, 상기 제1 트렌치와 이격되어 있는 제2 트렌치를 더 포함하는 반도체 소자.
  7. 제6항에서,
    상기 n+형 탄화 규소 기판의 제1면과 상기 제2 트렌치의 하부면 사이의 간격은 상기 n+형 탄화 규소 기판의 제1면과 상기 제1 트렌치의 하부면 사이의 간격보다 긴 반도체 소자.
  8. 제7항에서,
    상기 p형 영역과 상기 n-형층을 서로 접촉하며,
    상기 p형 영역과 상기 n-형층이 접촉하는 면은 계단 형상을 나타내는 반도체 소자.
  9. n+형 탄화 규소 기판의 제1면에 n-형을 형성하는 단계,
    상기 n-형층 위에 n+ 영역을 형성하는 단계,
    상기 n+ 영역에 p형 이온을 주입하여 상기 n+ 영역 아래에 p형 영역을 형성하는 단계,
    상기 n+ 영역, 상기 p형 영역, 및 상기 n-형층을 식각하여 제1 트렌치를 형성하는 단계,
    상기 제1 트렌치 내에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 산화막을 형성하는 단계,
    상기 산화막 및 상기 n+ 영역 위에 소스 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함하고,
    상기 제1 트렌치의 양측면에 축적층 채널인 제1 채널 및 반전층 채널인 제2 채널이 형성되고,
    상기 제1 채널 및 상기 제2 채널은 상기 n+형 탄화 규소 기판의 제1면에 대해 수평 방향으로 인접하게 형성되는 반도체 소자의 제조 방법.
  10. 제9항에서,
    상기 p형 영역을 형성하는 단계에서,
    마스크를 이용하여, 상기 제1 채널이 형성되는 부분을 차단하고, 상기 p형 이온을 주입하는 반도체 소자의 제조 방법.
  11. 제10항에서,
    상기 n-형층은 상기 n+형 영역 및 상기 제1 트렌치의 측면에 접촉하는 제1 부분을 포함하는 반도체 소자의 제조 방법.
  12. 제11항에서,
    상기 제1 채널은 상기 제1 부분에 형성되는 반도체 소자의 제조 방법.
  13. 제12항에서,
    상기 p형 영역은 상기 n+형 영역 및 상기 제1 트렌치의 측면에 접촉하는 제2 부분을 포함하는 반도체 소자의 제조 방법.
  14. 제13항에서,
    상기 제2 채널을 상기 제2 부분에 형성되는 반도체 소자의 제조 방법.
  15. 제14항에서,
    상기 제1 트렌치를 형성하는 단계에서,
    상기 n+형 영역 및 상기 p형 영역을 식각하여 제2 트렌치를 형성하는 단계를 포함하고,
    상기 제1 트렌치 및 상기 제2 트렌치는 서로 이격되는 반도체 소자의 제조 방법.
  16. 제15항에서,
    상기 n+형 탄화 규소 기판의 제1면과 상기 제2 트렌치의 하부면 사이의 간격은 상기 n+형 탄화 규소 기판의 제1면과 상기 제1 트렌치의 하부면 사이의 간격보다 긴 반도체 소자의 제조 방법.
  17. 제16항에서,
    상기 제2 트렌치의 하부면에 상기 제2 트렌치의 하부면에 대해 수직한 방향으로 상기 p형 이온을 주입하여 상기 p형 영역을 확대하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  18. 제17항에서,
    상기 p형 영역과 상기 n-형층을 서로 접촉하며,
    상기 p형 영역과 상기 n-형층이 접촉하는 면은 계단 형상을 나타내는 반도체 소자의 제조 방법.
KR1020160079580A 2016-06-24 2016-06-24 반도체 소자 및 그 제조 방법 KR101836256B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160079580A KR101836256B1 (ko) 2016-06-24 2016-06-24 반도체 소자 및 그 제조 방법
US15/363,892 US10115794B2 (en) 2016-06-24 2016-11-29 Semiconductor device comprising accumulation layer channel and inversion layer channel
CN201611077777.3A CN107546268B (zh) 2016-06-24 2016-11-30 半导体器件及制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160079580A KR101836256B1 (ko) 2016-06-24 2016-06-24 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180001044A KR20180001044A (ko) 2018-01-04
KR101836256B1 true KR101836256B1 (ko) 2018-03-08

Family

ID=60675626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160079580A KR101836256B1 (ko) 2016-06-24 2016-06-24 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10115794B2 (ko)
KR (1) KR101836256B1 (ko)
CN (1) CN107546268B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314769B1 (ko) * 2020-05-22 2021-10-20 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102417367B1 (ko) * 2017-12-14 2022-07-05 현대자동차 주식회사 반도체 소자
KR102369054B1 (ko) * 2020-06-23 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
JP2021185595A (ja) 2020-05-22 2021-12-09 ヒュンダイ・モービス・カンパニー・リミテッド パワー半導体素子およびその製造方法
KR102369056B1 (ko) * 2020-06-16 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369050B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369055B1 (ko) * 2020-07-07 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369051B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102309431B1 (ko) * 2020-06-05 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102314770B1 (ko) * 2020-06-02 2021-10-20 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369053B1 (ko) * 2020-06-12 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102314771B1 (ko) * 2020-06-11 2021-10-20 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102399430B1 (ko) * 2020-11-02 2022-05-19 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102308153B1 (ko) * 2020-06-09 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102334328B1 (ko) * 2020-05-28 2021-12-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
DE102021113470A1 (de) 2020-05-26 2021-12-02 Hyundai Mobis Co., Ltd. Leistungshalbleitervorrichtung und verfahren zur herstellung davon
KR102334327B1 (ko) * 2020-05-28 2021-12-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369052B1 (ko) * 2020-06-16 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369048B1 (ko) * 2020-07-02 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369049B1 (ko) * 2020-07-07 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102387574B1 (ko) * 2020-09-22 2022-04-19 현대모비스 주식회사 전력 반도체 소자
KR102387575B1 (ko) * 2020-09-22 2022-04-19 현대모비스 주식회사 전력 반도체 소자
KR102399429B1 (ko) * 2020-11-02 2022-05-19 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102417146B1 (ko) * 2020-12-04 2022-07-05 현대모비스 주식회사 전력 반도체 소자
KR102417149B1 (ko) * 2020-12-09 2022-07-05 현대모비스 주식회사 전력 반도체 소자
KR102417147B1 (ko) * 2020-12-09 2022-07-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102417148B1 (ko) * 2020-12-09 2022-07-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조방법
CN113299748A (zh) * 2021-05-25 2021-08-24 重庆伟特森电子科技有限公司 一种积累型沟道结构的T-gate沟槽碳化硅晶体管及其制作方法
CN113506826B (zh) * 2021-06-17 2023-07-07 重庆伟特森电子科技有限公司 一种沟槽型碳化硅晶体管及其制备方法
KR102596320B1 (ko) * 2021-07-06 2023-11-01 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4604241B2 (ja) 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP2008227251A (ja) 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
US9054183B2 (en) 2012-07-13 2015-06-09 United Silicon Carbide, Inc. Trenched and implanted accumulation mode metal-oxide-semiconductor field-effect transistor
KR20140044075A (ko) 2012-10-04 2014-04-14 현대자동차주식회사 반도체 소자 및 그 제조 방법
JP2015072999A (ja) 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
US20150179794A1 (en) * 2013-12-24 2015-06-25 Hyundai Motor Company Semiconductor device and method of manufacturing the same
KR20150076840A (ko) 2013-12-27 2015-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
US9484452B2 (en) * 2014-12-10 2016-11-01 Alpha And Omega Semiconductor Incorporated Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314769B1 (ko) * 2020-05-22 2021-10-20 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN107546268A (zh) 2018-01-05
US20170373154A1 (en) 2017-12-28
US10115794B2 (en) 2018-10-30
CN107546268B (zh) 2021-06-15
KR20180001044A (ko) 2018-01-04

Similar Documents

Publication Publication Date Title
KR101836256B1 (ko) 반도체 소자 및 그 제조 방법
CN107996003B (zh) 绝缘栅开关器件及其制造方法
US9318547B2 (en) Wide bandgap insulated gate semiconductor device
CN109638069B (zh) 半导体装置
US6452231B1 (en) Semiconductor device
US10522676B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5198030B2 (ja) 半導体素子
JP2007027266A (ja) 半導体素子及びその製造方法
KR20150076840A (ko) 반도체 소자 및 그 제조 방법
JP2019087611A (ja) スイッチング素子とその製造方法
JP2006261562A (ja) 半導体装置
CN107958936B (zh) 半导体器件以及用于制造半导体器件的方法
KR101628105B1 (ko) 반도체 소자 및 그 제조 방법
KR20190071353A (ko) 반도체 소자
KR101339277B1 (ko) 반도체 소자 및 그 제조 방법
KR101427925B1 (ko) 반도체 소자 및 그 제조 방법
KR102335328B1 (ko) 반도체 소자의 제조 방법
JP2019165166A (ja) 炭化珪素半導体装置およびその製造方法
US20230299144A1 (en) Silicon carbide semiconductor device
KR102464348B1 (ko) 듀얼 쉴드 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법
KR20180068156A (ko) 반도체 소자 및 그 제조 방법
KR101875634B1 (ko) 반도체 소자 및 그 제조 방법
JP2024057709A (ja) 半導体装置とその製造方法
KR100763310B1 (ko) 전력 반도체 소자
KR20220121393A (ko) 소스 영역 면적이 감소된 슈퍼정션 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant