KR102417367B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102417367B1
KR102417367B1 KR1020170172339A KR20170172339A KR102417367B1 KR 102417367 B1 KR102417367 B1 KR 102417367B1 KR 1020170172339 A KR1020170172339 A KR 1020170172339A KR 20170172339 A KR20170172339 A KR 20170172339A KR 102417367 B1 KR102417367 B1 KR 102417367B1
Authority
KR
South Korea
Prior art keywords
type region
type
layer
semiconductor device
gate insulating
Prior art date
Application number
KR1020170172339A
Other languages
English (en)
Other versions
KR20190071353A (ko
Inventor
천대환
Original Assignee
현대자동차 주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사, 기아 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020170172339A priority Critical patent/KR102417367B1/ko
Priority to US15/957,428 priority patent/US10388735B2/en
Priority to CN201810593548.XA priority patent/CN109962110B/zh
Priority to DE102018116374.6A priority patent/DE102018116374B4/de
Publication of KR20190071353A publication Critical patent/KR20190071353A/ko
Application granted granted Critical
Publication of KR102417367B1 publication Critical patent/KR102417367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 소자는 기판, n- 형층, n+ 형 영역, p형 영역, p+ 형 영역, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 평면상 상기 n- 형층의 좌측 및 우측에 각각 상기 n+ 형 영역이 위치하고, 상기 p+ 형 영역은 평면상 상기 n+ 형 영역의 외측면에 위치하고, 상기 p형 영역은 평면상 상기 n+ 형 영역의 내측면에 위치하고, 상기 n+ 형 영역 및 상기 p+ 형 영역은 평면상 줄무늬 형태를 가지고, 상기 p형 영역은 평면상 상기 n+ 형 영역의 길이 방향을 따라 소정의 간격만큼 이격된다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자에 관한 것이다.
전력 반도체 소자는 매우 큰 전류를 흐르게 하면서도 도통 상태에서의 전력 손실을 적게 하기 위하여 낮은 온 저항 또는 낮은 포화 전압이 요구된다. 또한 오프 상태 또는 스위치가 오프되는 순간에 전력 반도체 소자의 양단에 인가되는 역방향 고전압에 견딜 수 있는 특성, 즉 높은 항복 전압 특성이 기본적으로 요구된다.
전력 시스템에서 요구하는 정격 전압에 따라 전력 반도체 소자를 제조하기 위한 원자재의 에피층(Epitaxy layer) 영역 또는 드리프트(Drift) 영역의 농도와 두께가 결정된다. 프와송 방정식(Poisson equation)에 의하면 높은 항복전압이 요구될수록 낮은 농도 및 두꺼운 두께의 드리프트 영역이 필요하지만 이는 온 저항을 증가시키고 순방향 전류 밀도를 감소시키는 원인으로 작용한다. 이에, 전력 반도체 소자의 설계 시, 상기와 같은 트레이드 오프(Trade off) 관계를 최대한 극복할 수 있도록 한다.
탄화 규소(SiC, 실리콘 카바이드)가 적용된 반전층 채널을 포함하는 MOSFET 소자의 경우, 산화 규소막과 탄소 규소 계면의 상태가 좋지 않아 산화 규소막에 인접하게 생성되는 채널을 통과하는 전자/전류의 흐름에 영향을 끼쳐 전자의 이동도가 매우 낮아질 수 있다.
본 발명이 해결하고자 하는 과제는 반도체 소자가 반전층 채널과 축적층 채널을 포함하는 것이다.
본 발명의 일 실시예에 따른 반도체 소자는 기판, n- 형층, n+ 형 영역, p형 영역, p+ 형 영역, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 평면상 상기 n- 형층의 좌측 및 우측에 각각 상기 n+ 형 영역이 위치하고, 상기 p+ 형 영역은 평면상 상기 n+형 영역의 외측면에 위치하고, 상기 p형 영역은 평면상 상기 n+ 형 영역의 내측면에 위치하고, 상기 n+ 형 영역 및 상기 p+ 형 영역은 평면상 줄무늬 형태를 가지고, 상기 p형 영역은 평면상 상기 n+ 형 영역의 길이 방향을 따라 소정의 간격만큼 이격된다.
평면상 상기 n+ 형 영역의 길이 방향을 따라 소정의 간격만큼 이격되는 상기 p형 영역 사이에 상기 n- 형층이 위치할 수 있다.
상기 n- 형층은 상기 기판의 제1면에 위치하고, 상기 n+ 형 영역, 상기 p형 영역 및 상기 p+ 형 영역은 상기 n- 형층 내의 상부에 위치하고, 상기 게이트 절연막은 상기 n- 형층, 상기 p형 영역 및 상기 n+ 형 영역 위에 위치하고, 상기 게이트 전극은 상기 게이트 절연막 위에 위치하고, 상기 소스 전극은 상기 게이트 전극과 절연되고, 상기 p+ 형 영역 및 상기 n+ 형 영역 위에 위치하고, 상기 드레인 전극은 상기 기판의 제2면에 위치할 수 있다.
평면상 상기 게이트 절연막과 중첩하고, 상기 n+ 형 영역의 내측면에 위치하는 상기 p형 영역 및 상기 n- 형층에 채널이 형성될 수 있다.
상기 채널은 제1 채널 및 제2 채널을 포함할 수 있다.
상기 제1 채널은 평면상 상기 게이트 절연막과 중첩하고, 상기 n+ 형 영역의 내측면에 위치하는 상기 p형 영역에 형성될 수 있다.
상기 제2 채널은 평면상 상기 게이트 절연막과 중첩하고, 상기 n+ 형 영역의 내측면에 위치하는 상기 n- 형층에 형성될 수 있다.
상기 p형 영역은 평면상 상기 게이트 절연막의 중심선을 기준으로 지그 재그 형태로 배치될 수 있다.
상기 p형 영역은 평면상 상기 게이트 절연막의 중심선을 기준으로 대칭 형태로 배치될 수 있다.
상기 n+ 형 영역 및 상기 p+ 형 영역은 상기 p형 영역 내의 상부에 위치할 수 있다.
상기 n+ 형 영역 및 상기 p+ 형 영역은 서로 인접하게 위치하고, 서로 접촉할 수 있다.
이와 같이 본 발명의 실시예에 따르면, 반도체 소자가 반전층 채널 및 축적층 채널을 포함함에 따라, 전자 및 전류의 이동도가 향상될 수 있다. 따라서, 반도체 소자의 온 저항이 감소될 수 있다.
또한, 이온 주입으로 축적층 채널의 폭을 제어할 수 있으므로, 공정 난이도가 감소할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 레이아웃의 일 예를 간략하게 도시한 도면이다.
도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 간략하게 도시한 도면이다.
도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 간략하게 도시한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 소자의 레이아웃을 간략하게 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 레이아웃의 일 예를 간략하게 도시한 도면이다. 도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 간략하게 도시한 도면이다. 도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 간략하게 도시한 도면이다.
도 1 내지 도 3을 참고하면, 본 실시예에 따른 반도체 소자는 기판(100), n- 형층(200), p형 영역(300), n+ 형 영역(400), p+ 형 영역(500), 게이트 절연막(600), 절연막(650), 게이트 전극(700), 소스 전극(800) 및 드레인 전극(900)을 포함한다.
도 1은 절연막(650), 게이트 전극(700), 소스 전극(800)이 생략된 반도체 소자의 레이아웃의 일 예를 간략하게 도시한 도면이다.
먼저, 본 실시예에 따른 반도체 소자의 구체적인 적층 구조에 대해 설명한다.
기판(100)은 n+ 형 탄화 규소 기판일 수 있다.
n- 형층(200)은 기판(100)의 제1면에 위치한다. p형 영역(300), n+ 형 영역(400) 및 p+ 형 영역(500)은 n- 형층(200) 내의 상부에 위치한다. n+ 형 영역(400) 및 p+ 형 영역(500)은 p형 영역(300) 내의 상부에 위치한다. n+ 형 영역(400) 및 p+ 형 영역(500)은 서로 인접하게 위치하고, 서로 접촉한다.
n- 형층(200)은 기판(100)의 제1면에 에피택셜 성장으로 형성할 수 있다. p형 영역(300)은 n- 형층(200)의 상부면에 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 등과 같은 p형 이온을 주입하여 형성할 수 있다. n+ 형 영역(400)은 p형 영역(300)의 상부면에 질소(N), 인(P), 비소(As) 및 안티몬(Sb) 등과 같은 n형 이온을 주입하여 형성할 수 있다. p+ 형 영역(500)은 p형 영역(300)의 상부면에 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 등과 같은 p형 이온을 주입하여 형성할 수 있다. p+ 형 영역(500)의 이온 도핑 농도는 p형 영역(300)의 이온 도핑 농도보다 높다.
n- 형층(200), p형 영역(300) 및 n+ 형 영역(400) 위에 게이트 절연막(600)이 위치하고, 게이트 절연막(600) 위에 게이트 전극(700)이 위치한다. 게이트 전극(700) 및 게이트 절연막(600) 위에 절연막(650)이 위치한다. 절연막(650)은 게이트 전극(700)의 측면을 덮고 있다.
게이트 절연막(600) 및 절연막(650)은 산화 실리콘(SiO2)을 포함할 수 있고, 게이트 전극(700)은 다결정 실리콘(poly-crystalline silicone) 또는 금속을 포함할 수 있다.
p+ 형 영역(500), n+ 형 영역(400) 및 절연막(650) 위에 소스 전극(800)이 위치하고, 기판(100)의 제2면에 드레인 전극(900)이 위치한다. 소스 전극(800)은 n+ 형 영역(400) 및 p+ 형 영역(500)에 접촉한다. 여기서, 기판(100)의 제2면은 기판(100)의 제1면에 대해 반대쪽 면을 가리킨다. 소스 전극(800) 및 드레인 전극(900)은 오믹(ohmic) 금속을 포함할 수 있다.
그러면, 본 실시예에 따른 반도체 소자의 레이아웃에 대해 설명한다.
평면상 n- 형층(200)의 좌측 및 우측에 각각 n+ 형 영역(400)이 위치하고, n+ 형 영역(400)의 외측면에 p+ 형 영역(500)이 위치한다. n+ 형 영역(400) 및 p+ 형 영역(500)은 평면상 줄무늬 형상을 가진다.
p형 영역(300)은 평면상 n+ 형 영역(400)의 내측면에 위치하고, 평면상 n+ 형 영역(400)의 길이 방향을 따라 소정의 간격만큼 이격된다. 즉, 평면상 n+ 형 영역(400)의 길이 방향을 따라 p형 영역(300) 사이에는 n- 형층(200)이 위치한다.
여기서, 평면상 n+ 형 영역(400)의 내측면은 평면상 n+ 형 영역(400)이 n- 형층(200)에 접촉하는 쪽의 측면이고, 평면상 n+ 형 영역(400)의 외측면은 평면상 n+ 형 영역(400)의 내측면에 대해 반대쪽 면을 가리킨다.
게이트 절연막(600)은 n- 형층(200), p형 영역(300) 및 n+ 형 영역(400) 위에 위치한다(도 2, 3 참조). p형 영역(300)은 평면상 게이트 절연막(600)의 중심선을 기준으로 지그재그 형태로 배치된다.
반도체 소자의 채널(CH)은 평면상 게이트 절연막(600)과 중첩하고, n+ 형 영역(400)의 내측면에 위치하는 p형 영역(300)과 n- 형층(200)에 형성된다. 이러한 반도체 소자의 채널(CH)은 제1 채널(CH1) 및 제2 채널(CH2)을 포함한다. 제1 채널(CH1)은 평면상 게이트 절연막(600)과 중첩하고, n+ 형 영역(400)의 내측면에 위치하는 p형 영역(300)에 형성된다. 이러한 제1 채널(CH1)은 반전층 채널이다. 제2 채널(CH2)은 평면상 게이트 절연막(600)과 중첩하고, n+ 형 영역(400)의 내측면에 위치하는 n- 형층(200)에 형성된다. 이러한 제2 채널(CH2)은 축적층 채널이다.
즉, 본 실시예에 따른 반도체 소자는 반전층 채널 및 축적층 채널을 포함하는 플라나(planar) 게이트 MOSFET 소자이다.
게이트 전극(700)에 전압을 인가하면, 소스 전극(800)에서 드레인 전극(900)으로 채널을 통해 전자 및 전류가 흐르게 된다. 이 때, 본 실시예에 따른 반도체 소자는 채널(CH)이 반전층 채널인 제1 채널(CH1) 뿐아니라, 축적층 채널인 제2 채널(CH2)을 포함함에 따라, 반전층 채널만 포함하는 일반적인 플라나 게이트 MOSFET 소자에 비해 전자 및 전류가 확산되어 전자 및 전류의 이동도가 향상될 수 있다. 이에, 본 실시예에 따른 반도체 소자는 반전층 채널만 포함하는 일반적인 플라나 게이트 MOSFET 소자에 비해 온 저항이 감소될 수 있다.
또한, 본 실시예에 따른 반도체 소자는 온 상태 및 오프 상태의 특성을 제2 채널(CH2)의 폭으로 제어할 수 있다. 제2 채널(CH2)의 폭은 평면상 n+ 형 영역(400)의 길이 방향을 따라 이격된 p형 영역(300) 사이의 간격이다. 반도체 소자의 오프 상태에서는, 평면상 n+ 형 영역(400)의 길이 방향을 따라 이격된 p형 영역(300) 사이에 p형 영역(300)으로부터 형성된 공핍층에 의해 이 부분에서 전류 경로가 형성되지 않는다.
또한, 본 실시예에 따른 반도체 소자는 제2 채널(CH2)의 폭을 p형 이온 주입으로 형성하는 p형 영역(300)의 의해 조절할 수 있으므로, 축적층 채널만 포함하는 일반적인 플라나 게이트 MOSFET 소자에 비해 공정 난이도가 감소할 수 있다.
한편, 본 실시예에 따른 반도체 소자의 경우, p형 영역(300)이 평면상 게이트 절연막(600)의 중심선을 기준으로 지그재그 형태로 배치되지만 이에 한정되지 않고, 다양한 형태로 배치될 수 있다. 이에 대해, 도 4를 참고하여 설명한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 소자의 레이아웃을 간략하게 도시한 도면이다.
도 4의 경우, 도 1과 동일하게, 절연막(650), 게이트 전극(700), 소스 전극(800)이 생략된 반도체 소자의 레이아웃의 일 예를 간략하게 도시한 도면이다.
도 4를 참고하면, 도 1 내지 도 3의 반도체 소자와 비교할 때, 평면상 p형 영역(300)의 배치 형태만 다를 뿐, 나머지 구조는 동일하다. 이에, 동일한 구조의 설명의 생략한다.
p형 영역(300)은 평면상 n+ 형 영역(400)의 내측면에 위치하고, 평면상 n+ 형 영역(400)의 길이 방향을 따라 소정의 간격만큼 이격된다. 즉, 평면상 n+ 형 영역(400)의 길이 방향을 따라 p형 영역(300) 사이에는 n- 형층(200)이 위치한다.
p형 영역(300)은 평면상 게이트 절연막(600)의 중심선을 기준으로 대칭된 형태로 배치된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 기판 200: n- 형층
300: p형 영역 400: n+ 형 영역
500: p+ 형 영역 600: 게이트 절연막
650: 절연막 700: 게이트 전극
800: 소스 전극 900: 드레인 전극

Claims (11)

  1. 기판, n- 형층, n+ 형 영역, p형 영역, p+ 형 영역, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 반도체 소자에 있어서,
    평면상 상기 n- 형층의 좌측 및 우측에 각각 상기 n+ 형 영역이 위치하고,
    상기 p+ 형 영역은 평면상 상기 n+ 형 영역의 외측면에 위치하고,
    상기 p형 영역은 평면상 상기 n+ 형 영역의 내측면에 위치하고,
    상기 n+ 형 영역 및 상기 p+ 형 영역은 평면상 줄무늬 형태를 가지고,
    상기 p형 영역은 평면상 상기 n+ 형 영역의 길이 방향을 따라 소정의 간격만큼 이격되며,
    상기 n- 형층은 상기 기판의 제1면에 위치하고,
    상기 n+ 형 영역, 상기 p형 영역 및 상기 p+ 형 영역은 상기 n- 형층 내의 상부에 위치하고,
    상기 게이트 절연막은 상기 n- 형층, 상기 p형 영역 및 상기 n+ 형 영역 위에 위치하고,
    상기 게이트 전극은 상기 게이트 절연막 위에 위치하고, 상기 소스 전극은 상기 게이트 전극과 절연되고,
    상기 p+ 형 영역 및 상기 n+ 형 영역 위에 위치하고,
    상기 드레인 전극은 상기 기판의 제2면에 위치하되,
    평면상 상기 게이트 절연막과 중첩하고, 상기 n+ 형 영역의 내측면에 위치하는 상기 p형 영역에 형성되는 반전층 채널; 및 상기 평면상 상기 게이트 절연막과 중첩하고, 상기 n+ 형 영역의 내측면에 위치하는 상기 n- 형층에 형성되는 축적층 채널;을 포함하는 플라나(planar) 게이트 MOSFET로 구성되는 것을 특징으로 하는 반도체 소자.
  2. 제1항에서,
    평면상 상기 n+ 형 영역의 길이 방향을 따라 소정의 간격만큼 이격되는 상기 p형 영역 사이에 상기 n- 형층이 위치하는 반도체 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에서,
    상기 p형 영역은 평면상 상기 게이트 절연막의 중심선을 기준으로 지그 재그 형태로 배치되는 반도체 소자.
  9. 제1항에서,
    상기 p형 영역은 평면상 상기 게이트 절연막의 중심선을 기준으로 대칭 형태로 배치되는 반도체 소자.
  10. 제1항에서,
    상기 n+ 형 영역 및 상기 p+ 형 영역은 상기 p형 영역 내의 상부에 위치하는 반도체 소자.
  11. 제10항에서,
    상기 n+ 형 영역 및 상기 p+ 형 영역은 서로 인접하게 위치하고, 서로 접촉하는 반도체 소자.
KR1020170172339A 2017-12-14 2017-12-14 반도체 소자 KR102417367B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170172339A KR102417367B1 (ko) 2017-12-14 2017-12-14 반도체 소자
US15/957,428 US10388735B2 (en) 2017-12-14 2018-04-19 Semiconductor device
CN201810593548.XA CN109962110B (zh) 2017-12-14 2018-06-11 半导体器件
DE102018116374.6A DE102018116374B4 (de) 2017-12-14 2018-07-06 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170172339A KR102417367B1 (ko) 2017-12-14 2017-12-14 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190071353A KR20190071353A (ko) 2019-06-24
KR102417367B1 true KR102417367B1 (ko) 2022-07-05

Family

ID=66674896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170172339A KR102417367B1 (ko) 2017-12-14 2017-12-14 반도체 소자

Country Status (4)

Country Link
US (1) US10388735B2 (ko)
KR (1) KR102417367B1 (ko)
CN (1) CN109962110B (ko)
DE (1) DE102018116374B4 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314769B1 (ko) * 2020-05-22 2021-10-20 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
US11658214B2 (en) * 2021-01-12 2023-05-23 Semiconductor Components Industries, Llc MOSFET device with undulating channel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106535B1 (ko) * 2011-04-15 2012-01-20 페어차일드코리아반도체 주식회사 전력용 반도체 소자 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915180B2 (ja) * 1997-07-03 2007-05-16 富士電機デバイステクノロジー株式会社 トレンチ型ｍｏｓ半導体装置およびその製造方法
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
JP2007258283A (ja) 2006-03-21 2007-10-04 Toyota Motor Corp 絶縁ゲート型半導体装置
JP2008066708A (ja) * 2006-08-09 2008-03-21 Toshiba Corp 半導体装置
CN101641763B (zh) * 2007-01-09 2012-07-04 威力半导体有限公司 半导体器件及其制造方法
US9082790B2 (en) * 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
JP6526591B2 (ja) * 2016-03-16 2019-06-05 株式会社東芝 半導体装置
KR101836256B1 (ko) * 2016-06-24 2018-03-08 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106535B1 (ko) * 2011-04-15 2012-01-20 페어차일드코리아반도체 주식회사 전력용 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20190189747A1 (en) 2019-06-20
US10388735B2 (en) 2019-08-20
KR20190071353A (ko) 2019-06-24
CN109962110A (zh) 2019-07-02
CN109962110B (zh) 2023-04-25
DE102018116374A1 (de) 2019-06-19
DE102018116374B4 (de) 2024-07-11

Similar Documents

Publication Publication Date Title
US10217858B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9318547B2 (en) Wide bandgap insulated gate semiconductor device
JP7471267B2 (ja) 半導体装置
JP5900698B2 (ja) 半導体装置
US20070007537A1 (en) Semiconductor device
CN106165101B (zh) 半导体装置
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
WO2017038518A1 (ja) 炭化珪素半導体装置
KR20150076840A (ko) 반도체 소자 및 그 제조 방법
WO2021030490A1 (en) High density power device with selectively shielded recessed field plate
KR20180068211A (ko) 반도체 소자 및 그 제조 방법
KR102417367B1 (ko) 반도체 소자
JP2017118024A (ja) 炭化珪素半導体装置
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
KR102563442B1 (ko) 반도체 소자
WO2022190444A1 (ja) 電界効果トランジスタ
KR101427925B1 (ko) 반도체 소자 및 그 제조 방법
US20220102485A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR102335490B1 (ko) 반도체 소자 및 그 제조 방법
KR102335489B1 (ko) 반도체 소자 및 그 제조 방법
US20240297223A1 (en) Silicon carbide semiconductor device
KR102394547B1 (ko) 반도체 소자
US20240128371A1 (en) Semiconductor device and method of manufacturing the same
KR102383221B1 (ko) 반도체 소자
JP3885738B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant