KR20000013572A - 트렌치형 파워 모스펫 및 그 제조방법 - Google Patents
트렌치형 파워 모스펫 및 그 제조방법 Download PDFInfo
- Publication number
- KR20000013572A KR20000013572A KR1019980032509A KR19980032509A KR20000013572A KR 20000013572 A KR20000013572 A KR 20000013572A KR 1019980032509 A KR1019980032509 A KR 1019980032509A KR 19980032509 A KR19980032509 A KR 19980032509A KR 20000013572 A KR20000013572 A KR 20000013572A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- source
- high concentration
- body region
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 210000000746 body region Anatomy 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 이상적인 에벌런치 다이오드 특성을 유지하면서도 셀의 크기를 줄일 수 있는 트렌치형 모스펫을 구비하는 전력 소자 및 그 제조방법에 관한 것이다. 제1 도전형의 저농도 에피텍셜층은 하나 이상의 서로 상이한 도전형을 갖는 고농도의 반도체 기판 상에 형성되고, 그 표면 근방에 소정의 간격으로 형성된 게이트 트렌치와 게이트 트렌치들 사이에 형성된 소오스 트렌치를 구비한다. 게이트 산화막은 게이트 트렌치의 표면에 형성된다. 게이트 전극은 게이트 트렌치를 채운다. 제1 도전형의 고농도 소오스는 게이트 트렌치와 소오스 트렌치 사이에 형성된다. 제2 도전형의 저농도 바디 영역은 소오스 하부에 형성된다. 제2 도전형의 고농도 바디 영역은 소오스 트렌치 하부에 형성된다. 소오스 전극은 소오스 트렌치를 통해 제2 도전형의 고농도 바디 영역과 접속한다.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 이상적인 에벌런치 다이오드 특성을 유지하면서도 셀의 크기를 줄일 수 있는 트렌치형 모스펫을 구비하는 전력 소자 및 그 제조방법에 관한 것이다.
전력 제어용 반도체 소자로, 현재 파워 모스펫(Power MOSFET)이나 아이지비티(IGBT) 등이 많이 사용되고 있다. 이러한 전력 제어용 반도체 소자는 정상동작 상태에서 전력 손실이 매우 작아야 하며, 시스템의 소형화와 더불어 소형화되는 추세에 있다.
이러한 소형화의 요구에 대응하여, 여러 업체에서는 현재의 플래너(planar) 구조의 디모스펫(Double - diffusion MOSFET) 기술의 한계를 극복하고자 게이트 전극을 트렌치형으로 형성하는 트렌치형 모스펫에 관한 기술을 소개하고 있다. 트렌치형 모스펫은 플래너 구조의 모스펫에 비하여 높은 집적도를 가지기 때문에 낮은 온 저항(Low Rds(on)) 구현이 용이하다.
전력 제어용 반도체 소자로 응용되는 모스펫 제품은 주로 부하(load)로 인덕터(코일)를 사용하고 있으며, 모스펫이 온(on) 상태에서 오프(off) 상태로 바뀔 때 인덕터에 축적된 전류가 모스펫을 통해 소모되어야 하기 때문에 전압이 증가하게 되어, 드레인과 소오스 사이에는 모스펫의 브레이크 다운 전압(BVdss)에 의해 클램핑(clamping)되는 전압이 걸리게 된다.
모스펫의 오프 순간에 높은 전압과 전류가 동시에 드레인과 소오스에 걸리는 상황이 발생하면, 모스펫의 채널영역을 베이스로 하는 기생적으로 생성된 바이폴라 트랜지스터가 온(on)되어 모스펫이 파괴(열화)되기에 이른다. 따라서, 모스펫이 전기적으로 열화되는 것을 방지하기 위해서는, 언급한 기생 바이폴라 트랜지스터가 온되는 것을 최대한 억제하여야 한다.
도 1은 종래의 방법으로 제조된 트렌치형 파워 모스펫을 도시한 단면도로서, 기생 바이폴라 트랜지스터가 온되는 것을 억제하기 위해 통상의 이온주입 공정에 의해 P+ 바디 영역(18)을 형성한 경우이다.
P+ 바디 영역(18)은 모스펫이 오프되어 과도한 역전류와 역전압이 드레인과 소오스 사이에 걸리게 될 때, 언급한 기생 바이폴라 트랜지스터가 온되기 전에 P+ 바디 영역(18)/ N- 에피텍셜층(14)/ N+ 드레인 기판(12)으로된 다이오드에 상기 역전압이 걸리도록 하여 에벌런치 브레이크 다운을 유발함으로써 상기 기생 바이폴라 트랜지스터를 온시키지 않은 상태에서 상기 역전류를 소오스 전극(32)을 통해 외부로 유출시키는 역할을 한다. 따라서, 오프시 모스펫이 전기적으로 열화되는 것을 효과적으로 방지하기 위해서는, 상기 P+ 바디 영역(18)을 트렌치형 게이트 전극(26)보다 깊게 형성하는 것이 중요하다.
상기 P+ 바디 영역(18)은 통상의 이온주입 공정, 즉 기판에 불순물을 주입한 후 확산시키는 공정을 이용하여 형성한다. 이때, 언급한 에벌런치 다이오드 역할을 효과적으로 수행하기 위해, 그 깊이를 상기 트렌치형 게이트 전극(26)보다 깊게 형성하고자 할 경우, 그 측면은 모스펫의 채널영역으로 까지 확산되므로 셀 집적도를 향상시키는데 어려움이 있다. 즉, 측면 확산을 고려하여 트렌치형 게이트 전극(26)과 P+ 바디 영역(18) 사이의 거리는 종방향 확산 깊이의 80% 수준으로 유지되도록 설계해야 하는데, 모스펫의 이상적인 에벌런치 다이오드 특성을 유지하면서 채널영역의 문턱전압의 산포를 방지하기 위해서는 필연적으로 셀의 크기가 커져야 한다.
도 1에 있어서, 미설명된 도면부호 "16"은 P- 바디 영역을, "20"은 소오스를, "22"는 게이트 트렌치를, "24"는 게이트 산화막을, "28"은 절연막을, 그리고 "30"은 소오스 접촉창을 의미한다.
본 발명의 목적은 이상적인 에벌런치 다이오드 특성을 유지하면서도 셀의 크기를 줄일 수 있는 트렌치형 모스펫을 구비하는 전력 소자를 제공하는데 있다.
본 발명의 다른 목적은 상기 전력 소자를 제조하는데 있어서 가장 적합한 제조방법을 제공하는데 있다.
도 1은 종래의 방법으로 제조된 트렌치형 파워 모스펫을 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 의한 방법으로 제조된 트렌치형 파워 모스펫을 도시한 단면도이다.
도 3 내지 도 6은 상기 도 2의 트렌치형 파워 모스펫을 제조하기 위한 본 발명에 의한 일 실시예의 방법을 설명하기 위해 도시한 단면도들이다.
상기 목적을 달성하기 위한, 본 발명에 의한 트렌치형 모스펫을 구비하는 전력 소자는, 하나 이상의 서로 상이한 도전형을 갖는 고농도의 반도체 기판과, 상기 반도체 기판 상에 형성되고 그 표면 근방에 소정의 간격으로 형성된 게이트 트렌치와 상기 게이트 트렌치들 사이에 형성된 소오스 트렌치를 구비하는 제1 도전형의 저농도 에피텍셜층과, 상기 게이트 트렌치의 표면에 형성된 게이트 산화막과, 상기 게이트 트렌치를 채우는 게이트 전극과, 상기 게이트 트렌치와 소오스 트렌치 사이에 형성된 제1 도전형의 고농도 소오스와, 상기 소오스 하부에 형성된 제2 도전형의 저농도 바디 영역과, 상기 소오스 트렌치 하부에 형성된 제2 도전형의 고농도 바디 영역과, 상기 소오스 트렌치를 통해 상기 제2 도전형의 고농도 바디 영역과 접속하는 소오스 전극을 구비한다.
이때, 상기 게이트 트렌치는 상기 소오스 트렌치와는 유사한 깊이를 갖고, 상기 제2 도전형의 저농도 바디 영역보다는 깊다. 또한, 상기 트렌치 하부에 형성된 제2 도전형의 고농도 바디 영역은 상기 게이트 트렌치보다 깊은 곳에 위치한다.
상기 소오스 전극은 상기 제2 도전형의 고농도 바디 영역과 오믹 접촉을 이루는 금속 물질로 되어 있다.
상기 반도체 기판은 고농도의 P형 기판 상에 고농도의 N형 기판이 적층된 구조이고, 상기 에피텍셜층은 저농도의 N형의 도전형을 가지며, 상기 소오스는 고농도의 N형의 도전형을 가지고, 상기 저농도의 바디 영역은 저농도의 P형 도전형을 가지며, 상기 고농도의 바디 영역은 고농도의 P형 도전형을 가지거나, 상기 반도체 기판은 고농도의 N형 기판이고, 상기 에피텍셜층은 저농도의 N형의 도전형을 가지며, 상기 소오스는 고농도의 N형의 도전형을 가지고, 상기 저농도의 바디 영역은 저농도의 P형 도전형을 가지며, 상기 고농도의 바디 영역은 고농도의 P형 도전형을 가진다.
상기 다른 목적을 달성하기 위한, 본 발명에 의한 트렌치형 모스펫을 구비하는 전력 소자의 제조방법은, 하나 이상의 서로 상이한 도전형을 갖는 고농도의 반도체 기판을 형성하는 단계와, 상기 반도체 기판 상에 제1 도전형의 저농도 에피텍셜층을 형성하는 단계와, 상기 에피텍셜층 표면근방에 제2 도전형의 저농도 바디 영역을 형성하는 단계와, 상기 에피텍셜층을 부분적으로 식각하여 게이트 트렌치를 형성하는 단계와, 상기 게이트 트렌치 내벽에 게이트 산화막을 형성하는 단계와, 상기 게이트 트렌치 내부를 채우는 모양의 게이트 전극을 형성하는 단계와, 기판 전면의 표면 근방에 제1 도전형의 고농도 소오스를 형성하는 단계와, 상기 게이트 트렌치들 사이에 소오스 트렌치를 형성하는 단계와, 상기 소오스 트렌치 하부의 에피텍셜층에 제2 도전형의 고농도 바디 영역을 형성하는 단계와, 상기 소오스와 상기 고농도의 바디 영역과 공통으로 접속하는 소오스 전극을 형성하는 단계를 구비한다.
이때, 상기 소오스 트렌치는, 상기 소오스까지 형성되어 있는 에피텍셜층 전면에 절연물질층을 형성한 후 이를 패터닝하여 상기 소오스 트렌치가 형성될 영역의 에피텍셜층을 노출시키는 단계와, 패터닝된 상기 절연물질층을 식각마스크로 한 이방성식각으로 상기 에피텍셜층을 부분적으로 식각하는 단계로 형성한다.
상기 고농도의 바디 영역은, 상기 소오스 트렌치의 내벽에 상기 소오스 트렌치의 측벽으로 이온이 주입되는 것을 방지하기 위한 측벽 이온주입 방지막을 형성하는 단계와, 상기 소오스 트렌치의 하부의 에피텍셜층으로 불순물을 주입하여 불순물 주입층을 형성하는 단계와, 열처리를 행하여 상기 불순물 주입층에 주입되어 있는 불순물을 확산시킴으로써 상기 고농도의 바디 영역을 형성하는 단계로 형성한다. 이때, 상기 불순물 확산은 상기 고농도의 바디 영역이 상기 게이트 트렌치보다 깊이 형성되도록 조절된다.
상기 소오스 전극은, 상기 소오스가 부분적으로 노출되도록 상기 절연물질층을 식각함으로서 소오스 접촉창을 형성하는 단계와, 결과물 기판 전면 상에 금속물질층을 형성한 후 이를 패터닝함으로써 상기 접촉창을 통해 상기 소오스와 고농도의 바디 영역과 접속하는 상기 소오스 전극을 형성하는 단계로 형성한다.
따라서, 본 발명에 의하면, 고농도 바디 영역을 측면 확산없이 게이트 전극보다 더 깊이 형성할 수 있으므로 이상적인 에벌런치 다이오드 특성을 유지하면서도 셀의 크기를 줄일 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예에 의한 트렌치형 모스펫을 구비하는 전력 소자와 이를 제조하는 방법을 더욱 상세하게 설명하고자 한다.
도 2는 본 발명의 일 실시예에 의한 방법으로 제조된 트렌치형 파워 모스펫을 도시한 단면도이다.
도 2의 트렌치형 파워 모스펫은 제1 도전형의 고농도의 반도체 기판(40) 상에 형성되고, 그 표면 근방에 소정의 간격으로 형성된 게이트 트렌치(48)과 상기 게이트 트렌치(48)들 사이에 형성된 소오스 트렌치(62)를 갖는 제1 도전형의 저농도 에피텍셜층(42)을 구비한다. 상기 게이트 트렌치(48)의 깊이와 소오스 트렌치(62)의 깊이는 거의 유사하다. 상세히 설명하면, 상기 소오스 트렌치(62)의 깊이는 상기 게이트 트렌치(48)의 깊이와 같거나, 이후에 소개될 고농도 바디 영역(66)의 정션 깊이만큼 상기 게이트 트렌치(48)보다 얕거나, 상기 고농도 바디 영역(66)이 상기 고농도의 반도체 기판(40)과 정션을 이루지않을 만큼 상기 게이트 트렌치(48)보다 깊다. 즉, 상기 소오스 트렌치(62)는 고농도 바디 영역(66)과 저농도 에피텍셜층(42)의 정션부가 상기 게이트 트렌치(48)보다 깊게 형성될 수 있을 정도의 깊이로 형성되어 있다.
상기 게이트 트렌치(48)의 내벽에는 게이트 산화막(50)이 형성되어 있고, 게이트 전극(52)은 상기 게이트 트렌치(48)를 완전히 채우는 모양으로 형성되어 있다. 상기 게이트 트렌치(48)와 소오스 트렌치(62) 사이의 에피텍셜층 표면 근방에는 제1 도전형의 고농도 소오스(58)가 형성되어 있고, 상기 소오스(58) 하부에는 제2 도전형의 저농도 바디 영역(44)이 형성되어 있다. 이때, 상기 저농도 바디 영역(44)의 깊이는 상기 게이트 트렌치(48)의 깊이보다 더 깊지 않다. 즉, 상기 저농도 바디 영역(44)과 에피텍셜층(42) 사이의 정션의 깊이는 상기 게이트 트렌치(48)의 깊이보다 깊지 않다.
제2 도전형의 고농도 바디 영역(66)은 상기 소오스 트렌치(62) 하부의 에피텍셜층에 형성되어 있다. 이때, 상기 고농도 바디 영역(66)은 상기 게이트 트렌치(48)보다 깊은 곳에 위치한다. 즉, 상기 고농도 바디 영역(66)과 에피텍셜층(42) 사이의 정션은 상기 게이트 트렌치(48)보다 깊은 곳에 위치한다. 소오스 전극(68)은 상기 소오스(58) 및 제2 도전형의 고농도 바디 영역(66)과 공통으로 접속한다. 이때, 상기 소오스 전극(68)은 상기 고농도 바디 영역(66)과 오믹 접촉을 이루는 금속 물질로 되어 있다.
본 발명의 일 실시예에 의한 트렌치형 파워 모스펫의 고농도 바디 영역(66)은 게이트 트렌치(48)와 유사한 깊이의 소오스 트렌치(62) 하부에 형성되어 있으므로 상기 게이트 트렌치(48)보다 더 깊은 곳에 위치하고, 채널영역(게이트 산화막(50) 근방의 저농도 바디 영역(44))으로의 측면 확산이 없다. 또한, 상기 고농도 바디 영역(66)의 깊이는 상기 소오스 트렌치(62)의 깊이 조절로 용이하게 조절될 수 있다.
고농도 바디 영역(66)의 깊이가 게이트 트렌치(48) 보다 얕은 경우는, 모스펫 오프시, 모스펫의 브레이크 다운이 게이트 트렌치(48)의 모서리쪽에서 먼저 발생하여 오프 초기부터 소오스(58) 아래쪽으로 전류가 흐르기 때문에 저농도 바디 영역(44)에서의 전압 감소에 의해 상기 저농도 바디 영역(44)을 베이스로 하는 기생 바이폴라 트랜지스터의 턴-온이 쉽게 일어나므로 소자의 열화를 효과적으로 방지할 수 없다.
도 2의 트렌치형 파워 모스펫에 의하면, 고농도 바디 영역(66)을 소오스 트렌치(62) 하부의 에피텍셜층에만 형성함으로써, 첫째, 소자의 집적도 향상이 용이하다. 즉, 측면 확산이 없으므로 소자의 크기가 줄어들더라도 모스펫의 채널영역의 불순물 농도가 상기 고농도 바디 영역(66)에 의해 영향을 받아 문턱전압이 변형되는 현상이 발생하지 않는다. 둘째, 모스펫의 브레이크 다운 전압(BVdss)은 소오스 트렌치(62) 하부에 형성된 고농도 바디 영역(66)과 저농도 에피텍셜층 (즉, 드리프트층)(42)과 고농도의 반도체 기판(40)으로 된 에벌런치 다이오드에 모두 인가되기 때문에, 오프시, 역전류는 상기 에벌런치 다이오드를 통해 흐르게 되므로 기생 바이폴라 트랜지스터의 턴-온이 일어나지 않는다.
따라서, 도 2의 트렌치형 파워 모스펫에 의하면, 소자 집적도를 향상시킬 수 있을 뿐만아니라, 소자의 열화를 효과적으로 방지할 수 있다.
상기 도 2는 N형의 파워 모스펫에 대해 설명하고 있으나, 본 발명의 기술적 사상은 상기 반도체 기판(40)은 고농도의 P형 기판 상에 고농도의 N형 기판이 적층된 구조이고, 상기 에피텍셜층(42)은 저농도의 N형의 도전형을 가지며, 상기 소오스(58)는 고농도의 N형의 도전형을 가지고, 상기 저농도의 바디 영역(44)은 저농도의 P형 도전형을 가지며, 상기 고농도의 바디 영역(66)은 고농도의 P형 도전형을 가지는 아이지비티(IGBT) 소자와, P형의 파워 모스펫 및 다른 도전형의 아이지비티 소자에도 적용될 수 있음은 물론이다.
상기 도 2에서, N+ 또는 P+는 각각 고농도의 N형 또는 고농도의 P형을 의미하고, N- 또는 P-는 각각 저농도의 N형 또는 P형을 의미한다.
도 3 내지 도 6은 상기 도 2의 트렌치형 파워 모스펫을 제조하기 위한 본 발명에 의한 일 실시예의 방법을 설명하기 위해 도시한 단면도들이다. 도 3 내지 도 6에 있어서, 상기 도 2에서 설명한 도면부호와 동일한 부호는 동일한 부재를 의미한다.
먼저, 도 3은 제1 도전형의 저농도의 에피텍셜층(42)과 제2 도전형의 저농도의 바디 영역(44)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 제1 도전형의 고농도의 반도체 기판(40) 상에 통상의 에피텍셜층 성장 방식으로 상기 제1 도전형의 저농도의 에피텍셜층(42)을 형성하는 단계와, 상기 에피텍셜층(42) 전표면 근방에 제2 도전형의 불순물을 저농도로 주입하여 그 표면 근방에 제2 도전형의 저농도 불순물 주입층(도시되지 않음)을 형성하는 단계와, 상기 에피텍셜층(42) 상에 열산화 방식으로 열산화막(46)을 형성함과 동시에 상기 불순물 주입층 내에 주입되어 있는 불순물을 확산시킴으로써 상기 저농도의 바디 영역(44)을 형성하는 단계로 진행한다.
상기 저농도의 바디 영역(44) 형성 후, 상기 열산화막을 제거한다.
도 4는 게이트 트렌치(48), 게이트 전극(52) 및 소오스 형성을 위한 고농도 불순물 주입층(56)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 통상의 사진 식각을 행하여 상기 저농도의 바디 영역(44)보다는 깊은 게이트 트렌치(48)를 상기 에피텍셜층(42)에 부분적으로 형성하는 단계와, 상기 게이트 트렌치(48) 표면을 소프트 식각한 후 희생산화를 행함으로써 상기 게이트 트렌치(48)의 표면을 처리하는 단계와, 상기 게이트 트렌치(48)의 내벽 상에 게이트 산화막(50)을 형성하는 단계와, 결과물 기판 전면에, 예컨대 불순물이 도우프된 다결정실리콘을 상기 게이트 트렌치(48)가 완전히 매립될 정도의 두께로 증착한 후 이를 예컨대 화학 물리적 폴리슁과 같은 방식으로 식각함으로써 상기 게이트 트렌치(48)를 채운 모양의 게이트 전극(52)을 형성하는 단계와, 결과물 기판 전면에 제1 도전형의 불순물을 고농도로 주입함으로써 상기 게이트 트렌치(48) 사이의 저농도의 바디 영역(44)의 표면 근방에 상기 소오스 형성을 위한 고농도 불순물 주입층(56)을 형성하는 단계로 진행한다.
도 5는 소오스 트렌치(62) 및 고농도의 바디 영역(66)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 상기 소오스 형성을 위한 고농도 불순물 주입층(도 4의 56)까지 형성한 결과물 기판 전면 상에, 예컨대 화학 기상 증착방식과 같은 증착방법으로 절연물질층을 형성함과 동시에 상기 소오스 형성을 위한 고농도 불순물 주입층 내에 주입되어 있는 불순물을 확산하여 소오스(58)를 형성하는 단계와, 상기 절연물질층을 부분적으로 식각함으로써 게이트 트렌치(48) 사이의 영역을 부분적으로 노출시키는 창을 갖는 절연물질층 패턴(60a)을 형성하는 단계와, 상기 절연물질층 패턴(60a)을 식각마스크로 한 이방성식각을 행함으로써 상기 소오스 트렌치(62)를 형성하는 단계와, 상기 소오스 트렌치(62)의 내벽에 상기 소오스 트렌치의 측벽으로 불순물 이온이 주입되는 것을 방지하기 위한 측벽 이온주입 방지막(64)을 형성하는 단계와, 상기 소오스 트렌치(62) 하부 (즉, 보텀(bottom))의 에피텍셜층으로 제2 도전형의 불순물을 고농도로 주입하여 제2 도전형의 고농도 불순물 주입층을 형성하는 단계와, 결과물 기판을 열처리하여 상기 불순물 주입층에 주입되어 있는 불순물을 확산시킴으로써 상기 고농도의 바디 영역(66)을 형성하는 단계로 진행한다.
이때, 상기 소오스(58) 형성을 위한 불순물 확산 단계는 언급한 바와 같이 상기 절연물질층을 형성하는 단계와 동시에 진행할 수도 있고, 측벽 이온주입 방지막(64)을 형성하는 단계와 동시에 진행할 수도 있다. 상기 측벽 이온주입 방지막(64)은, 예컨대 화학 기상 증착(CVD)된 산화막이나 열산화막과 같은 절연막이다. 또한, 상기 소오스 트렌치(62)는, 도 2에서 설명한 바와 같이, 상기 게이트 트렌치(48)와 유사한 깊이로 형성한다.
상기 고농도의 바디 영역(66)은 상기 게이트 트렌치(48)보다 더 깊은 곳에 위치하도록 형성한다.
도 6은 소오스 전극(68)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 상기 측벽 이온주입 방지막을 제거한 후, 상기 절연물질층 패턴(도 5의 60a)을 다시 사진 식각함으로써 상기 소오스(58)와 소오스 트렌치(62)를 노출시키는 단계와, 결과물 기판 전면 상에, 예컨대 상기 고농도의 바디 영역(66) 또는 소오스(58) 및 저농도의 바디 영역(44)과 오믹 접촉을 형성하는 금속 물질을 증착한 후 패터닝함으로써 상기 소오스(58) 및 고농도의 바디 영역(66)과 공통으로 접속하는 상기 소오스 전극(68)을 형성하는 단계로 진행한다.
이때, 상기 측벽 이온주입 방지막이 상기 절연물질층 패턴에 대한 식각선택비가 낮은 물질로 되어 있을 경우, 상기 측벽 이온주입 방지막을 제거하는 단계와 절연물질층 패턴을 식각하는 단계는 동시에 진행한다.
상기 도 3 내지 도 6에서는 N형의 트렌치형 파워 모스펫을 예를 들어 그 공정을 설명하였으나, 본 발명의 기술적 사상은 도 2에서 언급한 바와 같은 다른 소자를 제조할 때도 적용할 수 있음은 물론이다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 트렌치형 모스펫을 구비하는 전력 소자 및 그 제조방법에 의하면, 고농도 바디 영역을 측면 확산없이 게이트 전극보다 더 깊이 형성할 수 있으므로 이상적인 에벌런치 다이오드 특성을 유지하면서도 셀의 크기를 줄일 수 있다.
Claims (13)
- 하나 이상의 서로 상이한 도전형을 갖는 고농도의 반도체 기판;상기 반도체 기판 상에 형성되고 그 표면 근방에 소정의 간격으로 형성된 게이트 트렌치와 상기 게이트 트렌치들 사이에 형성된 소오스 트렌치를 구비하는 제1 도전형의 저농도 에피텍셜층;상기 게이트 트렌치의 표면에 형성된 게이트 산화막;상기 게이트 트렌치를 채우는 게이트 전극;상기 게이트 트렌치와 소오스 트렌치 사이에 형성된 제1 도전형의 고농도 소오스;상기 소오스 하부에 형성된 제2 도전형의 저농도 바디 영역;상기 소오스 트렌치 하부에 형성된 제2 도전형의 고농도 바디 영역; 및상기 소오스 트렌치를 통해 상기 제2 도전형의 고농도 바디 영역과 접속하는 소오스 전극을 포함하는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자.
- 제1항에 있어서,상기 게이트 트렌치와 상기 소오스 트렌치는 유사한 깊이를 갖는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자.
- 제1항에 있어서,상기 게이트 트렌치의 깊이는 상기 제2 도전형의 저농도 바디 영역보다 깊은 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자.
- 제1항에 있어서,상기 트렌치 하부에 형성된 제2 도전형의 고농도 바디 영역은 상기 게이트 트렌치보다 깊은 곳에 위치하는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자.
- 제1항에 있어서,상기 소오스 전극은 상기 제2 도전형의 고농도 바디 영역과 오믹 접촉을 이루는 금속 물질로 되어 있는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자.
- 제1항에 있어서,상기 반도체 기판은 고농도의 P형 기판 상에 고농도의 N형 기판이 적층된 구조이고, 상기 에피텍셜층은 저농도의 N형의 도전형을 가지며, 상기 소오스는 고농도의 N형의 도전형을 가지고, 상기 저농도의 바디 영역은 저농도의 P형 도전형을 가지며, 상기 고농도의 바디 영역은 고농도의 P형 도전형을 가지는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자.
- 제1항에 있어서,상기 반도체 기판은 고농도의 N형 기판이고, 상기 에피텍셜층은 저농도의 N형의 도전형을 가지며, 상기 소오스는 고농도의 N형의 도전형을 가지고, 상기 저농도의 바디 영역은 저농도의 P형 도전형을 가지며, 상기 고농도의 바디 영역은 고농도의 P형 도전형을 가지는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자.
- 하나 이상의 서로 상이한 도전형을 갖는 고농도의 반도체 기판을 형성하는 단계;상기 반도체 기판 상에 제1 도전형의 저농도 에피텍셜층을 형성하는 단계;상기 에피텍셜층 표면근방에 제2 도전형의 저농도 바디 영역을 형성하는 단계;상기 에피텍셜층을 부분적으로 식각하여 게이트 트렌치를 형성하는 단계;상기 게이트 트렌치 내벽에 게이트 산화막을 형성하는 단계;상기 게이트 트렌치 내부를 채우는 모양의 게이트 전극을 형성하는 단계;기판 전면의 표면 근방에 제1 도전형의 고농도 소오스를 형성하는 단계;상기 게이트 트렌치들 사이에 소오스 트렌치를 형성하는 단계;상기 소오스 트렌치 하부의 에피텍셜층에 제2 도전형의 고농도 바디 영역을 형성하는 단계;상기 소오스와 상기 고농도의 바디 영역과 공통으로 접속하는 소오스 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자의 제조방법.
- 제8항에 있어서,상기 소오스 트렌치는, 상기 소오스까지 형성되어 있는 에피텍셜층 전면에 절연물질층을 형성한 후 이 절연물질층을 패터닝하여 상기 소오스 트렌치가 형성될 영역의 에피텍셜층을 노출시키는 단계와, 패터닝된 상기 절연물질층을 식각마스크로 한 이방성식각으로 상기 에피텍셜층을 부분적으로 식각하는 단계로 형성하는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자의 제조방법.
- 제8항에 있어서,상기 소오스 트렌치는 상기 게이트 트렌치의 깊이와 유사한 깊이를 갖도록 형성하는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자의 제조방법.
- 제8항에 있어서,상기 고농도의 바디 영역은, 상기 소오스 트렌치의 내벽에 상기 소오스 트렌치의 측벽으로 이온이 주입되는 것을 방지하기 위한 측벽 이온주입 방지막을 형성하는 단계와, 상기 소오스 트렌치의 하부의 에피텍셜층으로 불순물을 주입하여 불순물 주입층을 형성하는 단계와, 열처리를 행하여 상기 불순물 주입층에 주입되어 있는 불순물을 확산시킴으로써 상기 고농도의 바디 영역을 형성하는 단계로 형성하는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자의 제조방법.
- 제11항에 있어서,상기 불순물 확산은 상기 고농도의 바디 영역이 상기 게이트 트렌치보다 깊이 형성되도록 조절되는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자의 제조방법.
- 제9항에 있어서,상기 소오스 전극은, 상기 소오스가 부분적으로 노출되도록 상기 절연물질층을 식각함으로서 소오스 접촉창을 형성하는 단계와, 결과물 기판 전면 상에 금속물질층을 형성한 후 이를 패터닝함으로써 상기 접촉창을 통해 상기 소오스와 고농도의 바디 영역과 접속하는 상기 소오스 전극을 형성하는 단계로 형성하는 것을 특징으로 하는 트렌치형 모스펫을 구비하는 전력 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032509A KR20000013572A (ko) | 1998-08-11 | 1998-08-11 | 트렌치형 파워 모스펫 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032509A KR20000013572A (ko) | 1998-08-11 | 1998-08-11 | 트렌치형 파워 모스펫 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000013572A true KR20000013572A (ko) | 2000-03-06 |
Family
ID=19546905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980032509A KR20000013572A (ko) | 1998-08-11 | 1998-08-11 | 트렌치형 파워 모스펫 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000013572A (ko) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030076804A (ko) * | 2002-03-21 | 2003-09-29 | 세미웰반도체 주식회사 | 트렌치 게이트 구조를 갖는 반도체 장치 및 그 제조방법 |
| KR100462365B1 (ko) * | 2001-10-25 | 2004-12-17 | 매그나칩 반도체 유한회사 | 매몰 트랜지스터를 갖는 고전압 반도체 소자 및 그 제조방법 |
| KR100713929B1 (ko) * | 2006-02-24 | 2007-05-07 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| KR100902585B1 (ko) * | 2007-12-28 | 2009-06-11 | 주식회사 동부하이텍 | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 |
| US7560770B2 (en) | 2006-08-25 | 2009-07-14 | Hynix Semiconductor Inc. | MOSFET device suppressing electrical coupling between adjoining recess gates and method for manufacturing the same |
| KR100940642B1 (ko) * | 2007-12-28 | 2010-02-05 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| CN108550618A (zh) * | 2013-03-05 | 2018-09-18 | 罗姆股份有限公司 | 半导体装置 |
| KR20220059222A (ko) * | 2020-11-02 | 2022-05-10 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220059221A (ko) * | 2020-11-02 | 2022-05-10 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220079261A (ko) * | 2020-12-04 | 2022-06-13 | 현대모비스 주식회사 | 전력 반도체 소자 |
| US11417743B2 (en) | 2013-03-05 | 2022-08-16 | Rohm Co., Ltd. | Semiconductor device with surface insulating film |
| US11961903B2 (en) | 2020-05-26 | 2024-04-16 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623152A (en) * | 1995-02-09 | 1997-04-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| KR19980016057A (ko) * | 1996-08-26 | 1998-05-25 | 김광호 | 전력용 스위칭 소자 제조방법 |
-
1998
- 1998-08-11 KR KR1019980032509A patent/KR20000013572A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623152A (en) * | 1995-02-09 | 1997-04-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| KR19980016057A (ko) * | 1996-08-26 | 1998-05-25 | 김광호 | 전력용 스위칭 소자 제조방법 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462365B1 (ko) * | 2001-10-25 | 2004-12-17 | 매그나칩 반도체 유한회사 | 매몰 트랜지스터를 갖는 고전압 반도체 소자 및 그 제조방법 |
| KR20030076804A (ko) * | 2002-03-21 | 2003-09-29 | 세미웰반도체 주식회사 | 트렌치 게이트 구조를 갖는 반도체 장치 및 그 제조방법 |
| KR100713929B1 (ko) * | 2006-02-24 | 2007-05-07 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| US7560770B2 (en) | 2006-08-25 | 2009-07-14 | Hynix Semiconductor Inc. | MOSFET device suppressing electrical coupling between adjoining recess gates and method for manufacturing the same |
| KR100935192B1 (ko) * | 2006-08-25 | 2010-01-06 | 주식회사 하이닉스반도체 | 모스펫 소자 및 그 제조방법 |
| KR100902585B1 (ko) * | 2007-12-28 | 2009-06-11 | 주식회사 동부하이텍 | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 |
| KR100940642B1 (ko) * | 2007-12-28 | 2010-02-05 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| CN101471381B (zh) * | 2007-12-28 | 2012-09-05 | 东部高科股份有限公司 | 沟槽栅mosfet及其制造方法 |
| CN108550618A (zh) * | 2013-03-05 | 2018-09-18 | 罗姆股份有限公司 | 半导体装置 |
| US11417743B2 (en) | 2013-03-05 | 2022-08-16 | Rohm Co., Ltd. | Semiconductor device with surface insulating film |
| US11929394B2 (en) | 2013-03-05 | 2024-03-12 | Rohm Co., Ltd. | Semiconductor device with voltage resistant structure |
| US11967627B2 (en) | 2013-03-05 | 2024-04-23 | Rohm Co, Ltd. | Wide band gap semiconductor device with surface insulating film |
| US11961903B2 (en) | 2020-05-26 | 2024-04-16 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
| KR20220059222A (ko) * | 2020-11-02 | 2022-05-10 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220059221A (ko) * | 2020-11-02 | 2022-05-10 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220079261A (ko) * | 2020-12-04 | 2022-06-13 | 현대모비스 주식회사 | 전력 반도체 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562001B1 (ko) | 전력 반도체 장치 제조 방법 | |
| US5474943A (en) | Method for fabricating a short channel trenched DMOS transistor | |
| KR100958421B1 (ko) | 전력 소자 및 그 제조방법 | |
| KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
| JP3954493B2 (ja) | パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 | |
| KR100773380B1 (ko) | 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 ｍｏｓｆｅｔ | |
| KR100714239B1 (ko) | 고밀도 모스-게이트 파워 디바이스 및 이를 형성하는 공정 | |
| US6586800B2 (en) | Trench-gate semiconductor devices | |
| US6825105B2 (en) | Manufacture of semiconductor devices with Schottky barriers | |
| KR101572476B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US5930630A (en) | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure | |
| JPH08181313A (ja) | 横型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| WO1997033320A1 (en) | Trenched dmos transistor with lightly doped tub | |
| JP2004335990A (ja) | Ｍｉｓ型半導体装置 | |
| US6784488B2 (en) | Trench-gate semiconductor devices and the manufacture thereof | |
| JP4063353B2 (ja) | トレンチゲート型ｍｏｓ電界効果トランジスタの製造方法 | |
| KR20000013572A (ko) | 트렌치형 파워 모스펫 및 그 제조방법 | |
| US7682889B2 (en) | Trench field effect transistor and method of making it | |
| KR20000014215A (ko) | 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법 | |
| KR20000027006A (ko) | 디모스(dmos) 트랜지스터 및 그 제조방법 | |
| EP0776048A2 (en) | MOS gated device base region with high breakdown resistance | |
| JP2002505811A (ja) | 電界効果半導体装置の製造方法 | |
| KR100272175B1 (ko) | 전력소자 및 그 제조방법 | |
| KR19990069530A (ko) | 향상된 애벌런치 특성을 갖는 전력 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |