KR100713929B1 - 모스펫 소자의 제조방법 - Google Patents

Abstract

본 발명은 모스펫 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, I- 타입으로 수 개의 액티브영역들이 한정된 반도체기판을 마련하는 단계와, 기판 상에 게이트 형성 영역을 노출시키며, 상기 기판 액티브영역에서는 소오스 형성 영역으로 소정 간격 쉬프트되고, 상기 기판 액티브영역 외에서는 드레인 형성 영역으로 소정 간격 쉬프트된 물결-타입의 감광막패턴을 형성하는 단계와, 감광막패턴을 식각마스크로 이용해서 노출된 기판 게이트 형성 영역 부분을 이방성 식각하여 제1홈을 형성하는 단계와, 감광막패턴을 제거하는 단계와, 제1홈의 측벽에 희생 스페이서를 형성하는 단계와, 희생 스페이서를 식각마스크로 이용해서 제1홈 저면 아래의 기판 부분을 등방성 식각하여 제1홈을 포함해서 벌브형 프로파일을 갖는 제2홈을 형성하는 단계와, 희생 스페이서를 제거하는 단계 및 제2홈을 포함한 기판 상에 리세스 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

모스펫 소자의 제조방법{Method of manufacturing MOSFET device}

도 1은 종래의 문제점을 나타낸 도면.

도 2a 내지 도 2d는 본 발명에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 평면도.

도 3은 도 2d의 A-A'선에 따른 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

10: 반도체기판 20: 물결-타입의 감광막패턴

30: 제2홈 40: 게이트

100: I-타입의 액티브영역 200: 필드산화막

S,D: 소오스/드레인영역

B간격: 액티브영역에서의 이웃하는 게이트와의 거리

C간격: 필드산화막에 형성된 게이트간의 거리

D간격: 소오스영역와 연결되는 후속 콘택플러그의 폭

본 발명은 반도체 소자의 제조방법에 관한 것으로써, 보다 상세하게는, 벌브 형 리세스 게이트를 갖는 반도체 소자의 리세스 게이트 형성방법에 관한 것이다.

고집적 메모리 소자나 고집적 소자(ULSI)를 제조하기 위해서는 디자인 룰(design rule)이 더욱 작아지고 있으며 복잡해지고 있다. 소자의 고집적을 위해서는 소자의 사이즈가 축소되고 있으며 이러한 축소화 경향은 날로 심화되고 있다. 이러한 추세는 저장 단위가 되는 셀 트랜지스터 뿐만 아니라 주변 회로의 트랜지스터의 채널 길이가 감소되고 있는 실정이다.

이렇게, 채널 길이의 감소로 인해 기판의 도핑 농도는 증가되고, 이로 인해, 전기장이 증가함에 따라, 누설전류가 증가하게 된다. 따라서, 결과적으로 안정적인 트랜지스터 특성을 얻기가 어려워진다.

한편, 상기와 같은 문제점, 즉, 단채널효과를 방지하기 위한 방법으로 반도체 기판을 리세스(recess), 즉, 기판을 식각해서 홈을 형성한 후, 상기 홈 상에 게이트를 형성하여 유효채널길이(effectine channel length)를 증가시키는 리세스 게이트(recess gate)에 대한 연구가 활발히 진행되고 있다.

상기와 같은 리세스 게이트는 채널 도핑 농도를 줄일 수 있어서 데이타 유지 시간(Data Retention Time)을 늘릴 수 있어 셀의 특성을 향상시킬 수 있다.

한편, 유효 채널 길이를 증가시키기 위한 방법으로 홈 형성시, 벌브 프로파일(bulb profile)을 갖는 홈을 형성한 후, 상기 홈 상에 게이트를 형성하여 채널 길이(channel length)를 확보함으로서, 유효 채널 길이(effectine channel length)를 증가시키는 벌브형 프로파일을 갖는 리세스 게이트(recess gate)에 대한 연구가 활발히 진행되고 있다.

그러나, 상기 벌브형 프로파일을 갖는 리세스 게이트는 다음과 같은 문제점이 있다. 먼저, 홈 형상이 벌브 형상임에 따라, 인접 게이트와의 거리가 좁아지게 되어 문제점으로 인해, 이웃 게이트(neighbor gate)의 영향을 크게 받게 된다. 도 1에 나타낸 바와 같이, 이웃 게이트의 전기장(E-field) 영향으로 문턱전압(Vt)의 쉬프트(shift) 현상을 볼 수 있다. 다시말해, 이웃 게이트의 전기장이 "0Ｖ" 일 때는, 대략, 문턱전압이 0.6Ｖ 정도가 되며, 이웃 게이트의 전기장이 "3.5Ｖ" 일 때는, 대략 문턱전압이 0.5Ｖ으로 낮아지는 것을 볼 수 있다. 상기와 같은 문제점은, 소오스와 드레인간 펀치(punch)의 주요한 원인이 되어 소자의 특성을 저하시킨다.

또한, 상기 벌브형 프로파일을 갖는 리세스 게이트는 공정 방식이 복잡하다는 문제점이 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 이웃 게이트와의 거리를 증가시켜, 인접 게이트 전기장의 영향을 최소화 시킬 수 있는 모스펫 소자의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, I- 타입으로 수 개의 액티브영역들이 한정된 반도체기판을 마련하는 단계; 기판 상에 게이트 형성 영역을 노출시키며, 상기 기판 액티브영역에서는 소오스 형성 영역으로 소정 간격 쉬프트되고, 상기 기판 액티브영역 외에서는 드레인 형성 영역으로 소정 간격 쉬프트된 물결-타입의 감광막패턴을 형성하는 단계; 감광막패턴을 식각마스크로 이용해서 노출 된 기판 게이트 형성 영역 부분을 이방성 식각하여 제1홈을 형성하는 단계; 감광막패턴을 제거하는 단계; 제1홈의 측벽에 희생 스페이서를 형성하는 단계; 희생 스페이서를 식각마스크로 이용해서 제1홈 저면 아래의 기판 부분을 등방성 식각하여 제1홈을 포함해서 벌브형 프로파일을 갖는 제2홈을 형성하는 단계; 희생 스페이서를 제거하는 단계; 및 제2홈을 포함한 기판 상에 리세스 게이트를 형성하는 단계;를 포함하는 모스펫 소자의 제조방법을 제공한다.

여기서, 상기 물결-타입의 감광막패턴은 기판 액티브영역에서는 소오스 형성 영역으로 30∼200Å 간격만큼 쉬프트된 형상을 가지며, 상기 기판 액티브영역 외에서는 드레인 형성 영역으로 30∼200Å 간격만큼 쉬프트된 형상을 갖는 것을 특징으로 한다.

상기 물결-타입의 감광막패턴은 인접한 액티브영역의 에지 부분과 이격하도록 형성하는 것을 특징으로 한다.

상기 물결-타입의 감광막패턴은 인접한 액티브영역의 에지 부분과 30∼200Å 간격만큼 이격하도록 형성하는 것을 특징으로 한다.

상기 제1홈의 측벽에 스페이서를 형성하는 단계는, 상기 제1홈을 포함한 기판 전면 상에 균일한 두께로 희생 스페이서용 절연막을 증착하는 단계와, 상기 제1홈의 측벽에 희생 스페이서용 절연막이 잔류되도록 상기 희생 스페이서용 절연막을 전면 식각하는 단계를 포함하는 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 벌브형 프로파일을 갖는 리세스 게이트를 형성하는 것으로, I-타입의 액티브영역을 한정하는 기판의 게이트 형성 영역 부분을 식각하여 제1홈을 형성할 때, 물결-타입의 감광막패턴을 이용하여 수행하도록 한다. 여기서, 상기 물결-타입의 감광막패턴은 기판 액티브영역에서는 소오스영역으로 소정 간격만큼 쉬프트된 형상을 가지며, 상기 기판 액티브영역 외에서는 드레인영역으로 소정 간격만큼 쉬프트된 형상을 갖는다. 상기 제1홈 저면 아래의 기판 부분을 등방성 식각하여 제1홈을 포함해서 벌브형 프로파일을 갖는 제2홈을 형성한다.

이렇게 하면, 상기 벌브형 프로파일을 갖는 제2홈 상에 게이트를 형성하게 되면, 이웃 게이트와의 거리는 증가되어 인접 게이트의 전기장의 영향을 최소화 할 수 있다.

자세하게, 도 2a 내지 도 2d은 본 발명에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 평면도로서, 이를 설명하면 다음과 같다.

도 2a을 참조하면, I- 타입으로 수 개의 액티브영역(100)들이 한정된 반도체기판(10)을 마련한다. 여기서, 도 1에 도시된 액티브영역(100)의 타입을 I-타입(I-type)이라 한다. 상기 기판의 액티브영역 외 부분에 STI(Shallow Trench Isolation) 공정에 따라 필드산화막(200)을 형성한다.

도 2b를 참조하면, 상기 기판(10) 상에 게이트 형성 영역을 노출시키는 물결-타입(wave-type)의 감광막패턴(20)을 형성한다. 여기서, 상기 물결-타입의 감광막 패턴(20)은 상기 기판 액티브영역에서는 소오스 형성 영역으로 소정 간격, 바람직하게는, 30∼200Å 간격만큼, 쉬프트(shift)되고, 상기 기판 액티브영역 외에서는, 즉, 상기 필드산화막(200) 부분에서는, 드레인 형성 영역으로 소정 간격, 바람직하게는 30∼200Å 간격만큼 쉬프트(shift)된 형상을 갖는다.

아울러, 상기에서와 전술한 바와 같이, 상기 물결-타입의 감광막 패턴(20)이 기판 필드산화막에서 드레인 형성 영역으로 30∼200Å 간격만큼 쉬프트되면, 인접한 액티브영역의 에지 부분과는 30∼200Å 간격만큼 이격되어 형성된 형상이 된다.

도 2c를 참조하면, 상기 물결-타입의 감광막패턴(20)을 식각마스크로 이용해서 노출된 기판 게이트 형성 영역 부분을 이방성 식각하여 제1홈(미도시)을 형성한 후, 상기 감광막패턴을 제거한다. 그런다음, 상기 제1홈을 포함한 기판 전면 상에 균일한 두께로 희생 스페이서용 절연막을 증착한 후, 이를 전면 식각하여 상기 제1홈의 측벽에 희생 스페이서(미도시)를 형성한다. 다음으로, 상기 희생 스페이서를 식각마스크로 이용해서 제1홈 저면 아래의 기판 부분을 등방성 식각하여 제1홈을 포함해서 벌브형 프로파일을 갖는 제2홈(30)을 형성한 후, 상기 희생 스페이서를 제거한다.

여기서, 본 발명은 벌브형 프로파일을 갖는 홈 형성시, 먼저, 상기 제1홈을 형성하기 위한 감광막패턴을 상기에 전술한 바와 같은, 물결-타입의 감광막패턴을 이용하여 제1홈을 형성하게 되면, 상기 제1홈간의 거리가 종래의 그것보다 증가하게 된다. 그러므로, 상기 제1홈 저면 아래의 기판 부분을 등방성 식각하여 벌브형 프로파일을 갖는 제2홈간의 거리도 종래의 벌브형 프로파일을 갖는 홈간의 거리보 다 증가된 거리를 가질 수 있게된다.

도 2d를 참조하면, 상기 제2홈(30)을 포함한 기판 전면 상에 게이트물질로서, 게이트산화막(미도시), 폴리실리콘막(미도시), 금속실리사이드막(미도시) 및 하드마스크막(미도시)을 차례로 증착한 후, 이들을 식각하여 상기 제2홈을 포함한 기판 상에 벌브형 프로파일을 갖는 리세스 게이트(40)를 형성한다. 그런다음, 상기 게이트 양측의 기판 표면 내에 소오스/드레인영역(미도시)을 형성하여 본 발명에 따른 모스펫 소자를 제조한다.

전술한 바와 같이, 본 발명은, 도3은 도 2d의 A-A'선에 따른 공정 단면도로서, 도 3에 나타낸 바와 같이, 상기 제2홈(30)간의 거리, 즉, 드레인영역(D)간의 거리는 종래의 홈간의 거리보다 대략 60∼400Å 간격이상 증가된다. 따라서, 상기 제2홈(30) 상에 형성된 게이트(40)들도 서로 이웃하는 게이트와의 거리(B간격)가 증가하게 되어, 인접 게이트의 전기장의 영향을 최소화 할 수 있다.

한편, 상기 기판(10) 액티브영역 외 부분에 형성된, 즉, 기판 필드산화막(200)에 형성된 게이트간의 거리(C간격)는 좁아짐에 따라, 소오스영역(S)과 연결되는 후속 콘택플러그의 폭(D간격)은 종래와 그대로 유지할 수 있어, 소자의 특성에는 영향을 주지 않는다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이, 본 발명은 물결-타입(wave type)의 감광막패턴을 이용함으로서, 벌브(bulb)형 프로파일을 갖는 리세스 게이트간의 거리가 증가되어 인접한 게이트의 전기장 영향을 최소화 할 수 있다. 그러므로, 소오스/드레인간의 펀치 특성을 개선할 수 있어 소자의 특성을 향상시킬 수 있다.

결과적으로, 본 발명은 소자의 집적도가 증가됨에 따라 기존 공정 대비 향상된 공정 수율 확보가 가능하므로 생산성 향상에 기여할 수 있다.

Claims (5)

1. I- 타입으로 수 개의 액티브영역들이 한정된 반도체기판을 마련하는 단계;

   상기 기판 상에 게이트 형성 영역을 노출시키며, 상기 기판 액티브영역에서는 소오스 형성 영역으로 소정 간격 쉬프트되고, 상기 기판 액티브영역 외에서는 드레인 형성 영역으로 소정 간격 쉬프트된 물결-타입의 감광막패턴을 형성하는 단계;

   상기 감광막패턴을 식각마스크로 이용해서 노출된 기판 게이트 형성 영역 부분을 이방성 식각하여 제1홈을 형성하는 단계;

   상기 감광막패턴을 제거하는 단계;

   상기 제1홈의 측벽에 희생 스페이서를 형성하는 단계;

   상기 희생 스페이서를 식각마스크로 이용해서 제1홈 저면 아래의 기판 부분을 등방성 식각하여 제1홈을 포함해서 벌브형 프로파일을 갖는 제2홈을 형성하는 단계;

   상기 희생 스페이서를 제거하는 단계; 및

   상기 제2홈을 포함한 기판 상에 리세스 게이트를 형성하는 단계;

   를 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
2. 제 1 항에 있어서,

   상기 물결-타입의 감광막패턴은 기판 액티브영역에서는 소오스 형성 영역으 로 30∼200Å 간격만큼 쉬프트된 형상을 가지며, 상기 기판 액티브영역 외에서는 드레인 형성 영역으로 30∼200Å 간격만큼 쉬프트된 형상을 갖는 것을 특징으로 하는 모스펫 소자의 제조방법.
3. 제 1 항에 있어서,

   상기 물결-타입의 감광막패턴은 인접한 액티브영역의 에지 부분과 이격하도록 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
4. 제 3 항에 있어서,

   상기 물결-타입의 감광막패턴은 인접한 액티브영역의 에지 부분과 30∼200Å 간격만큼 이격하도록 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
5. 제 1 항에 있어서,

   상기 제1홈의 측벽에 스페이서를 형성하는 단계는, 상기 제1홈을 포함한 기판 전면 상에 균일한 두께로 희생 스페이서용 절연막을 증착하는 단계; 및

   상기 제1홈의 측벽에 희생 스페이서용 절연막이 잔류되도록 상기 희생 스페이서용 절연막을 전면 식각하는 단계를 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.

Images