KR970052459A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR970052459A
KR970052459A KR1019950066086A KR19950066086A KR970052459A KR 970052459 A KR970052459 A KR 970052459A KR 1019950066086 A KR1019950066086 A KR 1019950066086A KR 19950066086 A KR19950066086 A KR 19950066086A KR 970052459 A KR970052459 A KR 970052459A
Authority
KR
South Korea
Prior art keywords
film
metal wiring
forming
interlayer insulating
layer
Prior art date
Application number
KR1019950066086A
Other languages
English (en)
Other versions
KR0172542B1 (ko
Inventor
이주일
류형식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066086A priority Critical patent/KR0172542B1/ko
Publication of KR970052459A publication Critical patent/KR970052459A/ko
Application granted granted Critical
Publication of KR0172542B1 publication Critical patent/KR0172542B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 콘택홀의 비정상적인 측면 식각 프로파일로 인하여 금속 배선간 브릿지 또는 금속 배선과 하부의 게이트 전극간의 브릿지가 발생되는 문제를 해소하기 위하여 층간절연막인 BPSG막을 플로우 시킨다음, BPSG막 상부에 접촉 특성이 양호한 TEOS막을 얇게 도포한 후 금속 배선 콘택홀을 형성하는 공정을 실시하고, 금속 배선을 형성하는 것이다.

Description

금속 배선 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 의해 소오스/드레인에 콘택되는 금속 배선을 형성하는 공정을 도시한 단면도.

Claims (6)

  1. 반도체소자의 제조방법에 있어서, 실리콘기판에 모스펫을 형성하고, 그상부에 산화막을 증착하고, 그상부에 층간절연막을 평탄하게 형성하는 단계와, 상기 층간절연막 상부에 감광막과 접촉 특성이 양호한 산화막을 증착하는 단계와, 상기 산화막 상부에 콘택 마스크용 감광막패턴을 형성하고, 상기 감광막패턴을 마스크로 이용한 등방성 왯 식각과 드라이 식각을 차례로 실시하여 상기 모스펫의 소오드/드레인이 노출되는 콘택홀을 형성하는 단계와, 상기 감광막패턴을 제거한다음, 금속층을 증착하고 패턴닝 공정으로 금속 배선을 형성하는 것을 포함하는 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 금속층은 확산방지층, 알루미늄막과 아크층을 순차적으로 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제2항에 있어서, 상기 확산방지층과 아크층은 TiN으로 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제2항에 있어서, 상기 모스펫 상부에 형성하는 산화막은 TEOS 막인 것을 특징으로 하는 금속 배선 형성 방법.
  5. 제1항에 있어서, 상기 층간절연막은 BPSG막 인것을 특징으로 하는 금속 배선 형성 방법.
  6. 제1항에 있어서, 상기 층간절연막 상부에 형성되는 감광막과 접촉 특성이 양호한 산화막은 TEOS막 인것을 특징으로 하는 금속 배선 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066086A 1995-12-29 1995-12-29 금속배선 형성방법 KR0172542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066086A KR0172542B1 (ko) 1995-12-29 1995-12-29 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066086A KR0172542B1 (ko) 1995-12-29 1995-12-29 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052459A true KR970052459A (ko) 1997-07-29
KR0172542B1 KR0172542B1 (ko) 1999-03-30

Family

ID=19447248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066086A KR0172542B1 (ko) 1995-12-29 1995-12-29 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0172542B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713929B1 (ko) * 2006-02-24 2007-05-07 주식회사 하이닉스반도체 모스펫 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713929B1 (ko) * 2006-02-24 2007-05-07 주식회사 하이닉스반도체 모스펫 소자의 제조방법

Also Published As

Publication number Publication date
KR0172542B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970052459A (ko) 금속 배선 형성 방법
KR970052439A (ko) 반도체 소자의 콘택 홀 형성 방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR970003465A (ko) 반도체소자의 콘택홀 형성방법
KR960002649A (ko) 다층절연막 구조를 갖는 반도체 장치 및 제조방법
KR970003475A (ko) 반도체 소자의 금속 배선 방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR970052187A (ko) 반도체 소자의 콘택홀 형성 방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR980005463A (ko) 반도체 소자의 금속 배선 전처리 방법
KR970052505A (ko) 반도체 소자의 금속배선 형성방법
KR960005957A (ko) 다층배선 형성방법
KR970003529A (ko) 반도체 소자 제조시 콘택 방법
KR980005458A (ko) 반도체 소자의 금속 배선 형성 방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR950025869A (ko) 콘택홀 형성방법
KR970008404A (ko) 반도체 소자의 금속층간절연막 형성방법
KR970077216A (ko) 폴리사이드 게이트전극 제조방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR960026211A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 17

EXPY Expiration of term