KR970003465A - 반도체소자의 콘택홀 형성방법 - Google Patents

반도체소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR970003465A
KR970003465A KR1019950016030A KR19950016030A KR970003465A KR 970003465 A KR970003465 A KR 970003465A KR 1019950016030 A KR1019950016030 A KR 1019950016030A KR 19950016030 A KR19950016030 A KR 19950016030A KR 970003465 A KR970003465 A KR 970003465A
Authority
KR
South Korea
Prior art keywords
insulating film
layer
forming
etching
insulating
Prior art date
Application number
KR1019950016030A
Other languages
English (en)
Other versions
KR100367490B1 (ko
Inventor
김승준
신기수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950016030A priority Critical patent/KR100367490B1/ko
Publication of KR970003465A publication Critical patent/KR970003465A/ko
Application granted granted Critical
Publication of KR100367490B1 publication Critical patent/KR100367490B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 반도체기판 상부에 게이트전극을 형성하고 전체표면상부에 제1절연막과 제2절연막을 형성하여 평탄화시킨 다음, 그 상부에 도전층을 형성하고 상기 도전층 상부에 제3절연막을 형성한 다음, 콘택마스크를 이용하여 상기 제3절연막을 완전히 또는 일부 식각하고 상기 제3절연막을 플로우시키거나 플로우공정후에 전면식각하여 상기 콘택마스크보다 작은 크기로 도전층을 노출시킨 다음, 상기 제3절연막을 마스크로 하여 상기 도전층을 식각하고 상기 도전층을 마스크로 하여 습식 또는 건식방법으로 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성함으로써 반도체소자의 특성 및 신회성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 제1실시예에 따른 반도체소자의 콘택홀 형성공정을 도시한 단면도, 제3A도 내지 제3E도는 본 발명의 제2실시예에 따른 반도체소자의 콘택홀 형성공정을 도시한 단면도.

Claims (15)

  1. 반도체기판 상부에 게이트전극을 형성하는 공정과, 상기 게이트전극 상부에 제1절연막을 형성하는 공정과, 상기 제1절연막 상부에 평탄화된 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 도전층을 형성하는 공정과, 상기 도전층 상부에 제3절연막을 형성하는 공정과, 콘택마스크를 이용하여 상기 제3절연막을 일정두께 식각함으로써 홈을 형성하는 공정과, 상기 제3절연막을 플로우시키는 공정과, 상기 제3절연막을 전면식각공정으로 상기 도전층을 노출시킬때까지 식각하는 공정과, 상기 제3절연막을 마스크로 하여 상기 도전층을 식각하는 공정과, 상기 도전층을 식각장벽 및 마스크로 하여 상기 제3절연막, 제2절연막 및 제1절연막을 식각함으로써 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 TEOS 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 제2절연막과 제3절연막은 BPSG 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제1항에 있어서, 상기 홈은 상기 제3절연막 전체두께의 50 내지 95%를 식각하여 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제1항에 있어서, 상기 플로우공정은 질소가스분위기에서 700 내지 900℃의 온도로 실시되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  6. 제1항에 있어서, 상기 도전층 식각공정은 상기 제3절연막과 상기 도전층의 식각선택비 차이를 이용하여 실시되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  7. 제6항에 있어서, 상기 제3절연막과 상기 도전층의 식각선택비는 1 : 5 내지 30인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  8. 제1항에 있어서, 상기 도전층을 마스크로 하여 식각공정은 상기 도전층과 상기 제2, 1절연막의 식각선택비를 1 : 5 내지 15로 실시되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  9. 반도체기판 상부에 게이트전극을 형성하는 공정과, 상기 게이트전극 상부에 제1절연막을 형성하는 공정과, 상기 제1절연막 상부에 평탄화된 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 도전층을 형성하는 공정과, 상기 도전층 상부에 제3절연막을 형성하는 공정과, 콘택마스크를 이용하여 상기 제3절연막을 식각하는 공정과, 상기 제3절연막을 플로우시키는 공정과, 상기 제3절연막을 마스크로 하여 상기 도전층을 식각하는 공정과, 상기 도전층을 식각장벽 및 마스크로 하여 상기 제3절연막 및 일정두께의 제2절연막을 습식식각함으로써 언더컷을 형성하는 공정과, 상기 도전층을 마스크로 하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
  10. 제9항에 있어서, 상기 제1절연막은 TEOS 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  11. 제9항에 있어서, 상기 제2절연막과 제3절연막은 BPSG 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  12. 제9항에 있어서, 상기 제2절연막과 제3절연막은 2000 내지 7000A 두께로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  13. 제9항에 있어서, 상기 제2절연막과 제3절연막은 1 내지 2 : 1의 두께비로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  14. 제9항에 있어서, 상기 도전층은 상기 제1,2,3절연막과 식각선택비 차이를 갖는 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  15. 제9항에 있어서, 상기 콘택홀은 0.05 내지 0.03㎛의 크기로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950016030A 1995-06-16 1995-06-16 반도체소자의콘택홀형성방법 KR100367490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016030A KR100367490B1 (ko) 1995-06-16 1995-06-16 반도체소자의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016030A KR100367490B1 (ko) 1995-06-16 1995-06-16 반도체소자의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR970003465A true KR970003465A (ko) 1997-01-28
KR100367490B1 KR100367490B1 (ko) 2003-04-23

Family

ID=37491150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016030A KR100367490B1 (ko) 1995-06-16 1995-06-16 반도체소자의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100367490B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465604B1 (ko) * 1997-12-31 2005-04-20 주식회사 하이닉스반도체 반도체소자의제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465604B1 (ko) * 1997-12-31 2005-04-20 주식회사 하이닉스반도체 반도체소자의제조방법

Also Published As

Publication number Publication date
KR100367490B1 (ko) 2003-04-23

Similar Documents

Publication Publication Date Title
KR970003465A (ko) 반도체소자의 콘택홀 형성방법
KR100405933B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR960026227A (ko) 반도체소자의 미세콘택 형성방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR960026615A (ko) 반도체소자의 캐패시터 제조방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970063729A (ko) 반도체 장치의 커패시터 제조 방법
KR970052459A (ko) 금속 배선 형성 방법
KR970003484A (ko) 반도체 소자의 제조방법
KR970003981A (ko) 반도체 소자의 캐패시터 제조방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR980005484A (ko) 반도체 소자의 비아콘택홀 형성방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR970003854A (ko) 다층 금속배선 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR970003489A (ko) 반도체소자의 콘택 형성방법
KR970054239A (ko) 비휘발성 메모리장치 및 그 제조방법
KR970018496A (ko) 반도체 소자의 저장전극 형성방법
KR960026855A (ko) 반도체소자의 캐패시터 제조방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법
KR970030355A (ko) 고신뢰성 비아콘택 형성을 위한 금속층간 절연막 형성방법
KR19990055175A (ko) 반도체 소자의 금속 배선 형성 방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR970003469A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee