KR960026615A - 반도체소자의 캐패시터 제조방법 - Google Patents

반도체소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR960026615A
KR960026615A KR1019940040537A KR19940040537A KR960026615A KR 960026615 A KR960026615 A KR 960026615A KR 1019940040537 A KR1019940040537 A KR 1019940040537A KR 19940040537 A KR19940040537 A KR 19940040537A KR 960026615 A KR960026615 A KR 960026615A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
insulating
layer
silicon nitride
Prior art date
Application number
KR1019940040537A
Other languages
English (en)
Inventor
김미란
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940040537A priority Critical patent/KR960026615A/ko
Publication of KR960026615A publication Critical patent/KR960026615A/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체기판 상부에 하부절연층, 제1절연막 및 제2절연막을 순차적으로 형성하고 상기 반도체기판에 콘택되는 제1도전층 형성한 다음, 그 상부에 제3절연막, 제2도전층 및 핀홀이 형성된 실리콘질화막을 형성하고 핀홀에 제4절연막을 형성한 다음, 저장전극마스크를 이용하여 상기 제1도전층이 노출되도록 식각하고 상부구조물의 측벽에 제3도전층 스페이서를 형성한 다음, 상기 제4절연막을 제거하고 상기 실리콘질화막을 마스크로하는 식각공정과 상기 실리콘질화막 제거공정 그리고 절연막 제거공정을 이용하여 표면적이 증가된 저장전극을 형성한 다음, 후공정에서 충분한 정전용량을 확보할 수 있는 캐패시터를 형성함으로써 반도체소자의 고집적화를 가능하게 하고 이에 따른 반도체소자의 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.

Claims (13)

  1. 반도체기판 상부에 하부절연층, 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 콘택마스크를 이용하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 예정된 부분에 콘택되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 제2도전층을 형성하는 공정과, 상기 제2도전층 상부에 핀홀이 형성된 실리콘질화막을 형성하는 공정과, 상기 핀홀에 제4절연막을 형성하는 공정과, 저장전극마스크를 이용하여 상기 제1도전층을 노출시키는 식각공정과, 상기 제1도전층 상부구조물의 측벽에 제3도전층 스페이서를 형성하는 공정과, 상기 산화막을 제거하는 공정과, 상기 실리콘질화막을 미스크로하여 상기 제1,2,3도전층을 식각하는 공정과, 상기 실리콘질화막을 제거하는 공정과, 상기 제3,2절연막을 제거함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체 소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 제1절연막은 실리콘산화막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 제2절연막과 제3절연막은 상기 제1,2,3도전층과 일정한 식각선택비 차이를 갖는 물질로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  4. 제1항에 있어서, 상기 제1,2,3도전층은 단차피복비가 우수한 다결정실리콘막은 같은 성질의 도전체로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  5. 제1항 또는 제4항에 있어서, 상기 제1도전층과 제2도전층은 같은 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  6. 제1항에 있어서, 상기 핀홀은 상기 실리콘질화막 형성공정시 온도조건을 조절함으로써 수가 증가되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  7. 제6항에 있어서, 상기 캐패시터는 핀홀의 수가 증가됨에 따라 상기 저장전극의 표면적이 증가되어 정전용량이 증가되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  8. 제1항에 있어서, 상기 제4절연막은 상기 산소가스분위기에서 상기 제2도전층이 성장된 산화막인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  9. 제1항에 있어서, 상기 저장전극 마스크를 이용한 식각공정은 상기 제1도전층이 식각장벽으로 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  10. 제1항에 있어서, 상기 제4절연막은 도전층 및 실리콘질화막과의 식각선택비 차이를 이용한 습식방법으로 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  11. 제1항에 있어서, 상기 실리콘질화막을 마스크로 하는 식각공정은 상기 제3,2절연막이 식각장벽으로 이방성으로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  12. 제1항에 있어서, 상기 실리콘질화막은 습식방법으로 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  13. 제1항에 있어서, 상기 제3,2절연막은 상기 도전층과의 식각선택비 차이를 이용한 습식방법으로 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040537A 1994-12-31 1994-12-31 반도체소자의 캐패시터 제조방법 KR960026615A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040537A KR960026615A (ko) 1994-12-31 1994-12-31 반도체소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040537A KR960026615A (ko) 1994-12-31 1994-12-31 반도체소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
KR960026615A true KR960026615A (ko) 1996-07-22

Family

ID=66648186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040537A KR960026615A (ko) 1994-12-31 1994-12-31 반도체소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR960026615A (ko)

Similar Documents

Publication Publication Date Title
KR970054033A (ko) 반도체 소자의 캐패시터 제조방법
KR960026615A (ko) 반도체소자의 캐패시터 제조방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법
KR960026855A (ko) 반도체소자의 캐패시터 제조방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR970054549A (ko) 반도체 장치의 커패시터 제조방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법
KR970003981A (ko) 반도체 소자의 캐패시터 제조방법
KR960026864A (ko) 반도체소자의 캐패시터 제조방법
KR960026793A (ko) 반도체소자의 캐패시터 제조방법
KR960026812A (ko) 반도체소자의 캐패시터 제조방법
KR970003465A (ko) 반도체소자의 콘택홀 형성방법
KR960026659A (ko) 반도체소자의 캐패시터 제조방법
KR950034521A (ko) 반도체소자의 저장전극 제조방법
KR960026846A (ko) 반도체 소자의 캐패시터 제조방법
KR950001898A (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR960026853A (ko) 반도체소자의 캐패시터 제조방법
KR960026861A (ko) 반도체소자의 캐패시터 제조방법
KR960026847A (ko) 반도체 소자의 캐패시터 제조방법
KR960006001A (ko) 반도체소자의 캐패시터 제조방법
KR960026647A (ko) 반도체소자의 캐패시터 제조방법
KR960026819A (ko) 반도체소자의 저장전극 제조방법
KR960026860A (ko) 반도체소자의 캐패시터 제조방법
KR970054126A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination