KR960006001A - 반도체소자의 캐패시터 제조방법 - Google Patents

반도체소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR960006001A
KR960006001A KR1019940017294A KR19940017294A KR960006001A KR 960006001 A KR960006001 A KR 960006001A KR 1019940017294 A KR1019940017294 A KR 1019940017294A KR 19940017294 A KR19940017294 A KR 19940017294A KR 960006001 A KR960006001 A KR 960006001A
Authority
KR
South Korea
Prior art keywords
insulating
storage electrode
layer
insulating layer
insulating film
Prior art date
Application number
KR1019940017294A
Other languages
English (en)
Other versions
KR0144405B1 (ko
Inventor
김석수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940017294A priority Critical patent/KR0144405B1/ko
Publication of KR960006001A publication Critical patent/KR960006001A/ko
Application granted granted Critical
Publication of KR0144405B1 publication Critical patent/KR0144405B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명품 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체 소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 요구하게 되어 많은 문제점을 발생 시켰다. 따라서, 본 발명은 반도체기판 상부에 측면으로부터 홈이 형성된 측벽을 구비하는 실린더형 저장전극을 형성함으로써 저장전극의 표면적을 증가시키고 유전체막과 플레이트전극을 형성함으로써 캐패시터의 정전용량을 증가시켜 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제7도는 본 발명에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도이다.

Claims (7)

  1. 반도체소자의 캐패시터 제조방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1절연막을 증착한 다음, 콘택마스크를 이용하여 상기 반도체기판이 노출되도록 콘택홀을 형성하고 상기 콘택홀을 통하여 상기 반도체기판과 접속되도록 제1도전층을 증착하고 그 상부에 제1저장전극마스크를 형성하는 공정과 상기 제1저장전극마스크를 이용하여 상기 제1도전층을 식각함으로써 제1도전층패턴을 형성하고 상기 제1절연막 상부에 선택적 성장 산화막을 형성하는 공정과, 상기 제1저장전극마스크를 제거하고 전체구조상부에 제2,3절연막을 순차적으로 증착한 다음, 상기 제1도전층패턴을 식각장벽으로 하여 상기 제3,2절연막을 이방성 식각하여 상기 선택적 성장 산화막의 측벽에 제2,3절연막 스페이서를 형성하는 공정과, 습식방법으로 상기 제2 절연막 스페이서의 노출된 부분으로부터 일정 깊이 식각하여 제2절연막 스페이서패턴을 형성하고 전체구조 상부에 일정 두께의 제2도전층을 증착한 다음, 그 상부에 제2저장전극 마스크를 형성하는 공정과, 상기 제2저장전극마스크를 이용하여 상기 제2도전층, 선택적 성장 산화막, 제1절연막을 식각함으로써 제2도전층패턴을 형성하는 동시에 상기 선택적 성장 산화막과 제1절연막을 노출시키는 공정과, 상기 제2저장전극마스크를 제거하고 습식방법으로 상기 노출된 선택적 성장 산화막, 제1절연막, 제2절연막 스페이서패턴 및 제3절연막 스페이서를 제거함으로써 표면적이 증가된 실린더형 저장전극을 형성하고 그 상부에 유전체막과 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 제1절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제1항에 있어서, 상기 제2절연막은 상기 선택적 성장 산화막과 제3절연막보다 식각선택비가 높은 물질을 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  4. 제1항에 있어서, 상기 제2절연막은 PSG로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  5. 제1항에 있어서, 상기 제3절연막은 TEOS로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  6. 제1항에 있어서, 상기 제3절연막 스페이서는 상기 제2절연막 스페이서보다 식각선택비가 낮아 상기 제2절연막 스페이서보다 높게 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  7. 제1항에 있어서, 상기 선택적 성장 산화막은 상기 제1저장전극마스크를 성장장벽으로 하여 높은 단차와 더불어 수직하게 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940017294A 1994-07-18 1994-07-18 반도체소자의 캐패시터 제조방법 KR0144405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017294A KR0144405B1 (ko) 1994-07-18 1994-07-18 반도체소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017294A KR0144405B1 (ko) 1994-07-18 1994-07-18 반도체소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR960006001A true KR960006001A (ko) 1996-02-23
KR0144405B1 KR0144405B1 (ko) 1998-07-01

Family

ID=66689072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017294A KR0144405B1 (ko) 1994-07-18 1994-07-18 반도체소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR0144405B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671604B1 (ko) * 1999-08-09 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
KR0144405B1 (ko) 1998-07-01

Similar Documents

Publication Publication Date Title
KR960008417A (ko) 반도체소자의 캐패시터 제조방법
KR960002851A (ko) 반도체소자의 캐패시터 제조방법
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
KR960006001A (ko) 반도체소자의 캐패시터 제조방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR960006028A (ko) 반도체소자의 캐패시터 제조방법
KR960005991A (ko) 반도체소자의 캐패시터 및 그 제조방법
KR920013714A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR940001255A (ko) 반도체 메모리장치 및 그 제조방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR960009185A (ko) 반도체소자의 캐패시터 제조방법
KR960043202A (ko) 반도체소자의 캐패시터 제조방법
KR980005476A (ko) 반도체 소자의 저장전극 형성방법
KR970054060A (ko) 반도체 메모리 장치의 커패시터 제조방법
KR960043152A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR960006031A (ko) 반도체소자의 캐패시터 제조방법
KR970003990A (ko) 반도체소자의 캐패시터 제조방법
KR950034421A (ko) 반도체소자 제조방법
KR980006391A (ko) 반도체 메모리장치의 커패시터 제조방법
KR960026846A (ko) 반도체 소자의 캐패시터 제조방법
KR970053940A (ko) 반도체소자의 저장전극 형성방법
KR960026647A (ko) 반도체소자의 캐패시터 제조방법
KR960026856A (ko) 반도체소자의 캐패시터 제조방법
KR960026864A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee