KR950034421A - 반도체소자 제조방법 - Google Patents
반도체소자 제조방법 Download PDFInfo
- Publication number
- KR950034421A KR950034421A KR1019940010997A KR19940010997A KR950034421A KR 950034421 A KR950034421 A KR 950034421A KR 1019940010997 A KR1019940010997 A KR 1019940010997A KR 19940010997 A KR19940010997 A KR 19940010997A KR 950034421 A KR950034421 A KR 950034421A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- contact hole
- silicon substrate
- forming
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 5
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 3
- 229920005591 polysilicon Polymers 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract 9
- 239000010703 silicon Substances 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 9
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052721 tungsten Inorganic materials 0.000 claims abstract 3
- 239000010937 tungsten Substances 0.000 claims abstract 3
- 238000003860 storage Methods 0.000 claims 6
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 239000000779 smoke Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 고집적 반도체소자 제조방법에 관한것으로서, 실리콘 기판 또는 폴리실히콘층 상에 형성된 콘택홀측벽에 도전층 스페이서를 콘택홀 저부면의 노출된 층의 손상을 방지하기 위하여 실리콘기판에 절연막을 형성하고, 절연막의 일정부분을 제거하여 실리콘기판이 노출된 콘택홀을 형성하는 단계와, 상기 콘택홀저부에 텅스텐막을 선택적으로 증착하는 단계와, 전체구조 상부에 도전층을 증착하고 이방성식각하여 콘택홀측벽에 도전층 스페이서를 형성하는 단계를 포함하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발며에 의해 콘택홀 측벽에 폴리실리콘 스페이서를 형성하는 단면도.
Claims (4)
- 반도체소자의 제조방법에 있어서, 실리콘기판에 절연막을 형성하고, 절연막의 일정부분을 제거하여 실리콘 기판이 노출된 콘택홀을 형성하는 단계와, 상기 콘택홀저부에 텅스텐막을 선택적으로 증착하는 단계와, 전체구조 상부에 도전층을 증착하고 이방성식각하여 콘택홀측벽에 도전층 스페이서를 형성하는 단계를 포함하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 실리콘기판과 도전층 스페이서는 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 반도체소자의 제조방법에 있어서, 실리콘 기판상부에 제1절연막, 도전층, 제2절연막을 적층하고 그 상부에 저장전극 콘택마스크용 감광막패턴을 형성한후 식각공정으로 상기 제2절연막, 도전층, 제1절연막을 순차적으로 제거하여 콘택홀을 형성하는 단계와, 상기 감광막패턴을 제거한후 노출된 실리콘기판과 도전층의 측벽에 텅스텐막을 선택적으로 성장시키는 단계와, 전체구조 상부에 저장전극 마스크용 감광막패턴을 형성한후 노출된 지역의 제2절연막과 도전층을 식각하여 제2절연막패턴과 도전층패턴을 형성하는 단계와, 상기 저장전극 마스크용 감광막패턴을 제거하고 콘택홀과 제2절연막패턴의 측벽에 도전층 스페이서를 형성하여 실리콘기판과 도전층패턴이 도전층 스페이서에 의해 전기적으로 접속된 저장전극을 형성하는 단계와, 상기 제2절연막패턴과 제1도전층패턴 저부의 제1절연막의 일정두께를 식각하여 저장전극의 표면을 노출시키는 단계와, 저장전극의 표면에 유전체막과 플레이트전극을 형성하는 단계를 포함하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 콘택홀을 형성하는 공정에서 콘택홀 측벽의 도전층에 홈이 형성되도록 습식식각하는 것을 특징으로 하는 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010997A KR0131731B1 (ko) | 1994-05-20 | 1994-05-20 | 반도체소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010997A KR0131731B1 (ko) | 1994-05-20 | 1994-05-20 | 반도체소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034421A true KR950034421A (ko) | 1995-12-28 |
| KR0131731B1 KR0131731B1 (ko) | 1998-04-14 |
Family
ID=19383443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010997A KR0131731B1 (ko) | 1994-05-20 | 1994-05-20 | 반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0131731B1 (ko) |
-
1994
- 1994-05-20 KR KR1019940010997A patent/KR0131731B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0131731B1 (ko) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002851A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940012650A (ko) | 반도체 소자의 콘택제조방법 | |
| KR950034421A (ko) | 반도체소자 제조방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970013362A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20000040328A (ko) | 스토리지 전극 형성 방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR970053994A (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| KR960006031A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960009152A (ko) | 반도체기억장치 제조방법 | |
| KR970013354A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR950015783A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960005991A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR950001898A (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR920007235A (ko) | 반도체 장치의 자기정렬콘택 제조방법 | |
| KR970030807A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960043202A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |