KR920007235A - 반도체 장치의 자기정렬콘택 제조방법 - Google Patents
반도체 장치의 자기정렬콘택 제조방법 Download PDFInfo
- Publication number
- KR920007235A KR920007235A KR1019900015061A KR900015061A KR920007235A KR 920007235 A KR920007235 A KR 920007235A KR 1019900015061 A KR1019900015061 A KR 1019900015061A KR 900015061 A KR900015061 A KR 900015061A KR 920007235 A KR920007235 A KR 920007235A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- insulating film
- contact
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 7
- 229910052710 silicon Inorganic materials 0.000 claims 7
- 239000010703 silicon Substances 0.000 claims 7
- 238000001039 wet etching Methods 0.000 claims 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 6
- 238000009792 diffusion process Methods 0.000 claims 5
- 150000004767 nitrides Chemical class 0.000 claims 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- 238000001312 dry etching Methods 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 239000003990 capacitor Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 230000003472 neutralizing effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 본 발명의 자기정렬 콘택에 의해 반도체 장치에 콘택을 형성하는 공정단계를 나타내는 단면도.
Claims (5)
- 실리콘 기판 상부에 필드 산화막과 게이트 산화막을 형성한후 게이트 전극용 도전층과 절연막을 순차적으로 형성하는 단계와, 마스크 패턴 고정으로 게이트 전극을 형성하고 노출된 실리콘 기판 상부에 실리콘 산화막을 얇게 형성하고 이온주입 공정으로 실리콘 기판 내측으로 LDD영역을 형성하는 단계와, 절연층을 전체적으로 증착하고 건식식각으로 게이트전극 측벽에 절연막 스페이서를 형성한다음 상기 절연막 스페이서 형성시 노출된 실리콘 기판 표면에 실리콘 기판 표면에 실리콘 산화막을 형성한 단계와, 상기 실리콘 산화막 하부의 LDD 영역과 그하부의 실리콘 기판으로 소오스 및 드레인용 확산영역을 형성하는 단계와, 상기 게이트 전극과는 절연되고 게이트 전극간의 소오스 및 드레인용 확산영역에 소정의 도전층을 접속하는 반도체 장치의 택제조 방법에 있어서, 상기 소오스 및 드레인용 확산영역을 형성하는 단계후에 게이트전극 및 확산영역 상부의 실리콘 산화막 상부에 실리콘 질화막을 형성한다음, 실리콘 질화막 상부에 절연막을 형성하는 단계와, 상기 절연막 상부에 감광막을 도포한다음, 콘택영역의 감광막을 제거하여 콘택마스크를 형성하는 단계와, 상기 콘택마스크 하부의 노출된 절연막을 소정두께 건식식각으로 제거한다음 남아있는 콘택영역의 절연막을 습식식각으로 완전히 제거하여 질화막을 노출시키는 단계와, 상기 습식식각으로 노출된 질화막과 그 하부의 실리콘 산화막을 건식식각하여 콘택홀을 형성하는 단계와, 상기 콘택마스크를 제거한후 전체적으로 도전층을 중착하고 패턴공정으로 소정부분 제거하여 소정의 전극을 형성하는 단계로 이루어져 상기 도전층을 게이트 전극과는 절연시키되, 콘택홀의 확산영역에 접속되어 자기정렬된 콘택을 형성하는 반도체 장치의 자기 정렬콘택제조방법.
- 제1항에 있어서, 상기 콘택마스크 하부의 노출된 절연막을 소정두께 건식식각한다음, 남아있는 절연막을 습식식각으로 완전히 제거하여 질화막을 노출시키는 단계에서, 상기 콘택마스크 하부의 노출된 절연막을 건식식각을 생략하고 습식식각으로 제거하여 질화막을 노출시키는 단계를 이루어지는 것을 특징으로 하는 반도체 장치의 자기 정렬콘택 제조방법.
- 제1항 또는 2항에 있어서, 상기 절연막을 습식식각으로 완전히 제거하여 질화막을 노출시키는 단계에서 습식식각은 BOE(Buffered Oxide Etchant) 또는 HF용액에서 식각하는 것을 특징으로 하는 반도체 장치의 자기 정렬콘택 제조방법.
- 제1항에 있어서, 상기 실리콘 질화막 상부에 절연막을 형성하는 단계에서 절연막은 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 자기 정렬콘택 제조방법.
- 제1항에 있어서, 상기 콘택마스크를 제거한후 전체적으로 도전층을 중착하고 패턴공정으로 소정부분 제거하여 소정의 전극을 형성하는 단계에서, 상기 소정의 전극을 적층캐패시터 구조의 전하보존전극으로 형성하는 것을 특징으로 하는 반도체 장치의 자기 정렬콘택 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900015061A KR930009476B1 (ko) | 1990-09-22 | 1990-09-22 | 반도체장치의 자기정렬 콘택 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900015061A KR930009476B1 (ko) | 1990-09-22 | 1990-09-22 | 반도체장치의 자기정렬 콘택 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007235A true KR920007235A (ko) | 1992-04-28 |
| KR930009476B1 KR930009476B1 (ko) | 1993-10-04 |
Family
ID=19303915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900015061A KR930009476B1 (ko) | 1990-09-22 | 1990-09-22 | 반도체장치의 자기정렬 콘택 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009476B1 (ko) |
-
1990
- 1990-09-22 KR KR1019900015061A patent/KR930009476B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009476B1 (ko) | 1993-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940012650A (ko) | 반도체 소자의 콘택제조방법 | |
| KR920007235A (ko) | 반도체 장치의 자기정렬콘택 제조방법 | |
| KR980006078A (ko) | 반도체장치의 소자 분리막 형성방법 | |
| KR0151191B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR930006979B1 (ko) | 스택 커패시터 셀 제조방법 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR920010839A (ko) | 자기정렬콘택 형성방법 | |
| KR970054128A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| JPS5961180A (ja) | 半導体装置の製造方法 | |
| KR950015783A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960036020A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950034421A (ko) | 반도체소자 제조방법 | |
| KR960036071A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR960002847A (ko) | 반도체 소자의 전하보존전극 및 그 제조방법 | |
| KR920010836A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR970053050A (ko) | 반도체 소자의 모스 트랜지스터 제조방법 | |
| KR970054238A (ko) | 반도체 소자의 마스크 롬 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960012504A (ko) | 반도체 기억장치 제조방법 | |
| KR960005990A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |