KR940012650A - 반도체 소자의 콘택제조방법 - Google Patents

반도체 소자의 콘택제조방법 Download PDF

Info

Publication number
KR940012650A
KR940012650A KR1019920021471A KR920021471A KR940012650A KR 940012650 A KR940012650 A KR 940012650A KR 1019920021471 A KR1019920021471 A KR 1019920021471A KR 920021471 A KR920021471 A KR 920021471A KR 940012650 A KR940012650 A KR 940012650A
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
layer
etching
conductive layer
Prior art date
Application number
KR1019920021471A
Other languages
English (en)
Other versions
KR960002064B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920021471A priority Critical patent/KR960002064B1/ko
Priority to JP5286677A priority patent/JP2568036B2/ja
Priority to US08/152,707 priority patent/US5413961A/en
Publication of KR940012650A publication Critical patent/KR940012650A/ko
Application granted granted Critical
Publication of KR960002064B1 publication Critical patent/KR960002064B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 집적반도체 소자의 콘택 제조방법에 관한 것으로, 자기정렬콘택방법으로 상부의 도전층을 하부의 도전층으로 콘택할 때 단차에 의해 도전층 잔여물이 남는 것을 방지하고, 콘택영역을 최소화할 수 있도록 하는 기술이다.

Description

반도체 소자의 콘택제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도 내지 제4E도는 본 발명의 제1 실시예에 의해 콘택 제조단계를 도시한 단면도.
제5A도 내지 제5E도는 본 발명의 제2 실시예에 의해 콘택 제조단계를 도시한 단면도.

Claims (7)

  1. 반도체 소자의 콘택 제조방법에 있어서, 기판일정부분에 불순물 확산영역을 형성하고, 제1 절연층을 형성하고, 제1 절연층상부에 제2 도전층, 제2 절연층, 및 식각베리어층을 예정된 두께로 각각 적층한 다음, 소정의 마스크 패턴을 이용하여 식각베리어층 패턴, 제2 절연층 패턴 및 제2 도전층 패턴을 형성하는 단계와, 전체 구조 상부에 충간절연층을 형성한 다음, 전체적으로 충간절연층을 식각하되, 제3 절연층 패턴이 노출되기까지 식각한 다음, 콘택마스크용 감광막 패턴을 형성하는 단계와, 콘택영역의 노출된 충간절연층을 식각하여 기판의 불순물 확산영역이 노출된 콘택홀을 형성한 후, 콘택홀 측벽에 제3 절연층 스페이서를 형성하는 단계와, 제3 도전층을 전면에 증착하여 기판에 접속시킨 다음, 예정된 전극 마스크를 이용하고, 제3 도전층의 소정부분을 식각하여 제3 도전층패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
  2. 제1항에 있어서, 상기 층간절연층을 형성한후 평탄화 공정을 실시하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
  3. 제1항에 있어서, 상기 층간절연층은 BPSG막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
  4. 제1항에 있어서, 상기 제3 절연층 스페이서 형성시 하부기판이 손상되는 것을 방지하기 위하여, 기판 상부와 제1 절연층 사이에 하부절연층과 하부도전층을 형성하고, 층간절연층과 제1 절연층을 식각하는 공정에서 하부도전층을 식각하고, 제3절연층 스페이서 형성시 하부절연층을 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
  5. 제1항에 있어서, 콘택영역의 층간절연층을 식각한 다음, 노출된 식각베리어층을 제거하는 공정이 포함되는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
  6. 제1항에 있어서, 상기 식각베리어층은 실리콘층 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
  7. 반도체 소자의 콘택 제조방법에 있어서, 제1 도전층 상부에 제1 절연층을 형성하고, 제1 절연층 상부에 제2 도전층, 제2 절연층 및 식각베리어층을 예정된 두께로 각각 적층한 다음, 소정의 마스크 패턴을 이용하여 식각베리어층 패턴, 제2 절연층 패턴 및 제2 도전층 패턴을 형성하는 단계와, 전체구조 상부에 층간절연층을 형성한 다음, 전체적으로 층간절연층을 식각하되, 제3 절연층 패턴이 노출되기까지 식각한 다음, 콘택마스크용 감광막 패턴을 형성하는 단계와, 콘택영역의 노출된 층간절연층을 식각하여 제1 도전층이 노출된 콘택홀을 형성한후, 콘택홀 측벽에 제3 절연층 스페이서를 형성하는 단계와, 제3 도전층을 전면에 증착하여 제1 도전층에 접속시킨 다음, 예정된 전극 마스크를 이용하고 제3 도전층의 소정부분을 식각하여 제3 도전층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920021471A 1992-11-16 1992-11-16 반도체 소자의 콘택 제조방법 KR960002064B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920021471A KR960002064B1 (ko) 1992-11-16 1992-11-16 반도체 소자의 콘택 제조방법
JP5286677A JP2568036B2 (ja) 1992-11-16 1993-11-16 半導体装置のコンタクト形成方法
US08/152,707 US5413961A (en) 1992-11-16 1993-11-16 Method for forming a contact of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920021471A KR960002064B1 (ko) 1992-11-16 1992-11-16 반도체 소자의 콘택 제조방법

Publications (2)

Publication Number Publication Date
KR940012650A true KR940012650A (ko) 1994-06-24
KR960002064B1 KR960002064B1 (ko) 1996-02-10

Family

ID=19343205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021471A KR960002064B1 (ko) 1992-11-16 1992-11-16 반도체 소자의 콘택 제조방법

Country Status (3)

Country Link
US (1) US5413961A (ko)
JP (1) JP2568036B2 (ko)
KR (1) KR960002064B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970009617B1 (en) * 1993-12-31 1997-06-14 Hyundai Electronics Ind Contact forming method of semiconductor device
US5466639A (en) 1994-10-06 1995-11-14 Micron Semiconductor, Inc. Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
KR0141165B1 (ko) * 1995-03-08 1998-07-15 김광호 반도체장치의 트랜지스터 제조방법
US5525552A (en) * 1995-06-08 1996-06-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a MOSFET device with a buried contact
US6281562B1 (en) * 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
US5744866A (en) * 1997-03-11 1998-04-28 Nec Corporation Low resistance ground wiring in a semiconductor device
US6096636A (en) 1996-02-06 2000-08-01 Micron Technology, Inc. Methods of forming conductive lines
TW320765B (en) * 1997-02-22 1997-11-21 United Microelectronics Corp Manufacturing method of self-aligned contact of dynamic random access memory
KR100268431B1 (ko) * 1998-08-06 2000-10-16 윤종용 자기 정렬 콘택 및 그의 제조 방법
US6180494B1 (en) 1999-03-11 2001-01-30 Micron Technology, Inc. Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20080272410A1 (en) * 2007-05-02 2008-11-06 Chung-Te Lin Self-Aligned Spacer Contact
US9324830B2 (en) * 2014-03-27 2016-04-26 International Business Machines Corporation Self-aligned contact process enabled by low temperature

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001426B1 (ko) * 1991-03-27 1994-02-23 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법

Also Published As

Publication number Publication date
JPH06236876A (ja) 1994-08-23
JP2568036B2 (ja) 1996-12-25
US5413961A (en) 1995-05-09
KR960002064B1 (ko) 1996-02-10

Similar Documents

Publication Publication Date Title
KR930015010A (ko) 반도체 기억장치의 전하저장전극 제조방법
KR940012650A (ko) 반도체 소자의 콘택제조방법
US6221714B1 (en) Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole
US6274482B1 (en) Semiconductor processing methods of forming a contact opening
US6194257B1 (en) Fabrication method of gate electrode having dual gate insulating film
KR970052336A (ko) 반도체소자의 콘택홀 형성방법
KR940004779A (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
KR920007824B1 (ko) 반도체 소자의 접속장치
JP3209209B2 (ja) 容量コンタクトホールを有する半導体装置の製造方法
KR100390458B1 (ko) 반도체소자의 커패시터 제조방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
KR100256798B1 (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100265830B1 (ko) 반도체장치의콘택홀형성방법
KR0130545B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR950030314A (ko) 반도체소자의 접속장치 및 그 제조방법
KR20000039691A (ko) 반도체장치의 콘택홀 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR960002847A (ko) 반도체 소자의 전하보존전극 및 그 제조방법
KR20000040328A (ko) 스토리지 전극 형성 방법
KR19990055780A (ko) 반도체 소자의 제조방법
KR19980080479A (ko) 자기정합적인 콘텍트홀 형성 방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee