KR100256798B1 - 반도체 소자의 자기정렬콘택 형성방법 - Google Patents
반도체 소자의 자기정렬콘택 형성방법 Download PDFInfo
- Publication number
- KR100256798B1 KR100256798B1 KR1019920025881A KR920025881A KR100256798B1 KR 100256798 B1 KR100256798 B1 KR 100256798B1 KR 1019920025881 A KR1019920025881 A KR 1019920025881A KR 920025881 A KR920025881 A KR 920025881A KR 100256798 B1 KR100256798 B1 KR 100256798B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide film
- mask
- contact
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
Abstract
본 발명은 반도체 소자의 자기정렬 콘택 형성방법에 있어서, 워드라인 상부 및 측벽에 마스크산화막 및 스페이서산화막을 형성한후, 전체구조상부에 얇은 산화막, BPSG층 및 얇은 폴리실리콘층을 적층한다음, 콘택마스크용 감광막 패턴을 형성하고 노출된 폴리실리콘층을 식각하는 공정과, 상기 감광막 패턴을 제거하고, 폴리실리콘층을 마스크로 하고, BPSG층과 산화막간의 고식각선택비를 갖는 식각조건에서 BPSG층을 식각하는 공정과, 계속하여 산화막을 식각하여 콘택홀을 형성하는 공정을 포함하는 기술이다.
Description
제1도 내지 제6도는 본발명에 의해 자기정렬콘택을 형성하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 게이트 산화막
3 : 워드라인 4 : 마스크 산화막
5 : 스페이서 산화막 6 : 소오드/드레인 영역
7 : 산화막 8 : BPSG층
9 : 폴리실리콘층 10 : 감광막
11 : 도전층 20 : 콘택홀
본 발명은 고집적 반도체 소자의 자기정렬콘택 형성방법에 관한것으로, 특히 BPSG(Boro-Phospho Silicate Glass)막과 실리콘 산화막 사이의 고식각 선택비를 이용하여 자기정렬콘택을 형성하는 방법에 관한 것이다.
종래의 자기정렬콘택 형성기술에는 주로 실리콘질화막등 비산물계의 식각장벽층을 이용하는 방법이 주로 알려져있다. 그러나 이러한 방법들은 플라즈마 식각시 식각선택비(예를 들어 실리콘산화막 대 실리콘질화막)가 높지 않은 단점 때문에 널리 사용되지 않고 있다.
종래기술은 반도체소자의 디램셀에서 비트라인을 콘택할때 자기정렬 콘택기술을 이용하는데 있어서, 식각베리어층으로 실리콘질화막을 형성하였다. 즉, 워드라인 상부 및 측벽에는 마스크산화막과 산화막스페이서를 형성한 다음, 전체구조 상부에 식각 베리어층으로 실리콘질화막을 형성하고, 그 상부에 산화막을 예정된 두께로 적층한 후 콘택마스크를 이용하여 콘택영역의 폴리실리콘층, 산화막 및 실리콘질화막을 식각하여 자기정렬된 콘택홀을 형성하였다.
그러나, 이때 산화막을 실리콘 질화막의 식각선택비가 높지 않기 때문에 습식식각 방법을 사용하여 단차막을 선택적으로 제거하여야 했다.
따라서, 본발명은 상기한 문제점을 해결하기위해 BPSG과 산화막과의 고선택비를 갖도록하여 자기정렬콘택을 형성하는 방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본발명을 상세히 설명하기로 한다.
제1도 내지 제6도는 본발명에 의해 자기정렬콘택을 형성하는 단계를 도시한 단면도이다.
제1도 및 제2도는 실리콘기판(1)상부에 게이트 산화막(2), 워드라인(3), 마스크산화막(4)의 패턴을 형성한다음, 패턴 측벽에 스페이서산화막(5)를 형성하고, 불순물을 이온주입하여 소오스/드레인 영역(6)을 공지의 기술로 형성한 상태의 단면도이다.
제3도는 전체적으로 고온에서 얇은산화막(7)을 증착하고, 그 상부에 BPSG층(8) 및 얇은 폴리실리콘층(9)을 적층한 상태의 단면도이다. 여기서 주지할 것은 종래에는 상기 얇은 산화막(7)대신에 실리콘질화막으로 형성한다는 점이다.
제4도는 감광막(10)을 도포하고, 콘택마스크를 이용한 노광 및 현상공정으로 감광막패턴(10A)을 형성하고, 노출된 콘택영역의 폴리실리콘층(9)을 식각한 상태의 단면도이다.
제5도는 상기 감광막 패턴(10A)을 제거한후, 상기 폴리실리콘층(9)을 마스크로 하여 노출된 콘택영역의 BPSG층(8)을 하부의 산화막(7)과 고식각선택비를 갖는 조건에서 식각한 상태의 단면도로서, 상기 BPSG층(8)을 식각할때 산화막(7)에 대해 고식각선택비를 갖는 조건은 CHF3/CF4/Ar 또는 CHF3/O2혼합가스를 사용하되 CHF3의 유량비를 50sccm이상으로 하고 압력은 100mTorr이상으로 하고 예정된 전력을 인가하면 된다.
제6도는 제5도 공정후 일반적인 산화막 식각조건에서 얇은 산화막(7)을 식각하여 실리콘기판(1)의 소오스/드레인 영역(6)이 노출되고 마스크산화막(4)과 스페이서산화막(5)에 의해 자기정렬된 콘택홀(20)을 형성한후, 전체적으로 도전층(11) 예를 들어 폴리실리콘층을 증착하여 하부의 실리콘기판(6)에 콘택시킨 상태의 단면도이다.
상기한 본 발명에 의하면, 층간절연층인 BPSG층과 그 하부에 형성되는 산화막과의 고식각 선택비를 이용한 식각공정으로 마스크 산화막과 산화막 스페이서에 손상을 주지않고도 자기정렬된 콘택홀을 형성할 수 있다는 것이다.
Claims (3)
- 실리콘기판 상부에 다수의 워드라인을 형성하고, 워드라인 상부 및 측벽에 마스크산화막과 스페이서 산화막을 형성하는 단계와, 전체구조상부에 절연층을 증착하고 콘택영역의 절연층을 제거하여 실리콘기판이 노출된 콘택홀을 형성하는 단계와, 도전층을 전체적으로 형성하여 실리콘기판에 콘택시키는 콘택형성방법에 있어서, 워드라인 상부 및 측벽에 마스크산화막 및 스페이서산화막을 형성한 후, 전체구조상부에 얇은 산화막, BPSG층 및 얇은 폴리실리콘층을 적층한 다음, 콘택마스크용 감광막 패턴을 형성하고 노출된 폴리실리콘층을 식각하는 공정과, 상기 감광막 패턴을 제거하고, 폴리실리콘층을 마스크로 하고, BPSG층과 산화막간의 고식각선택비를 갖는 식각조건에서 BPSG층을 식각하는 공정과, 계속하여 산화막을 식각하여 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 자기정렬콘택 형성방법.
- 제1항에 있어서, 상기 BPSG층과 산화막간의 고식각선택비를 갖는 식각방법은 CHF3/CF4/Ar 또는 CHF3/O2혼합가스를 이용하는 것을 특징으로 하는 반도체 소자의 자기정렬콘택 형성방법.
- 제2항에 있어서, 상기 CHF3의 유량비는 50sccm 이상으로하는 것을 특징으로 하는 반도체 소자의 자기정렬콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025881A KR100256798B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 소자의 자기정렬콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025881A KR100256798B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 소자의 자기정렬콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016878A KR940016878A (ko) | 1994-07-25 |
| KR100256798B1 true KR100256798B1 (ko) | 2000-05-15 |
Family
ID=19346997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025881A KR100256798B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 소자의 자기정렬콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256798B1 (ko) |
-
1992
- 1992-12-28 KR KR1019920025881A patent/KR100256798B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016878A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| US6309960B1 (en) | Method of fabricating a semiconductor device | |
| KR100366634B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100256798B1 (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR100244426B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100396686B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100585084B1 (ko) | 반도체 소자의 셀프 얼라인 콘택 식각 방법 | |
| KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20000045442A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100524813B1 (ko) | 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법 | |
| KR100430688B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20000045437A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100310823B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100200308B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR20010008839A (ko) | 반도체 장치의 셀프-얼라인 콘택 형성방법 | |
| KR100252901B1 (ko) | 반도체소자 제조방법 | |
| KR100399935B1 (ko) | 반도체장치제조방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20020001113A (ko) | 반도체소자의 제조방법 | |
| KR19990085433A (ko) | 반도체소자 제조방법 | |
| KR20020006986A (ko) | 반도체 장치의 셀프 얼라인 콘택형성방법 | |
| KR20020040270A (ko) | 반도체소자 콘택 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |