KR20020001113A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20020001113A
KR20020001113A KR1020000035236A KR20000035236A KR20020001113A KR 20020001113 A KR20020001113 A KR 20020001113A KR 1020000035236 A KR1020000035236 A KR 1020000035236A KR 20000035236 A KR20000035236 A KR 20000035236A KR 20020001113 A KR20020001113 A KR 20020001113A
Authority
KR
South Korea
Prior art keywords
gas
contact hole
deep contact
film
range
Prior art date
Application number
KR1020000035236A
Other languages
English (en)
Other versions
KR100643484B1 (ko
Inventor
한준호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000035236A priority Critical patent/KR100643484B1/ko
Publication of KR20020001113A publication Critical patent/KR20020001113A/ko
Application granted granted Critical
Publication of KR100643484B1 publication Critical patent/KR100643484B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 반도체소자의 제조방법을 개시한다. 이에 의하면, 건식식각장치에서 CHF3가스를 주 공정가스로 사용하고 O2가스를 첨가가스로 사용하여 BPSG막의 일부분에 깊이 차이가 심한 딥 콘택홀을 형성한다. 여기서, RF 파워를 800∼1200W의 범위에서, 압력을 50∼150mTorr의 범위에서, 자장을 40∼80 Gauss의 범위에서, CHF3가스를 80∼150SCCM의 범위에서, O2가스를 5∼15 SCCM의 범위에서 결정한다.
따라서 본 발명은 마이크로 로딩효과를 최소화하고 딥 콘택홀의 양호한 식각프로파일을 확보할 수 있고, 딥 콘택홀 저면 상의 폴리머를 상당히 많이 제거하여 식각정지현상을 최소화할 수 있다.

Description

반도체소자의 제조방법{method for manufacturing semiconductor devices}
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 폴리머로 인한 식각정지현상을 방지하면서도 양호한 프로파일의 딥(deep) 콘택홀을 형성하도록 한 반도체소자의 제조방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화 추세에 맞추어 반도체소자의 사이즈 축소가 지속적으로 진행되면서 금속배선을 포함한 각종 패턴의 사이즈가 최소화되어왔다. 이에 따라 고집적 반도체소자의 콘택홀 형성을 위한 사진공정에서 얼라인먼트 및 오버랩의 마진이 상당히 취약해지기 쉬우므로 이를 극복하기 위해 고집적 반도체소자의 제조에 미세 콘택홀의 형성공정이 적용되고 있다. 즉, 도 1에 도시된 바와 같이, 실리콘기판(10)의 P+(또는 N+) 확산영역(11)과 비트라인(도시 안됨)과의 콘택을 위한 딥 콘택홀(15)이 평탄화막인 BPSG막(17)의 일부 영역에 형성되고, 또한 게이트전극과 비트라인과의 콘택을 위한 콘택홀(16)이 BPSG막(17)의 다른 일부 영역에 형성된다. 한편, 게이트전극은 폴리실리콘막(13) 단독으로 구성될 수 있고 필요한 경우에는 도면에 도시된 바와 같이, 폴리실리콘막(13)과 그 위의 실리사이드막으로 구성되는 것도 가능하다. 여기서, 딥 콘택홀(15)의 깊이가 2.0μm의 수준이고, 콘택홀(16)의 깊이가 1.0μm의 수준일 정도로 이들 콘택홀들 사이의 깊이 차이가 상당히 심하므로 이들 콘택홀들을 동시에 양호하게 형성하기 위해서는 고선택비의 건식식각공정이 필수적이다. 그런데, 예를 들어 AMT사의 건식식각장치(모델명: P-5000E)를 이용한 딥 콘택홀 형성공정을 효과적으로 진행하기 위해서는 BPSG(boro-phospho silicate glass) 막을 기준으로 식각율이 7000Å/분 이상이고, 폴리실리콘막과의 식각선택비가 20:1 이상의 수준이고, 식각프로파일이 88°이상의 각도를 가지고, 마이크로 로딩효과가 최소화하여야 하는 등 기본적인 공정능력이 필요하다. 여기서 식각율이나 식각선택비 등은 건식식각장치의 공정조건 상의 RF 파워나 압력 등을 변경함으로써 달성 가능할 수도 있다.
그러나, 종래의 건식식각장치를 이용한 딥 콘택홀 형성공정의 경우, 5000Å의 식각율이고, 폴리실리콘막과의 식각선택비가 12:1∼15:1 수준이기 때문에 도 1의 콘택홀들(15),(16)의 깊이 차이를 극복하기가 쉽지 않다. 또한 CF4/CHF3/Ar가스를 사용하기 때문에 RIE-lag 현상에 대해 매우 취약하여서 딥 콘택홀(15)의 형성을 위한 식각공정의 마진이 부족해진다. 이러한 공정능력의 부족현상은 기본적으로 건식식각장치 자체의 설비능력에 영향을 많이 받으며 또한 공정조건의 차이에 의해서도 많이 발생한다. 현재의 건식식각공정이 RIE-lag 현상에 취약한 이유는 반송가스로서 Ar가스를 사용하므로 Ar가스에 의하여 마이크로 로딩(micro loading) 효과가 많이 발생하는 측면으로 분석할 수 있다. 또한 감광막(19)의 패턴을 마스크로 이용하여 BPSG막(17)의 일부분을 건식식각함으로써 딥 콘택홀(15)을 형성하는 동안에 도 2에 도시된 바와 같이, 콘택홀(15)의 일정한 깊이(D1) 이하에서 측면 및 저면에 다량 발생되는 부산물, 예를 들어 폴리머(polymer)(21),(23)중에서 저면 상의 폴리머(23)를 효과적으로 제거하지 못하고, 심한 경우에는 저면 상의 폴리머(23)로 인하여 식각정지현상이 발생하는 측면으로 분석할 수 있다.
따라서 본 발명의 목적은 식각정지현상을 방지하면서도 딥 콘택홀의 양호한 프로파일을 얻도록 한 반도체소자의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 마이크로로딩현상을 최소화하여 공정신뢰성을 향상하도록 한 반도체소자의 제조방법을 제공하는데 있다.
도 1은 일반적인 반도체소자에 적용된 딥 콘택홀을 나타낸 단면도.
도 2는 종래 기술에 의해 딥 콘택홀에 폴리머가 다량 발생된 상태를 나타낸 단면도.
도 3은 본 발명에 의한 반도체소자의 제조방법을 나타낸 플로우차트.
도 4는 본 발명에 의한 반도체소자의 제조방법에 의해 딥 콘택홀에 폴리머가 상당히 많이 제거된 상태를 나타낸 단면도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은
실리콘기판 상에 평탄화막을 형성하는 단계;
상기 평탄화 상에 딥 콘택홀의 형성을 위한 감광막의 패턴을 형성하는 단계;
상기 감광막의 패턴을 마스크로 이용하고 상기 딥 콘택홀의 저면 상에 형성될 폴리머를 제거하기 위한 가스조건에서 상기 평탄화막의 일부분을 건식식각하여 딥 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는 상기 딥 콘택홀을 CHF3가스를 주 공정가스로 사용하고 O2가스를 첨가가스로 사용하는 가스조건에서 형성할 수 있다. 또한, RF 파워를 800∼1200W의 범위에서, 압력을 50∼150mTorr의 범위에서, 자장을 40∼80 Gauss의 범위에서, CHF3가스를 80∼150SCCM의 범위에서, O2가스를 5∼15 SCCM의 범위에서 결정할 수 있다.
따라서 본 발명은 주 공정가스로서 CHF3가스를 사용하고 첨가가스로서 O2가스를 사용함으로써 딥 콘택홀의 양호한 식각프로파일을 유지하고 아울러 딥 콘택홀의 저면 상의 반응부산물인 폴리머를 상당히 많이 제거하여 식각정지현상을 최소화할 수 있다.
이하, 본 발명에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 도면에서 종래의 부분과 동일 구조 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 3은 본 발명에 의한 반도체소자의 제조방법을 나타낸 플로우차트이고, 도 4는 본 발명에 의한 반도체소자의 제조방법을 적용하여 딥 콘택홀의 저면에 폴리머를 제거한 상태를 나타낸 단면도이다.
도 3을 참조하면, 본 발명의 반도체소자의 제조방법은 단계(S1)에서 반도체기판 상에 평탄화막을 형성하고, 단계(S3)에서 평탄화막 상에 감광막의 패턴을 형성하고, 단계(S5)에서 CHF3가스/O2가스를 사용하여 딥 콘택홀을 형성한다. 이를 도 1과 도 4를 참조하여 더욱 상세히 언급하면, 먼저, 단계(S1)에서는 먼저, 실리콘기판(10)의 액티브영역을 전기적으로 분리하기 위해 실리콘기판(10)의 필드영역에 LOCOS(local oxidation of silicon)공정 또는 STI(shallow trench isolation) 공정과 같은 아이솔레이션공정에 의해 아이솔레이션층(도시 안됨)을 형성한다. 그런 다음, 실리콘기판(10)의 액티브영역 상에 게이트산화막을 열성장법에 의해 정해진 두께만큼 성장시킨다. 이어서 게이트산화막 상에 통상적인 화학기상증착법에 의해 게이트전극의 도전층을 적층한다. 즉, 게이트전극의 하층으로서 폴리실리콘막(13)을 1500∼2500Å의 두께로 적층한다. 필요한 경우, 도면에 도시된 바와 같이, 폴리실리콘막(13) 상에 실리사이드막, 예를 들어 텅스텐실리사이드막을 1200∼2000Å의 두께로 적층하는 것도 가능한데 이는 게이트전극의 패턴을 위한 사진공정에서의 난반사를 방지하기 위해 실리사이드막 상에 비반사막(도시 안됨)을 적층하는 것도 가능하다. 비반사막은 플라즈마 강화 화학기상증착법에 의해 1000Å의 두께로 적층된하층의 산화막과, 통상적인 화학기상증착법에 의해 적층된 상층의 질화산화막으로 구성되는 것이 일반적이다.
이후 상기 막 상에 게이트전극의 패턴을 위한 감광막(도시 안됨)의 패턴을 형성하고 이를 식각마스크로 이용하여 실리사이드막 및 폴리실리콘막(13)을 그 아래의 게이트산화막이 노출될 때까지 건식식각한다. 마지막으로 감광막의 패턴을 스트립공정으로 제거하여 게이트전극의 패턴을 형성한다. 이어서 게이트전극의 좌, 우 양측벽에 절연막, 예를 들어 산화막의 스페이서를 형성하고 실리콘기판(10)의 소스/드레인영역을 위한 P+(또는 N+) 확산영역(11)을 형성한다.
그런 다음, 상기 결과 구조 상에 평탄화막으로서 산화막, 예를 들어 BPSG막(17)을 두껍게 적층하고 이를 화학기계연막공정으로 처리하여 BPSG막(17)의 표면을 평탄화한다.
단계(S3)에서는 BPSG막(17)의 평탄화가 이루어지고 나면, 사진공정을 이용하여 BPSG막(17) 상에 확산영역(11)과 비트라인(도시 안됨)과의 콘택을 위한 부분 및 게이트전극의 다결정실리콘막(13)과 비트라인과의 콘택을 위한 부분을 각각 노출하고 나머지 부분을 덮는 감광막(19)의 패턴을 형성한다.
단계(S5)에서는 종래와 마찬가지로 AMT사의 건식식각장치(모델명: P-5000E)를 이용하되 공정가스를 바꾼 조건에서 감광막(19)의 패턴을 마스크로 이용하여 BPSG막(17)을 건식식각하여 딥 콘택홀(15)과 콘택홀(16)을 함께 형성한다. 여기서, 딥 콘택홀(15)의 깊이가 2.0μm의 수준이고, 콘택홀(16)의 깊이가 1.0μm의 수준일 정도로 이들 콘택홀들 사이의 깊이 차이가 상당히 심하므로 이들 콘택홀들을 동시에 양호하게 형성하기 위해서는 고선택비의 건식식각공정이 필수적이다.
이를 좀 더 상세히 언급하면, CF4/CHF3/Ar가스를 사용하여 딥 콘택홀(15)을 형성할 때 마이크로로딩현상이 많이 발생하고 아울러 콘택홀(15)의 일정한 깊이(D1) 이하에서 측면 및 저면에 다량 발생되는 부산물, 예를 들어 폴리머(polymer)(21),(23)중에서 저면 상의 폴리머(23)를 효과적으로 제거하지 못하여서 폴리머(23)로 인한 식각정지현상을 다발하는 종래와는 달리 본 발명은 CHF3가스를 주 공정가스로 사용하고 O2가스를 첨가가스로 사용하여 딥 콘택홀(15)을 형성한다. 여기서, BPSG막을 기준으로 식각율이 7000Å/분 이상이고, 폴리실리콘막과의 식각선택비가 20:1 이상의 수준이고, 식각프로파일이 88°이상이고, 마이크로 로딩효과가 최소화하는 등 기본적인 공정능력을 확보하기 위해 RF 파워를 800∼1200W의 범위에서, 압력을 50∼150mTorr의 범위에서, 자장을 40∼80 Gauss의 범위에서, CHF3가스를 80∼150SCCM의 범위에서, O2가스를 5∼15 SCCM의 범위에서 결정하는 것이 바람직하다.
따라서 본 발명은 마이크로로딩효과를 개선하고 또한 딥 콘택홀(15)의 양호한 식각프로파일을 유지할 수 있으며 도 4에 도시된 바와 같이, 딥 콘택홀(15)의 저면 상의 반응부산물인 폴리머(23)를 상당히 많이 제거하여 식각정지현상을 최소화할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의한 반도체소자의 제조방법에서는 건식식각장치에서 CHF3가스를 주 공정가스로 사용하고 O2가스를 첨가가스로 사용하여 BPSG막의 일부분에 깊이 차이가 심한 딥 콘택홀을 형성한다. 여기서, RF 파워를 800∼1200W의 범위에서, 압력을 50∼150mTorr의 범위에서, 자장을 40∼80 Gauss의 범위에서, CHF3가스를 80∼150SCCM의 범위에서, O2가스를 5∼15 SCCM의 범위에서 결정한다.
따라서 본 발명은 마이크로 로딩효과를 최소화하고 딥 콘택홀의 양호한 식각프로파일을 확보할 수 있고, 딥 콘택홀 저면 상의 폴리머를 상당히 많이 제거하여 식각정지현상을 최소화할 수 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (3)

  1. 실리콘기판 상에 평탄화막을 형성하는 단계;
    상기 평탄화 상에 딥 콘택홀의 형성을 위한 감광막의 패턴을 형성하는 단계;
    상기 감광막의 패턴을 마스크로 이용하고 상기 딥 콘택홀의 저면 상에 형성될 폴리머를 제거하기 위한 가스조건에서 상기 평탄화막의 일부분을 건식식각하여 딥 콘택홀을 형성하는 단계를 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 딥 콘택홀을 CHF3가스를 주 공정가스로 사용하고 O2가스를 첨가가스로 사용하는 가스조건에서 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 2 항에 있어서, 상기 딥 콘택홀을 RF 파워를 800∼1200W의 범위에서, 압력을 50∼150mTorr의 범위에서, 자장을 40∼80 Gauss의 범위에서, CHF3가스를 80∼150SCCM의 범위로 하고 O2가스를 5∼15 SCCM의 범위로 하는 가스조건에서 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020000035236A 2000-06-26 2000-06-26 반도체소자의 제조방법 KR100643484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035236A KR100643484B1 (ko) 2000-06-26 2000-06-26 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035236A KR100643484B1 (ko) 2000-06-26 2000-06-26 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020001113A true KR20020001113A (ko) 2002-01-09
KR100643484B1 KR100643484B1 (ko) 2006-11-10

Family

ID=19673836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035236A KR100643484B1 (ko) 2000-06-26 2000-06-26 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100643484B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939030A (zh) * 2022-12-27 2023-04-07 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057691B1 (ko) * 2003-07-18 2011-08-19 매그나칩 반도체 유한회사 반도체 소자의 실리사이드층 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239711B1 (ko) * 1996-12-11 2000-01-15 김영환 반도체소자의 콘택홀 형성방법
KR19990023801U (ko) * 1997-12-09 1999-07-05 구본준 반도체 제조용 웨이퍼 식각장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939030A (zh) * 2022-12-27 2023-04-07 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法
CN115939030B (zh) * 2022-12-27 2024-02-20 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法

Also Published As

Publication number Publication date
KR100643484B1 (ko) 2006-11-10

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
JP4711658B2 (ja) 微細なパターンを有する半導体装置の製造方法
KR100400173B1 (ko) 반도체소자 제조방법
KR100643484B1 (ko) 반도체소자의 제조방법
JP2000150632A (ja) 半導体装置の製造方法
KR101051949B1 (ko) 반도체 장치의 패턴 형성 방법
KR20050058637A (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR20010018260A (ko) 소자간 콘택 형성 방법
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100634267B1 (ko) 반도체 장치에서 소자 분리 영역의 형성 방법
KR100256798B1 (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100624947B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR100277861B1 (ko) 반도체 소자의 플러그 형성방법
KR100548586B1 (ko) 반도체소자의 트랜치 제조방법
KR100423064B1 (ko) 반도체 소자의 제조 방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
JP2005183493A (ja) 半導体装置
KR100325599B1 (ko) 반도체 소자의 접촉구 형성 방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR20060113297A (ko) 에스티에이알 공정을 이용한 반도체장치의 제조방법
KR20010005229A (ko) 반도체소자의 콘택 형성방법
KR20010048581A (ko) 반도체 장치의 콘택홀 형성 방법
KR20020046681A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101029

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee