KR100325599B1 - 반도체 소자의 접촉구 형성 방법 - Google Patents

반도체 소자의 접촉구 형성 방법 Download PDF

Info

Publication number
KR100325599B1
KR100325599B1 KR1019990016818A KR19990016818A KR100325599B1 KR 100325599 B1 KR100325599 B1 KR 100325599B1 KR 1019990016818 A KR1019990016818 A KR 1019990016818A KR 19990016818 A KR19990016818 A KR 19990016818A KR 100325599 B1 KR100325599 B1 KR 100325599B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
semiconductor device
contact hole
nitride
Prior art date
Application number
KR1019990016818A
Other languages
English (en)
Other versions
KR20000073500A (ko
Inventor
김재영
명정학
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990016818A priority Critical patent/KR100325599B1/ko
Publication of KR20000073500A publication Critical patent/KR20000073500A/ko
Application granted granted Critical
Publication of KR100325599B1 publication Critical patent/KR100325599B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 집적회로 공정에 있어서 접촉구의 형성 방법에 관한 것으로서, 게이트와 소오스/드레인을 포함하는 반도체 소자 및 소자 분리 영역으로서의 필드 산화막을 반도체 기판 위에 형성한 후, 필드 산화막 위에 산화막 패턴을 형성하고, 반도체 소자 및 산화막 패턴이 형성되어 있는 반도체 기판 위에 질화막을 증착한 다음, 증착된 질화막을 전면 식각하여 반도체 소자와 산화막 패턴의 측벽에 질화막 스페이서를 형성한다. 그 위에 PMD 산화막을 증착한 후, 산화막에 대해 식각비가 크고 질화막에 대해서는 식각비가 매우 작은 C4F8기체로 PMD 산화막을 식각하여 접촉구를 형성한다. 본 발명에서는, 접촉구의 오정렬이 발생하더라도, 식각 시에 질화막 스페이서에 의해 필드 산화막이 유실되는 것이 방지되므로, 다이오드의 누설 전류를 방지할 수 있다. 또한 PMD 산화막 식각시 C4F8을 사용함으로써, 접촉구 내의 폴리머 양을 감소시켜 접촉 저항 특성을 개선할 수 있다.

Description

반도체 소자의 접촉구 형성 방법{a manufacturing method of contact holes of semiconductor devices}
본 발명은 반도체 소자의 접촉구 형성 방법에 관한 것으로서, 더욱 상세하게는 식각 마진 확보와 접촉 저항 최소화를 위한 접촉구 형성 방법에 관한 것이다.
최근, 반도체 회로는 그 크기가 더욱 감소됨에 따라, 집적 회로에서의 배선을 다층화하고, 이 배선들을 접촉구를 통해 연결하는 다층 배선 방법이 주로 사용되고 있다. 그러나, 소자의 크기가 감소할수록 배선간의 교차부인 접촉구를 형성하는 과정에서 접촉 패턴의 오정렬(misalign)이 쉽게 발생한다.
그러면 종래의 기술에 따른 반도체 소자의 접촉구를 보여주는 단면도인 도 1을 참고로 하여 종래의 기술에 따른 접촉구 형성 방법에 대하여 설명한다.
도 1에 도시한 바와 같이, 실리콘 기판(1) 위에 소오스/드레인(3)과게이트(4) 등으로 이루어진 반도체 소자 및 필드 산화막(2)으로 채워진 소자 분리영역 STI(shallow trench isolation)를 형성한다. 다음, 접촉구 패턴의 오정렬 시에 필드 산화막(2)이 식각되는 것을 완화시키기 위한 라이너 막(liner film)으로서 질화막(5)을 증착한다. 다음, BPSG(borophosphosilicate glass)와 같은 물질로 PMD(poly-metal-dielectric) 산화막(6)을 형성한다. 그 위에 감광막을 도포하고 패터닝하여 감광막 패턴(7)을 형성한다. 감광막 패턴(7)을 마스크로 PMD 산화막(6)과 질화막(5)을 차례로 식각하여 접촉구(C1)를 형성한다. 이때, 질화막(5)은 산화막에 비해 선택비가 높은 CHF3를 식각 기체로 사용하여 식각한다.
이러한 종래의 기술에 따른 접촉구 형성 방법에서는, 접촉구(C1) 형성을 위한 마스크 패턴인 감광막 패턴(7)이 오정렬 될 경우, PMD 산화막(6)과 질화막(5) 식각 시에 질화막(5) 하부에 놓인 필드 산화막(2)이 식각될 가능성이 있으며, 이에 따라 누설 전류가 증가하게 된다.
게다가, 질화막(5)을 식각하기 위해 사용하는 CHF3는 일반적으로 대량의 폴리머를 형성시키는 특성이 있다. 따라서 CHF3가스를 사용하여 접촉구를 형성하면 접촉구 내에 폴리머들이 생성되고 이에 의해 접촉 저항이 증가하는 문제점이 있다.
본 발명의 과제는 앞 서 언급한 문제를 해결하기 위한 것으로서, 필드 산화막이 유실되는 것을 막아 전류가 누설되는 것을 방지하는 것이다.
본 발명의 다른 과제는 실리콘 기판 또는 하부 배선과 상부 배선이 접촉하는통로인 접촉구의 식각 마진을 확보하는 것이다.
본 발명의 다른 과제는 접촉구에서의 접촉 저항을 최소화하는데 있다.
도 1은 종래의 기술에 따른 반도체 소자의 접촉구 단면도이고,
도 2a내지 도 2f는 본 발명에 따른 접촉구 형성 방법을 공정 순서에 따라 나타낸 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 공정은 반도체 집적 회로 공정에서 반도체 기판에 반도체 소자와 반도체 소자 분리영역으로 필드 산화막을 형성한 후, 필드 산화막 위에 산화막 패턴을 형성한다. 반도체 소자 및 산화막 패턴이 형성되어 있는 반도체 기판 위에 질화막을 증착한 다음, 증착된 질화막을 식각하여 반도체 소자와 산화막 패턴의 측벽에 질화막 스페이서를 형성한다. 그 위에 절연막을 증착한 후, 감광막을 도포하고 패턴을 형성한 다음, 절연막을 식각하여 반도체 소자의 접촉구를 형성한다.
여기서, 질화막은 전면 식각(blanket etch) 방식을 이용하여 식각할 수 있으며, 증착된 질화막의 두께는 1500∼2500Å인 것이 바람직하다.
또한, 절연막은 일반적으로 질화막과의 식각 선택비가 큰 산화막을 사용하는 것이 바람직하며, 이 산화막을 식각하는 데에는 C4F8기체를 사용할 수 있다.
이러한 공정에서는, 산화막과의 식각 선택비가 큰 질화막으로 필드 산화막 위에 있는 산화막 패턴의 측벽에 질화막 스페이서를 형성한다. 그러면 접촉구를 형성할 때 접촉구의 오정렬이 발생하더라도 산화막과는 식각 선택비가 있는 질화막 스페이서가 필드 산화막 가장자리를 덮고 있으므로 필드 산화막의 유실을 막을 수 있다. 따라서, 다이오드의 누설 전류 발생을 방지할 수 있다.
또한, 다량의 폴리머 소스인 CHF3를 사용하지 않고 C4F8을 사용하여 접촉구를 식각함으로써, 접촉구 내의 폴리머 양을 감소시켜 접촉 저항 특성을 개선할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 공정에 대하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 접촉구 형성 방법을 공정 순서에 따라 나타낸 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 종래의 기술에서와 마찬가지로 게이트(4)와 소오스/드레인(3)을 포함하는 반도체 소자 및 소자 분리 영역으로서의 필드 산화막(2)을 기판(1) 위에 형성한다.
다음, 도 2b에 도시한 바와 같이 그 위에 산화막(11)을 증착한다.
감광막을 도포하고 패터닝하여 감광막 패턴(12)을 형성한 다음, 감광막 패턴(12)을 마스크로 산화막(11)을 식각하여 도 2c에 도시한 바와 같이, 필드 산화막(2) 위에 산화막 패턴(111)을 형성한다.
다음, 감광막 패턴(12)을 제거한 후, 도 2d에 도시한 바와 같이, 플라스마 화학기상증착법으로 Si3N4막 등의 질화막(13)을 1500∼2500Å 정도 증착한다.
이어, 도 2e에 도시한 바와 같이, 전면 식각(blanket etch) 방법으로 질화막(13)을 식각하여 반도체 소자와 산화막 패턴(111)의 측벽에 질화막스페이서(113)가 형성한다. 그 위에 BPSG와 같은 물질로 PMD 산화막(14)을 형성한 후, 감광막을 도포하고 패터닝하여 감광막 패턴(15)을 형성한다. 다음, 감광막 패턴(15)을 마스크로 하여 PMD 산화막(14)을 식각하면 접촉구(C2)가 형성된다. 이때, 식각 기체로는 질화막 스페이서(113)와 반응하여 폴리머를 거의 생성시키지 않으며 PMD 산화막(14)에 대한 식각비는 크고 질화막 스페이서(113)를 이루고 있는 Si3N4막에 대해서는 식각비가 매우 작은 C4F8을 사용한다.
본 발명에서는 질화막 스페이서에 의해 접촉구 부분의 면적이 줄어들게 되는데 한계 지수(critical dimension)가 좁아지면 저항이 커지므로, 상대적인 접촉 한계 지수로 인한 저항 문제를 해결하기 위하여 한계 지수를 넓힐 필요가 있다.
이와 같이 본 발명에 따른 공정은 종래의 기술에 비하여 다음과 같은 효과가 있다.
필드 산화막 가장자리를 덮는 질화막(Si3N4) 스페이서를 형성하고 질화막과 PMD 산화막에 대한 식각 선택비가 큰 C4F8기체를 사용하여 PMD 산화막을 식각함으로써, 접촉구 패턴의 오정렬이 발생하더라도 필드 산화막 유실을 막을 수 있으므로 다이오드 누설 전류를 방지할 수 있으며 식각 마진이 넓어진다. 또한 C4F8기체는 질화막과 반응하여 상대적으로 적은 양의 폴리머를 발생시키므로, 접촉구 내의 질화막 스페이서 위에 형성되는 폴리머의 양을 감소시켜 접촉 저항 특성을 개선할 수있다.

Claims (5)

  1. (정정)반도체 기판에 반도체 소자 및 상기 반도체 소자를 분리하는 소자 분리 영역인 필드 산화막을 형성하는 단계,
    상기 필드 산화막 위에 산화막 패턴을 형성하는 단계,
    상기 반도체 소자 및 상기 산화막 패턴이 형성되어 있는 상기 반도체 기판 위에 질화막을 증착하는 단계,
    상기 질화막을 식각하여 상기 반도체 소자와 상기 산화막 패턴의 측벽에 스페이서를 형성하는 단계,
    절연막을 증착하는 단계, 및
    상기 절연막을 식각하여 접촉구를 형성하는 단계를 포함하는 반도체 소자의 접촉구 형성 방법.
  2. 제1항에서,
    상기 질화막은 전면 식각을 이용하여 식각하는 반도체 소자의 접촉구 형성 방법.
  3. 제2항에서,
    상기 질화막의 두께가 1500∼2500Å인 것을 포함하는 반도체 소자의 접촉구 형성 방법.
  4. 제1항에서,
    상기 절연막은 질화막과의 식각 선택비가 큰 산화막인 반도체 소자의 접촉구 형성 방법.
  5. 제4항에서,
    C4F8기체를 반응성 이온 식각의 기체로 사용하여 상기 산화막을 식각하는 반도체 소자의 접촉구 형성 방법.
KR1019990016818A 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법 KR100325599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990016818A KR100325599B1 (ko) 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990016818A KR100325599B1 (ko) 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법

Publications (2)

Publication Number Publication Date
KR20000073500A KR20000073500A (ko) 2000-12-05
KR100325599B1 true KR100325599B1 (ko) 2002-02-25

Family

ID=19584817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016818A KR100325599B1 (ko) 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법

Country Status (1)

Country Link
KR (1) KR100325599B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216006A (ja) * 1993-01-14 1994-08-05 Sony Corp 半導体装置の製造方法
JPH09172063A (ja) * 1995-12-19 1997-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR19980015537A (ko) * 1996-08-22 1998-05-25 김광호 접촉저항값이 감소된 콘택홀을 가지는 반도체 메모리 장치 및 그 제조방법
JPH10223770A (ja) * 1997-02-10 1998-08-21 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216006A (ja) * 1993-01-14 1994-08-05 Sony Corp 半導体装置の製造方法
JPH09172063A (ja) * 1995-12-19 1997-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR19980015537A (ko) * 1996-08-22 1998-05-25 김광호 접촉저항값이 감소된 콘택홀을 가지는 반도체 메모리 장치 및 그 제조방법
JPH10223770A (ja) * 1997-02-10 1998-08-21 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20000073500A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
US5198298A (en) Etch stop layer using polymers
US20080079083A1 (en) Semiconductor device and a method of manufacture therefor
US5861343A (en) Method for fabricating an aligned opening using a photoresist polymer as a side wall spacer
KR20000035246A (ko) 반도체 구조물의 제조 방법
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100325599B1 (ko) 반도체 소자의 접촉구 형성 방법
US20090108359A1 (en) A semiconductor device and method of manufacture therefor
KR100468697B1 (ko) 다마신비트라인을구비하는반도체장치및그제조방법
KR100403350B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100325601B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100643484B1 (ko) 반도체소자의 제조방법
KR20010063516A (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
KR20060063299A (ko) 반도체 소자의 메탈 콘택 형성방법
KR100503748B1 (ko) 반도체 소자의 측벽 형성 방법
KR100315029B1 (ko) 반도체소자의트렌치형성방법
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR100539447B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
KR100370783B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR100403327B1 (ko) 반도체 소자의 제조 방법
KR100607368B1 (ko) 반도체소자의 콘택홀 제조 방법
JPH11307516A (ja) 半導体装置の製造方法
KR100620710B1 (ko) 내벽이 경사 구조를 갖는 접속 구멍 및 그 제조 방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee