KR100249012B1 - 반도체장치의 콘택홀 형성방법 - Google Patents
반도체장치의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR100249012B1 KR100249012B1 KR1019970065127A KR19970065127A KR100249012B1 KR 100249012 B1 KR100249012 B1 KR 100249012B1 KR 1019970065127 A KR1019970065127 A KR 1019970065127A KR 19970065127 A KR19970065127 A KR 19970065127A KR 100249012 B1 KR100249012 B1 KR 100249012B1
- Authority
- KR
- South Korea
- Prior art keywords
- salicide
- contact hole
- forming
- layer
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 238000009616 inductively coupled plasma Methods 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로서 특히, 살리사이드(salicide)가 형성된 실리콘 표면을 이용한 콘택홀 형성방법으로서 고밀도집적소자 구조에서는 우수한 전기적 특성을 얻기 위해 사용되어진 살리사이드층의 두께가 점점 경박화되고 또한 콘택홀의 구경이 작아짐에따라 콘택홀 형성시 고밀도 플라즈마를 사용하여 살리사이드에 대한 높은 선택비와 고 종횡비(high aspect ratio) 및 우수한 프로필을 얻을 수 있는 콘택홀 형성방법을 제공한다. 본 발명에 따른 반도체장치의 콘택홀 형성방법은 게이트와 소스/드레인용 불순물영역 및 상기 게이트 측면에 형성된 측벽을 포함하는 반도체 기판의 상기 게이트의 상부표면에 제 1 살리사이드막과 노출된 불순물영역 상부표면에 제 2 살리사이드막을 동시에 형성하는 단계와, 제 1 살리사이드막과 제 2 살리사이드막 그리고 측벽위에 층간절연층을 형성하는 단계와, 층간절연층 상에 포토레지스트를 도포한 후 노광 및 현상에 의해 층간절연층의 소정 부분을 노출시키는 단계와,노출된 층간절연층의 소정부분을 통하여 기체원을 사용하는 플라즈마 방식으로 제 2 실리사이드막 표면이 노출될 때까지 식각을 실시하는 단계로 이루어진 공정을 구비한다.
Description
본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로서 특히, 살리사이드(salicide)가 형성된 실리콘 표면을 이용한 콘택홀 형성방법으로서 고밀도집적소자 구조에서는 우수한 전기적 특성을 얻기 위해 사용되어진 살리사이드층의 두께가 점점 경박화되고 또한 콘택홀의 구경이 작아짐에따라 콘택홀 형성시 고밀도 플라즈마를 사용하여 살리사이드에 대한 높은 선택비와 고 종횡비(high aspect ratio) 및 우수한 프로필을 얻을 수 있는 콘택홀 형성방법에 관한 것이다.
종래의 콘택홀 형성방법에서는 반응성이온식각법(reactive ion etching), 플라즈마 타입등의 기존의 플라즈마를 이용한 방식으로 진행되며 사용되는 기체로는 Ar, CF4, CHF3 등의 혼합기체를 사용하여 왔고 일부 고밀도 플라즈마를 이용하는 경우에는 C2F6만을 첨가하여 콘택홀 형성공정을 진행하여 왔다.
일반적으로 실리콘 기판 위에 산화막이 두껍게 증착되고 그위에 콘택홀 형성을 위한 포토레지스트패턴이 형성되는데 콘택홀이 형성된 후의 실리콘기판의 표면도 일부 식각되어진다.
도 1a 내지 도 1b는 종래 기술에 따른 콘택홀 형성방법을 도시한 공정단면도이다.
도 1a를 참조하면, 실리콘기판(1)상에 게이트절연막(19)을 열산화막으로 형성한 다음 게이트 형성을 위한 폴리실리콘층(2)을 증착하여 형성한 다음 그위에 캡핑용절연막으로 질화막(도시 안됨)을 증착하여 형성하고 사진식각공정을 실시하여 게이트(2)를 패터닝하여 형성한 다음 노출된 게이트(2)의 측면 부위에 산화(oxidation) 등의 방법으로 측벽(3)을 형성한다. 그리고 게이트(2)와 측벽(3)을 마스크로 이용하여 측벽 아래 기판내에 엘디디(LDD) 영역을 형성한 다음 다시 소스/드레인(11, 12)을 형성한 후 게이트(2) 상부 표면에 잔류한 캡핑용 질화막을 제거한다.
그 다음 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 층간절연층(4)을 형성한다. 이때 층간절연층으로 BPSG, PETEOS, USG 등을 사용할 수 있다.
상기에서 기판(1)은 불순물영역(11, 12)이 확산된 반도체기판이거나 또는, 하부 배선층(도시되지 않음)일 수도 있다.
층간절연층(4) 상에 포토레지스트(100)를 도포한 후 노광 및 현상에 의해 층간절연층(4)의 소정 부분을 노출시킨다. 이 때, 층간절연층(4)의 노출된 부분은 반도체기판(1)의 불순물영역(12)과 노출된 게이트(2)의 상부 표면이거나, 또는 도면에 표시되지 아니한 하부 배선층과 대응한다.
포토레지스트(100)가 제거된 부분을 통하여 Ar, CHF3, CF4의 혼합기체 플라즈마를 사용한 건식식각을 실시한다.
도 1b를 참조하면, 층간절연층(4) 상에 잔류하는 포토레지스트(100)를 마스크로 사용하여 층간절연층(4)의 노출된 표면부터 시작하여 기판(1) 표면(510)과 게이트(2)의 상부표면을 노출시키는 접촉홀(51, 50)을 플라즈마 방식을 이용한 식각으로 형성한다. 이때 식각공정은 완전한 관통부위의 형성을 위하여 충분한 시간을 갖고 반응성이온식각이나 플라즈마 타입 등의 플라즈마 방식을 이용한 장치에서 실시된다. Ar, CHF3, CF4, CHF3/O2를 이용한기체들의 상세동작은 다음과 같다. 아르곤은 플라즈마의 안정화 및 스퍼터링 효과를 나타내는 기체로 작용하고 반응에 직접참여하지 아니한다. 식각반응시 층간절연막인 산화막과 실리콘기판과의 식각선택비를 높이기 위하여 C/F비가 높은 위의 원소들을 이용하며 두 기체의 비율을 적절하게 혼합하여 시각반응시 챔버안으로 주입한다. 사용하는 기체의 유량은 아르곤 기체의 경우 100 - 1000 sccm 까지 범위의 유량을 사용하고 CF4와 CHF3는 30 - 100 sccm 범위의 유량을 사용한다. 이러한 CF4와 CHF3 두 기체의 유량비는 약 0.5 - 1.5 의 값을 적용한다.
고주파전력(RF power)의 범위는 식각속도와 선택비 그리고 프로필에 큰 영향을 미치므로 소자구조에 따라 대략 500 W에서 1200 W의 수준을 사용한다.
또한 챔버압력은 50 mT 에서 500 mT 까지 사용한다.
이러한 식각공정 이후 노출된 실리콘기판(1)의 표면(510)의 일부도 식각되어 손상된다.
그러나, 상술한 종래 기술에 따른 콘택홀 형성방법은 고종횡비와 우수한 프로필을 동시에 성취할 수 없으며, 식각반응시 식각속도가 느려지므로 콘택홀 형성공정시간이 길어짐에 따른 공정비용 및 제조단가가 상승한다.
그리고 식각반응시 사용되는 기체가 주로 CF4 와 CHF3 인데 이들의 혼합비에 따라 폴리머의 발생정도가 변화하므로 기판표면층과의 선택비확보에 곤란성 때문에 기판표면층의 손실을 줄이는데는 한계가 있다. 더우기 단차가 발생하는 구조에서는 먼저 식각되는 게이트 표면을 연결시키는 콘택홀에서는 더욱 우수한 선택비가 요구되므로 이러한 구조에 적용하기가 어렵다.
또한 종래의 기체를 이용한 방법으로는 구경이 작은 콘택홀의 형성이 어려운 문제점이 있다.
따라서, 본 발명의 목적은 반도체장치의 콘택홀 형성방법에 관한 것으로서 특히, 살리사이드(salicide)가 형성된 실리콘 표면을 이용한 콘택홀 형성방법으로서 고밀도집적소자 구조에서는 우수한 전기적 특성을 얻기 위해 사용되어진 살리사이드층의 두께가 점점 경박화되고 또한 콘택홀의 구경이 작아짐에따라 콘택홀 형성시 고밀도 플라즈마를 사용하여 살리사이드에 대한 높은 선택비와 고 종횡비(high aspect ratio) 및 우수한 프로필을 얻을 수 있는 콘택홀 형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 콘택홀 형성방법은
게이트와 소스/드레인용 불순물영역 및 상기 게이트 측면에 형성된 측벽을 포함하는 반도체 기판의 상기 게이트의 상부표면에 제 1 살리사이드막과 노출된 불순물영역 상부표면에 제 2 살리사이드막을 동시에 형성하는 단계와, 제 1 살리사이드막과 제 2 살리사이드막 그리고 측벽위에 층간절연층을 형성하는 단계와, 층간절연층 상에 포토레지스트를 도포한 후 노광 및 현상에 의해 층간절연층의 소정 부분을 노출시키는 단계와,노출된 층간절연층의 소정부분을 통하여 기체원을 사용하는 플라즈마 방식으로 제 2 실리사이드막 표면이 노출될 때까지 식각을 실시하는 단계로 이루어진 공정을 구비한다.
도 1a 내지 도 1b 는 종래 기술에 따른 반도체장치의 콘택홀 형성방법을 도시하는 공정단면도
도 2a 내지 도 2b 는 본 발명에 따른 반도체장치의 콘택홀 형성방법을 도시하는 공정단면도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2b는 본 발명에 따른 반도체장치의 콘택홀 형성방법을 도시한 공정단면도이다.
도 2a를 참조하면, 실리콘기판(21)상에 게이트절연막(29)을 열산화막으로 형성한 다음 게이트 형성을 위한 폴리실리콘층(22)을 증착하여 형성한 다음 그위에 캡핑용절연막으로 질화막(도시 안됨)을 증착하여 형성하고 사진식각공정을 실시하여 게이트(22)를 패터닝하여 형성한 다음 노출된 게이트(22)의 측면 부위에 산화(oxidation) 등의 방법으로 측벽(23)을 형성한다. 그리고 게이트(22)와 측벽(23)을 마스크로 이용하여 측벽 아래 기판내에 엘디디(LDD) 영역을 형성한 다음 다시 소스/드레인(211, 212)을 형성한 후 게이트(22) 상부 표면에 잔류한 캡핑용 질화막(도시 안됨)을 제거한다. 이때 실리콘 기판은 메모리용 또는 비메모리용 웨이퍼이다.
그리고, 게이트(22)의 상부표면 및 엘디디형성부위와 소스/드레인(211, 212) 부위 상부표면에 살리사이드(salicide)를 형성한다. 이때 형성되는 살리사이드의 형성두께는 각각의 소자특성에 따라 결정되고, 코발트 살리사이드 경우 그 형성두께는 200 내지 400 옹스트롱이고 타이타늄살리사이드 경우 그 형성두께는 400 내지 800 옹스트롱 정도로 형성한다.
그 다음 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 층간절연층(24)을 형성한다. 이때 층간절연층으로 BPSG, PETEOS, USG 등을 사용할 수 있다.
상기에서 기판(21)은 불순물영역(211, 212)이 확산된 반도체기판이거나 또는, 하부 배선층(도시되지 않음)일 수도 있다.
층간절연층(24) 상에 포토레지스트(200)를 도포한 후 노광 및 현상에 의해 층간절연층(24)의 소정 부분을 노출시킨다. 이 때, 층간절연층(24)의 노출된 표면부분은 반도체 실리콘기판(21)의 불순물영역(212)과 노출된 게이트(22)의 상부 표면이거나, 또는 도면에 표시되지 아니한 하부 배선층과 대응한다.
포토레지스트(200)가 제거된 부분을 통하여 Ar, C4F8, C2F6의 혼합기체 플라즈마를 사용한 건식식각을 실시한다. 장치측면에서는 종래의 플라즈마의 사용이 가능하지만 특히 고밀도 플라즈마원(plasma source)의 장점을 활용하는 것이 본 발명에 있어서 유리하다.
플라즈마원인 아이시피(inductively coupled plasma)로 고밀도이면서 낮은 압력의 조건으로 콘택홀에 대한 식각을 진행한다. 이때 소스전력과 바이어스전력이 분리되어 이온주입농도와 이온주입에너지를 조절할 수 있으므로 자유롭게 콘택홀의 프로필을 수직되게 혹은 경사지게 형성할 수 있으며, 상술한 바와 같이 기체원으로 Ar, C4F8, C2F6을 사용한다.
아르곤은 플라즈마의 안정화 및 스퍼터링 효과를 나타내는 기체로 사용되고 식각반응에 직접 참여하지는 아니하며, C4F8은 식각반응시 고선택비를 얻을 수 있는 폴리머를 발생시키는 주 요소로서 식각반응시 이러한 기체량이 증가할 수록 선택비를 향상시키고 식각속도를 빠르게하는 요소로 작용하고, C2F6는 식각반응시 챔버내로 유입되는 기체량이 증가할 수록 콘택홀의 프로필을 수직되게 하며 식각속도를 빠르게 증진시키는 요소로 작용하면서 한편으로 식각시 발생하는 폴리머로 인한 콘택홀 형성 붕위가 막히지 아니하도록 방지하는 역할을 한다. 본 발명에서 C4F8 와 C2F6 의 유량비는 0.5 - 1.2 정도로 하여 사용하며 고주파전력의 범위는 구조에 따라서 1000 - 3000 W 정도의 수준으로 이용한다.
또한 각각의 기체들의 사용범위는 Ar 을 100 - 500 sccm, C4F8 와 C2F6 을 5 - 100 sccm 정도로 첨가하여 사용한다.
도 2b를 참조하면, 층간절연층(24) 상에 잔류하는 포토레지스트(200, 도시 안됨)를 마스크로 사용하여 층간절연층(24)의 노출된 표면부터 시작하여 기판(21) 표면과 게이트(22) 상부표면에 형성된 살리사이드(255)의 표면을 노출시키는 접촉홀을 도 1a 에서 상술한 플라즈마 방식을 이용한 식각으로 형성한다.
이러한 식각공정 이후 노출된 실리콘기판(21)의 표면은 그 위에 형성된 살리사이드막(256)으로 보호되어 전혀 손상되지 아니하는데 이는 살리사이드의 식각선택비가 탁월하기 때문이다.
따라서, 본 발명은 종래기술에서 기판표면층의 실리콘에 대한 선택비를 확보하는데 한계가 있으나 본 발명의 기술을 이용하면 기판표면층이 식각제와 식각반응이 일어날 수 없도록 차단되므로 고선택비콘택홀 형성이 가능하여 실리사이드 손실을 200 옹스트롱 이하로 할 수 있는 장점이 있다.
또한 고집적소자 제조에 적용할 수 있는 미소한 구경을 갖는 콘택홀의 형성이 가능하고, 고종횡비를 갖는 콘택홀을 형성하는 것이 가능하다.
그리고 소자형성등으로 인한 층간절연막의 단차발생에 기인한 높이가 상이한 층을 식각할 때 먼저 식각되는 층에 손상을 입히지 아니하고 실리콘기판 표면층 위로 콘택홀을 형성할 수 있다.
게다가 빠른 식각속도를 얻을 수 있어 공정시간을 단축시켜 공정비용 및 소자제조단가를 낮출 수 있는 잇점이 있다.
Claims (7)
- 게이트와 소스/드레인용 불순물영역 및 상기 게이트 측면에 형성된 측벽을 포함하는 반도체 기판의 상기 게이트의 상부표면에 제 1 살리사이드막과 노출된 상기 불순물영역의 상부표면에 제 2 살리사이드막을 동시에 형성하는 단계와,상기 제 1 살리사이드막과 상기 제 2 살리사이드막 그리고 상기 측벽위에 층간절연층을 형성하는 단계와,상기 층간절연층 상에 포토레지스트를 도포한 후 노광 및 현상에 의해 상기 층간절연층의 소정 부분을 노출시키는 단계와,노출된 상기 층간절연층의 소정부분을 통하여 기체원을 사용하는 플라즈마 방식으로 상기 제 2 실리사이드막 표면이 노출될 때까지 식각을 실시하는 단계로 이루어진 반도체장치의 콘택홀 형성방법.
- 청구항 1에 있어서 상기 제 1 살리사이드막과 제 2 살리사이드막의 두께는 코발트 살리사이드 경우 그 형성두께는 200 내지 400 옹스트롱이고 타이타늄살리사이드 경우 그 형성두께는 400 내지 800 옹스트롱 정도로 형성하는 것이 특징인 반도체장치의 콘택홀 형성방법.
- 청구항 1에 있어서 상기 층간절연층으로 BPSG 또는 PETEOS 또는 USG로 형성하는 것이 특징인 반도체장치의 콘택홀 형성방법.
- 청구항 1에 있어서 상기 층간절연층의 노출된 표면부분은 상기 반도체기판의 상기 불순물영역과 노출된 상기 게이트의 상부 표면과 대응되게 형성되는 것이 특징인 반도체장치의 콘택홀 형성방법.
- 청구항 1에 있어서 상기 기체원으로 아르곤과 C4F8 와 C2F6를 사용하고 유량비는 0.5 - 1.2 정도로 하여 사용하며, Ar 을 100 - 500 sccm, C4F8 와 C2F6 을 5 - 100 sccm 정도로 첨가하여 사용하는 것이 특징인 반도체장치의 콘택홀 형성방법.
- 청구항 1에 있어서 상기 플라즈마원은 아이시피(inductively coupled plasma) 타입으로 고밀도이면서 낮은 압력의 조건으로 콘택홀에 대한 식각을 진행하는 것이 특징인 반도체장치의 콘택홀 형성방법.
- 청구항 6에 있어서 상기 아이시피 타입에서 압력의 범위는 1.5 - 50 mT고주파전력의 범위는 구조에 따라서 1000 - 3000 W 정도의 수준으로 이용하는 것이 특징인 반도체장치의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065127A KR100249012B1 (ko) | 1997-12-02 | 1997-12-02 | 반도체장치의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065127A KR100249012B1 (ko) | 1997-12-02 | 1997-12-02 | 반도체장치의 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990046947A KR19990046947A (ko) | 1999-07-05 |
| KR100249012B1 true KR100249012B1 (ko) | 2000-03-15 |
Family
ID=19526195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970065127A KR100249012B1 (ko) | 1997-12-02 | 1997-12-02 | 반도체장치의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249012B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587039B1 (ko) * | 1999-11-18 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 장치의 콘택홀 형성방법 |
-
1997
- 1997-12-02 KR KR1019970065127A patent/KR100249012B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990046947A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470625B2 (en) | Method of plasma etching a substrate | |
| US6074959A (en) | Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide | |
| US6183655B1 (en) | Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon | |
| KR100395878B1 (ko) | 스페이서 형성 방법 | |
| US6184119B1 (en) | Methods for reducing semiconductor contact resistance | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| KR100353590B1 (ko) | 드라이에칭후처리방법과반도체장치의제조방법 | |
| US6057243A (en) | Method for producing semiconductor device | |
| KR100249012B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| US7629673B2 (en) | Contact etch stop film | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| KR100513051B1 (ko) | 반도체 소자의 게이트 전극 형성 방법_ | |
| KR100267396B1 (ko) | 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법 | |
| US5776816A (en) | Nitride double etching for twin well align | |
| KR100325599B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR20050122642A (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR19990047250A (ko) | 반도체장치의 절연막 식각방법 | |
| KR20020001113A (ko) | 반도체소자의 제조방법 | |
| KR20050022169A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR19990075840A (ko) | 반도체소자의 게이트 제조방법 | |
| KR19990061081A (ko) | 반도체 소자의 제조방법 | |
| JPH05291247A (ja) | 半導体装置の製造方法 | |
| KR980011893A (ko) | 반도체장치의 콘택 형성방법 | |
| KR19980083860A (ko) | 반도체장치 제조용 다결정 규소막 및 텅스텐 실리사이드막의 식각가스 조성물과 이를 이용한 플라즈마 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |