KR100315029B1 - 반도체소자의트렌치형성방법 - Google Patents

반도체소자의트렌치형성방법 Download PDF

Info

Publication number
KR100315029B1
KR100315029B1 KR1019980059163A KR19980059163A KR100315029B1 KR 100315029 B1 KR100315029 B1 KR 100315029B1 KR 1019980059163 A KR1019980059163 A KR 1019980059163A KR 19980059163 A KR19980059163 A KR 19980059163A KR 100315029 B1 KR100315029 B1 KR 100315029B1
Authority
KR
South Korea
Prior art keywords
film
amorphous silicon
photoresist
silicon film
trench
Prior art date
Application number
KR1019980059163A
Other languages
English (en)
Other versions
KR20000042871A (ko
Inventor
고재홍
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980059163A priority Critical patent/KR100315029B1/ko
Publication of KR20000042871A publication Critical patent/KR20000042871A/ko
Application granted granted Critical
Publication of KR100315029B1 publication Critical patent/KR100315029B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 트렌치 형성 방법을 개시한다. 개시된 본 발명은, 실리콘 기판(10)상에 산화막(11)과 질화막(12)을 순차적으로 형성하고, 질화막(12)상에 제 1 비정질 실리콘막(13)을 얇게 형성하며, 제 1 비정질 실리콘막(13)상에 포토레지스트(14)를 도포한 후, 노광 공정을 통해 포토레지스트(14)를 패터닝하며, 패터닝된 포토레지스트(14)를 식각 마스크로 하여, 실리콘 기판(10)에 트렌치(17)가 형성될 부분이 노출되도록, 제 1 비정질 실리콘막(13)과 질화막(12) 및 산화막(11)을 식각하여 제거한다음, 포토레지스트(14)를 제거하고, 제 1 비정질 실리콘막(13)상에는 비정질 실리콘막(13)이 산화되어 매우 얇은 산화막(15)이 증착된다음 산화막(15)상과 질화막(12)의 양측벽 및 노출된 실리콘 기판(10)상에 제 2 비정질 실리콘막(16)을 균일한 두께로 형성하고, 실리콘 기판(10)과 제 2 비정질 실리콘막(16)을 식각하여 트렌치(17)를 형성하므로써 질화막(12) 양측벽에 배치된 제 2 비정질 실리콘막(16) 부분이 식각 장벽 역할을 하게 되고, 제 2 비정질 실리콘(16)막 하부에 있는 실리콘 기판(10) 부분은 식각되지 않게 되므로써, 제 2 비정질 실리콘막(16)의 두께만큼 트렌치(17)가 미세한 폭으로 형성된다.

Description

반도체 소자의 트렌치 형성 방법
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로서, 보다 구체적으로는 비정질 실리콘을 이용해서 트렌치를 형성하는 방법에 관한 것이다.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 패턴의 칫수도 고정밀화가 요구되고 있다. 이는 반도체 소자에 있어서, 넓은 영역을 차지하는 소자 분리 영역에도 적용된다.
따라서, 종래에는 토폴로지가 높고, 넓은 면적을 차지하는 로코스(LOCOS) 기술에 의한 필드 산화막 대신 미세한 크기의 트랜치 구조의 소자 분리막이 제안된다.
이러한 미세한 크기를 갖는 트랜치 구조의 소자 분리막으로는, 얕은 깊이를 갖는 트랜치 아이솔레이션(이하, STI:shallow trench isolation) 기술이 있는데, 이 기술은 얕은 깊이로 트랜치를 형성하므로서, 기판 식각시, 기판에 형성되는 스트레스를 줄일 수 있다.
종래의 트렌치 형성 방법을 도 1를 참조하여 설명하면 다음과 같다.
종래의 트렌치 형성방법은, 도 1에 도시된 바와같이, 먼저 실리콘 기판(1)상에 산화막(2)을 형성하고, 산화막(2)상에 질화막(3)을 증착한다.
그다음, 상기 질화막(3)상에 포토레지스트(4)를 도포하고, 소정의 마스크를 이용한 식각을 실시해서 포토레지스트(4)를 패터닝한다. 패터닝된 포토레지스트(4)를 마스크로 하여 질화막(3)과 산화막(2) 및 실리콘 기판(1) 일부분을 식각하여, 트렌치(5)를 형성한다.
그러나, 종래에는 포토레지스트(4)의 두께가 매우 두꺼워야만 하였다. 그 이유는, 포토레지스트(4)와 질화막(3)의 식각 선택비간의 차이가 그다지 크기 않기 때문에, 식각 공정 중에 질화막(3)이 완전히 식각되는 동안 같이 식각되는 포토레지스트(4)가 남아서 마스크 역할을 할 수 있도록 하기 위함이다.
그러나, 포토레지스트(4)의 두께를 두껍게 하면, 단차비가 크기 때문에 미세하게 트렌치(5)를 형성하기가 불가능해지는 문제점이 있다.
또한, 종래에는 질화막(3)이 완전히 식각되고 실리콘 기판(1)에 트렌치(5)가 형성될 때, 질화막(3)의 양측벽이 노출된 상태이기 때문에, 도 1에 도시된 바와 같이, 노출된 질화막(3)의 양측벽에 폴리머(6)가 형성된다. 이 폴리머(6)는 트렌치(5)에 매립되어 소자 분리 기능을 하는 산화막의 기능을 저하시킨다.
따라서, 본 발명은 상기 종래기술의 문제점을 해소하기 위해 안출된 것으로서, 미세한 트렌치 형성이 가능한 반도체 소자의 트렌치 형성 방법을 제공함에 그 목적이 있다.
또한, 본 발명의 다른 목적은, 트렌치가 형성되는 동안에 질화막의 양측벽이 노출되지 않도록 하여, 양질의 소자 분리막을 형성할 수 있는 반도체소자의 트렌치 형성방법을 제공함에 있다.
도 1은 종래의 방법에 의해 형성된 트렌치를 나타낸 도면
도 2 내지 도 6은 본 발명에 따른 트렌치 형성 방법을 순차적으로 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 실리콘 기판 11 ; 산화막
12 ; 질화막 13 ; 제 1 비정질 실리콘막
14 ; 포토레지스트 16 ; 제 2 비정질 실리콘막
17 ; 트렌치
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 트렌치 형성 방법은 다음과 같다.
실리콘 기판상에 산화막과 질화막을 순차적으로 형성하고, 질화막상에 제 1 비정질 실리콘막을 얇게 형성한다. 제 1 비정질 실리콘막상에 포토레지스트를 도포한 후, 노광 공정을 통해 포토레지스트를 패터닝한다. 패터닝된 포토레지스트를 식각 마스크로 하여, 실리콘 기판에 트렌치가 형성될 부분이 노출되도록, 제 1 비정질 실리콘막과 질화막 및 산화막을 식각하여 제거한다. 그런 다음, 포토레지스트를제거한다. 이때, 제 1 비정질 실리콘막상에는 비정질 실리콘막이 산화되어 매우 얇은 산화막이 증착된다.
이어서, 산화막상과 질화막의 양측벽 및 노출된 실리콘 기판상에 제 2 비정질 실리콘막을 균일한 두께로 형성한다. 실리콘 기판과 제 2 비정질 실리콘막을 식각하여 트렌치를 형성하는데, 이때 질화막 양측벽에 배치된 제 2 비정질 실리콘막 부분이 식각 장벽 역할을 하게 된다. 따라서, 제 2 비정질 실리콘막 하부에 있는 실리콘 기판 부분은 식각되지 않게 되므로써, 제 2 비정질 실리콘막의 두께만큼 트렌치가 미세한 폭으로 형성된다.
상기된 본 발명의 구성에 의하면, 패터닝된 포토레지스트를 이용해서 트렌치를 형성하지 않고 실리콘 기판만이 노출되도록 하고, 이후 포토레지스트를 제거한 다음 제 2 비정질 실리콘막을 식각 장벽막으로 하여 트렌치를 형성하게 되므로써, 제 2 비정질 실리콘막의 두께만큼 트렌치를 미세한 폭으로 형성할 수가 있게 된다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 자세히 설명하도록 한다.
도 2 내지 도 6은 본 발명에 따른 트렌치 형성 방법을 순차적으로 나타낸 도면이다.
본 발명에 따른 트렌치 형성방법은, 도 2에 도시된 바와 같이, 먼저 실리콘 기판(10)상에 산화막(11)과 질화막(12)을 순차적으로 증착한다.
그다음, 제 1 비정질 실리콘막(13)을 질화막(12)상에 증착하는데, 플라즈마 증착 챔버에서 사일렌 가스와 아르곤 가스를 이용해서 증착한다. 이때, 플라즈마증착 챔버의 온도는 400±20℃, 압력은 2 내지 5 Torr, RF 파워는 100 내지 500W 조건으로 한 상태에서 제 1 비정질 실리콘막(13)을 증착한다.
또한, 상기 제 1 비정질 실리콘막(13)은 파장이 248×10-9m에서 굴절율이 2.0, 365×10-9m에서 5.0, 633×10-9에서 4.5의 굴절율을 갖는다. 이러한 제 1 비정질 실리콘막(13)상에 포토레지스트(14)를 도포하고, 노광 공정을 통해 포토레지스트(14)를 패터닝한다.
이러한 노광 공정에서, 빛이 질화막(13)으로부터 포토레지스트(14)로 난반사되어, 포토레지스트(14)의 패턴을 손상시킬 우려가 있다. 즉, 포토레지스트(14)의 패턴이 원하는 폭보다 더 넓어질 우려가 있다. 그러나, 제 1 비정질 실리콘막(13)이 빛의 난반사를 억제시키므로써, 포토레지스트(14)의 패턴 손상이 방지된다.
이어서, 도 3에 도시된 바와같이, 패터닝된 포토레지스트(14)를 마스크로 하여 제 1 비정질 실리콘막(13)과 질화막(12) 및 산화막(11)을 식각하여, 트렌치가 형성될 실리콘 기판(10) 부분을 노출시킨다. 즉, 본 발명에서는 질화막(12)을 식각하면서 동시에 트렌치를 형성하지 않는다. 특히, 질화막(12)만을 제거하면 되므로, 포토레지스트(14)를 종래와 같이 두껍게 형성하지 않아도 된다.
한편, 상기와 같은 식각 공정 중에, 제 1 비정질 실리콘막(13)이 산화되어 산소 원자가 제 1 비정질 실리콘막(13)상에 증착되어, 얇은 산화막(15)이 형성된다.
그다음, 도 4에 도시된 바와같이, 전체 구조 상부에 균일한 두께로 제 2 비정질실리콘(16)을 증착한다. 즉, 얇은 산화막(15)의 전체 상부와, 질화막(12)의 양측벽 및 노출된 실리콘기판(10)상에 제 2 비정질 실리콘막(16)을 형성한다. 상기 제 2 비정질실리콘막(16)은 제 1 비정질실리콘막(13)과 동일 재질로서, 동일한 공정 조건에 의해 형성된다.
이어서, 도 6에 도시된 바와같이, 마지막으로 상기 제 2 비정질 실리콘막(16)과 실리콘 기판(10)을 식각하여, 트렌치(17)를 형성한다. 한편, 도 5는 식각 공정 중의 상태를 나타낸 것으로서, 질화막(12) 양측벽에 제 2 비정질 실리콘막(16)의 일부가 남아 있는 상태를 나타낸 것이다.
즉, 질화막(12) 양측에 있는 제 2 비정질 실리콘막(16) 부분은 트렌치(17)가 일부분만큼 형성되어도 완전히 식각되지 않고 남아 있기 때문에, 식각 장벽으로서의 기능을 하게 되어, 그 하부에 있는 실리콘 기판(10) 부분은 식각되지 않게 된다.
그러므로, 제 2 비정질 실리콘막(16)이 완전히 식각되어도, 도 6에 도시된 바와 같이, 그 하부에 있는 실리콘 기판(10) 부분은 식각되지 않은 상태로 트렌치(17)가 형성된다.
따라서, 트렌치(17)의 폭이 도 2에 도시된 포토레지스트(14)의 패턴폭대로 형성되는 것이 아니라, 포토레지스트(14)의 패턴폭에서 제 2 비정질 실리콘막(16)의 두께만큼 줄어들게 된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 질화막과 포토레지스트사이에 제 1 비정질 실리콘막이 개재되므로써, 포토레지스트를 패터닝하기 위한 노광 공정에서, 포토레지스트로 빛이 난반사되어 패턴을 손상시키는 것이 방지된다.
또한, 본 발명에 있어서는 패터닝된 포토레지스트를 이용한 식각 공정에서, 실리콘기판에 트렌치를 직접 형성하지 않고 실리콘 기판이 노출되도록 질화막만을 식각하게 되므로, 포토레지스트를 종래와 같이 두껍게 형성하지 않아도 된다.
그리고, 제 2 비정질 실리콘막을 형성한 상태에서 트렌치를 형성하게 되므로, 제 2 비정질 실리콘막이 식각 장벽 기능을 하게 되어, 제 2 비정질 실리콘막의 두께만큼 트렌치의 폭을 줄일 수가 있게 된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 실리콘 기판상에 산화막, 질화막 및 후속공정에서 형성될 포토레지스트의 패터닝시에 광의 난반사를 방지하기 위한 제 1 비정질 실리콘막을 순차적으로 형성하고, 상기 제 1 비정질 실리콘막상에 포토레지스트를 도포한 후, 상기 포토레지스트를 패터닝하는 단계;
    상기 패터닝된 포토레지스트를 식각 마스크로 하여, 상기 제 1 비정질 실리콘막과 질화막 및 산화막을 식각하여, 트렌치가 형성될 실리콘 기판 부분을 노출시킨 후, 상기 포토레지스트를 제거하는 단계;
    상기 노출된 실리콘 기판과, 상기 질화막의 양측벽, 및 제 1 비정질실리콘막상에 균일한 두께로 제 2 비정질 실리콘막을 형성하는 단계; 및
    상기 제 2 비정질실리콘막을 식각하여 상기 제2 비정질실리콘막이 상기 질화막의 양측벽에만 남게 되면서 상기 실리콘기판의 일부 두께만큼 제거되고 연속된 식각공정에 의해 상기 질화막의 양측벽에 남아 있는 제 2 비정질 실리콘막을 식각 장벽으로 하여, 상기 제 2 비정질 실리콘막과 실리콘 기판을 식각하여, 상기 포토레지스트의 패턴폭보다 제 2 비정질 실리콘막의 두께만큼 줄어든 폭을 갖는 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 비정질 실리콘막은 파장이 248×10-9m에서 굴절율이 2.0, 파장이 365×10-9m에서 굴절율이 5.0, 파장이 633×10-9에서 굴절율이 4.5인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  3. 제 1 항에 있어서, 상기 제 1 및 제 2 비정질 실리콘막은 사일렌 가스와 아르곤 가스를 이용하여 400±20℃의 온도, 2 내지 5 Torr의 압력, 100 내지 500W의 RF 파워 조건하에서 증착하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
KR1019980059163A 1998-12-28 1998-12-28 반도체소자의트렌치형성방법 KR100315029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059163A KR100315029B1 (ko) 1998-12-28 1998-12-28 반도체소자의트렌치형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059163A KR100315029B1 (ko) 1998-12-28 1998-12-28 반도체소자의트렌치형성방법

Publications (2)

Publication Number Publication Date
KR20000042871A KR20000042871A (ko) 2000-07-15
KR100315029B1 true KR100315029B1 (ko) 2002-05-13

Family

ID=19566124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059163A KR100315029B1 (ko) 1998-12-28 1998-12-28 반도체소자의트렌치형성방법

Country Status (1)

Country Link
KR (1) KR100315029B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053318B1 (ko) * 2008-10-17 2011-08-01 신철수 아이솔레이터의 버 제거 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013204A (ko) * 1995-08-31 1997-03-29 김광호 스페이서를 이용한 트렌치 형성방법
KR19980084300A (ko) * 1997-05-22 1998-12-05 윤종용 반사억제막을 이용한 소자분리막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013204A (ko) * 1995-08-31 1997-03-29 김광호 스페이서를 이용한 트렌치 형성방법
KR19980084300A (ko) * 1997-05-22 1998-12-05 윤종용 반사억제막을 이용한 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20000042871A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100424533B1 (ko) 반사방지 코팅을 사용하는 절연
KR20010058774A (ko) 반도체 소자의 제조 방법
KR100315029B1 (ko) 반도체소자의트렌치형성방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100186514B1 (ko) 반도체 소자의 격리영역 형성방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
US6743726B2 (en) Method for etching a trench through an anti-reflective coating
KR20020027503A (ko) 반도체 디바이스 제조 방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
KR100262532B1 (ko) 반도체 소자의 폴리실리콘 패턴 형성 방법
KR19980084300A (ko) 반사억제막을 이용한 소자분리막 형성방법
KR100349377B1 (ko) 비정질 실리콘막을 이용한 트렌치 형성방법
KR100325599B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100338091B1 (ko) 반도체소자제조방법
KR0172291B1 (ko) 반도체 소자의 미세 콘택 및 도전 라인 형성 방법
KR100281147B1 (ko) 콘택홀 형성방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR940003219B1 (ko) 반도체 메모리장치의 소자분리방법
KR19980015773A (ko) 반도체 장치의 콘택홀 형성방법
KR20000061288A (ko) 반도체 소자의 제조방법
JPH10233386A (ja) ドライエッチング方法
KR20020044895A (ko) 반도체소자의 게이트전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee