KR19980084300A - 반사억제막을 이용한 소자분리막 형성방법 - Google Patents
반사억제막을 이용한 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR19980084300A KR19980084300A KR1019970020053A KR19970020053A KR19980084300A KR 19980084300 A KR19980084300 A KR 19980084300A KR 1019970020053 A KR1019970020053 A KR 1019970020053A KR 19970020053 A KR19970020053 A KR 19970020053A KR 19980084300 A KR19980084300 A KR 19980084300A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- reflection suppression
- device isolation
- silicon
- silicon nitride
- Prior art date
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 소자분리막을 웨이퍼 전체에 걸쳐 균일한 크기로 형성할 수 있는 반사억제막을 이용한 소자분리막 형성방법에 관한 것이다. 반도체 기판 상에 패드 산화막, 비정질 실리콘막 및 실리콘 나이트라이드막을 차례대로 형성한 후, 반사억제막을 형성한다. 포토레지스트를 도포한 후 이를 노광/현상함으로써 비활성영역의 반사억제막을 노출시키는 홀을 갖는 포토레지스트 패턴을 형성하고, 이를 감광막 패턴을 마스크로하여 상기 반사억제막 및 실리콘 나이트라이드막을 패터닝한다. 패터닝된 반사억제막을 제거한다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 소자분리막을 웨이퍼 전체에 걸쳐 균일한 크기로 형성할 수 있는 반사억제막을 이용한 소자분리막 형성방법에 관한 것이다.
반도체 소자의 집적도가 증가할수록 소자분리막의 크기를 줄이기 위한 연구는 더욱 활발히 진행되고 있다. 소자분리막은 활성영역들 사이를 전기적으로 분리하기 위한 절연막으로서, 고집적화를 위해서는 미세한 크기로도 절연 능력이 저하되지 않는 것이 중요하다. 현재 통상적으로 이용되고 있는 소자분리막 형성방법으로는 LOCOS, SEPOX 등이 있다.
이중, SEPOX 방식은 반도체 기판 상에 패드 산화막과 비정질 실리콘막 및 실리콘 나이트라이드막을 차례대로 형성한 후, 비활성영역에 형성되어 있는 실리콘 나이트라이드막을 식각으로 제거한 후 노출된 비정질 실리콘막을 산화하는 방식의 소자분리막 형성방법이다.
도 1 및 도 2는 일반적인 SEPOX 방식의 소자분리막 형성방법을 설명하기 위해 도시한 단면도들로서, 비활성영역에 형성되어 있는 실리콘 나이트라이드막을 식각하는 공정까지 도시되어 있다.
반도체 기판(10) 상에 패드 산화막(12), 비정질 실리콘(a-POLY)막(14) 및 실리콘 나이트라이드(SiN)막(16)을 차례대로 형성한다. 이이서, 실리콘 나이트라이드막(16) 상에 포토레지스트를 도포한 후, 이를 노광/ 현상함으로써 비활성영역에 형성되어 있는 상기 실리콘 나이트라이드막(16)을 노출시키는 홀(1)을 갖는 포토레지스트 패턴(18)을 형성한다 (도 1).
계속해서, 상기 포토레지스트 패턴(18)을 마스크로 한 식각공정을 행하여 노출된 실리콘 나이트라이드막(16)을 패터닝함으로써 비활성영역에 형성되어 있는 상기 비정질 실리콘막(14)을 노출시킨다 (도 2). 이후, 노출된 비정질 실리콘막을 산화함으로써 소자분리막을 형성한다.
상술한 종래의 SEPOX 방식을 이용한 소자분리막 형성방법에 의하면, 절연 능력이 우수하고 그 크기가 미세한 소자분리막을 형성할 수 있으나, 포토레지스트 패턴(18)을 형성하기 위한 노광 공정 시, 하부층인 실리콘 나이트라이드막(16) 표면에서의 광의 난반사에 의하여 웨이퍼 전체에 걸쳐 포토레지스트 패턴의 크기가 균일하지 않게(CD variation)되는 문제점이 발생한다. 이는, 특히, 0.3㎛ 이하의 미세 크기의 포토레지스트 패턴을 형성하기 위하여 단파장 (예를 들어, DEEP UV)의 광을 사용할 때 더욱 심하며, 포토레지스트막 및/ 또는 실리콘 나이트라이드막의 미세한 두께 차이에도 더욱 심해진다.
포토레지스트 패턴이 웨이퍼 전체에 걸쳐 불균일한 크기로 형성되면, 이로 인하여 소자분리막의 크기 또한 불균일하게 되고, 이는, 이후에 진행되는 사진 식각공정의 공정 마아진을 감소시키는 원인이 되므로, 결과적으로, 반도체 소자 제조의 신뢰도를 떨어뜨린다.
본 발명의 목적은 패턴의 크기를 웨이퍼 전체에 걸쳐 균일하게 형성함으로써 균일한 크기의 소자분리막을 형성할 수 있는 반사억제막을 이용한 소자분리막 형성방법을 제공하는데 있다.
도 1 및 도 2는 일반적인 SEPOX 방식의 소자분리막 형성방법을 설명하기 위해 도시한 단면도들이다.
도 3은 반사억제막 사용에 따른 반사특성의 변화를 시뮬레이션을 통해 비교한 그래프이다.
도 4는 반사억제막으로 옥시 나이트라이드 실리콘을 사용한 경우와 반사억제막을 사용하지 않은 경우의 패턴의 크기 불균일도를 보여주는 그래프이다.
도 5 내지 도 7은 본 발명에 의한 SEPOX 방식의 소자분리막 형성방법을 설명하기 위해 도시한 단면도들이다.
상기 목적을 달성하기 위한, 본 발명에 의한 반사억제막을 이용한 소자분리막 형성방법은, 반도체 기판 상에 패드 산화막, 비정질 실리콘막 및 실리콘 나이트라이드막을 차례대로 형성하는 제1 공정; 상기 실리콘 나이트라이드막 상에 반사억제막을 형성하는 제2 공정; 상기 반사억제막 상에 감광막을 도포한 후 이를 노광/현상함으로써 비활성영역의 반사억제막을 노출시키는 홀을 갖는 감광막 패턴을 형성하는 제3 공정; 상기 감광막 패턴을 마스크로하여 상기 반사억제막 및 실리콘 나이트라이드막을 패터닝하는 제4 공정; 및 패터닝된 반사억제막을 제거하는 제5 공정을 포함하는 것을 특징으로 한다.
이때, 상기 반사억제막은 실리콘을 다량함유한 옥시 나이트라이드 실리콘(SiON) 또는 실리콘을 다량함유한 실리콘 나이트라이드(SiN)로, 50Å - 600Å 정도의 두께로 형성되어 있는 것이 바람직하다.
이하, 첨부한 도면을 참조하여, 본 발명에 의한 반사억제막을 이용한 소자분리막 형성방법을 더욱 자세하게 설명하고자 한다.
본 발명은 SEPOX 공정 시 포토레지스트 패턴을 웨이퍼 전체에 걸쳐 균일한 크기로 형성하기 위한 방법으로 실리콘 나이트라이드막 상에 반사억제막 형성한다. 이때, 상기 반사억제막은 실리콘을 다량함유한(rich-Si) 옥시 나이트라이드 실리콘(SiON) 또는 실리콘을 다량함유한 실리콘 나이트라이드를 50Å - 600Å의 두께로 증착하여 형성한다. 즉, 실리콘 나이트라이드막 상에 노광 시의 광의 반사를 최대한 억제할 수 있는 물질층을 형성함으로써 광의 반사에 따른 패턴의 불균일함을 최소화한다.
도 3은 반사억제막 사용에 따른 반사특성의 변화를 시뮬레이션을 통해 비교한 그래프로서, 반사억제막을 사용함으로써 반사율이 급격히 감소함을 알 수 있다.
도 4는 반사억제막으로 옥시 나이트라이드 실리콘을 사용한 경우와 반사억제막을 사용하지 않은 경우의 패턴의 크기 불균일도를 보여주는 그래프로서, 반사억제막을 사용한 경우, 반사억제막을 사용하지 않은 경우 보다 패턴의 불균일도가 더 작다는 것을 알 수 있다.
도 5 내지 도 7은 본 발명에 의한 SEPOX 방식의 소자분리막 형성방법을 설명하기 위해 도시한 단면도들이다.
반도체 기판(30) 상에 패드 산화막(32), 비정질 실리콘(a-POLY)막(34) 및 실리콘 나이트라이드(SiN)막(36)을 차례대로 형성한 후, 예컨대 실리콘이 다량함유된 옥시 나이트라이드 실리콘(SiON) 또는 실리콘이 다량함유된 실리콘 나이트라이드(SiN)를 50Å - 600Å 정도의 두께로 증착함으로써 반사억제막(38)을 형성한다. 이이서, 상기 반사억제막(38) 상에 포토레지스트를 도포한 후, 이를 노광/ 현상함으로써 비활성영역에 형성되어 있는 상기 반사억제막(38)을 노출시키는 홀(31)을 갖는 포토레지스트 패턴(40)을 형성한다 (도 5).
계속해서, 상기 포토레지스트 패턴(40)을 마스크로 한 식각공정을 행하여 노출된 반사억제막(38)을 패터닝하고, 연속해서 실리콘 나이트라이드막(36)을 패터닝함으로써 비활성영역에 형성되어 있는 상기 비정질 실리콘막(34)을 노출시킨다 (도 6).
이어서, 불화수소(HF) 등의 화학용액으로 반사억제막을 제거하고 (도 7), 패터닝된 실리콘 나이트라이드막(36) 사이로 노출된 비정질 실리콘막을 산화함으로써 소자분리막을 형성한다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 반사억제막을 이용한 소자분리막 형성방법에 의하면, 실리콘 나이트라이드막 상에 반사억제막을 증착함으로써 노광시의 광의 난반사에서 비롯되는 패턴 크기의 변화를 방지할 수 있다. 따라서, 웨이퍼 전체에 걸쳐 균일한 크기의 소자분리막을 형성할 수 있다.
Claims (3)
- 반도체 기판 상에 패드 산화막, 비정질 실리콘막 및 실리콘 나이트라이드막을 차례대로 형성하는 제1 공정;상기 실리콘 나이트라이드막 상에 반사억제막을 형성하는 제2 공정;상기 반사억제막 상에 포토레지스트를 도포한 후 이를 노광/현상함으로써 비활성영역의 반사억제막을 노출시키는 홀을 갖는 포토레지스트 패턴을 형성하는 제3 공정;상기 포토레지스트 패턴을 마스크로하여 상기 반사억제막 및 실리콘 나이트라이드막을 패터닝하는 제4 공정; 및패터닝된 반사억제막을 제거하는 제5 공정을 포함하는 것을 특징으로 하는 반사억제막을 이용한 소자분리막 형성방법
- 제1항에 있어서,상기 반사억제막은 실리콘을 다량함유한 옥시 나이트라이드 실리콘(SiON) 및 실리콘을 다량함유한 실리콘 나이트라이드(SiN) 중 어느 하나로 이루어진 것을 특징으로 하는 반사억제막을 이용한 소자분리막 형성방법.
- 제1항에 있어서,상기 반사억제막은 50Å - 600Å 정도의 두께로 형성하는 것을 특징으로 하는 반사억제막을 이용한 소자분리막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970020053A KR19980084300A (ko) | 1997-05-22 | 1997-05-22 | 반사억제막을 이용한 소자분리막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970020053A KR19980084300A (ko) | 1997-05-22 | 1997-05-22 | 반사억제막을 이용한 소자분리막 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980084300A true KR19980084300A (ko) | 1998-12-05 |
Family
ID=65990565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970020053A KR19980084300A (ko) | 1997-05-22 | 1997-05-22 | 반사억제막을 이용한 소자분리막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980084300A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100318461B1 (ko) * | 1998-10-13 | 2002-02-19 | 박종섭 | 반도체소자의분리방법 |
KR100315029B1 (ko) * | 1998-12-28 | 2002-05-13 | 박종섭 | 반도체소자의트렌치형성방법 |
KR100400277B1 (ko) * | 2000-06-22 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
KR100733693B1 (ko) * | 2001-12-29 | 2007-06-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
-
1997
- 1997-05-22 KR KR1019970020053A patent/KR19980084300A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100318461B1 (ko) * | 1998-10-13 | 2002-02-19 | 박종섭 | 반도체소자의분리방법 |
KR100315029B1 (ko) * | 1998-12-28 | 2002-05-13 | 박종섭 | 반도체소자의트렌치형성방법 |
KR100400277B1 (ko) * | 2000-06-22 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
KR100733693B1 (ko) * | 2001-12-29 | 2007-06-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6579757B2 (en) | Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized | |
US6514672B2 (en) | Dry development process for a bi-layer resist system | |
KR20020071843A (ko) | 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법 | |
US6255717B1 (en) | Shallow trench isolation using antireflection layer | |
US5922516A (en) | Bi-layer silylation process | |
KR100843899B1 (ko) | 반도체 소자의 제조방법 | |
KR19980084300A (ko) | 반사억제막을 이용한 소자분리막 형성방법 | |
KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR0166203B1 (ko) | 반도체장치의 콘택 형성방법 | |
KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
KR100261167B1 (ko) | 반도체 소자의 게이트 제조방법 | |
KR100315029B1 (ko) | 반도체소자의트렌치형성방법 | |
KR20000028095A (ko) | 반도체소자의 제조방법 | |
KR100273244B1 (ko) | 반도체소자의분리영역제조방법 | |
KR100246467B1 (ko) | 위상반전마스크의 사이드 로브를 이용하는 반도체 소자의 캐패시터 제조방법 | |
KR20020002682A (ko) | 반도체 소자의 제조방법 | |
KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
KR100344826B1 (ko) | 반도체 소자의 노드 콘택 형성방법 | |
KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
KR100239454B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
KR20020046693A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR20060131131A (ko) | 반도체 소자의 미세패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |