KR100400277B1 - 반도체소자의 소자분리막 형성방법 - Google Patents
반도체소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR100400277B1 KR100400277B1 KR10-2000-0034603A KR20000034603A KR100400277B1 KR 100400277 B1 KR100400277 B1 KR 100400277B1 KR 20000034603 A KR20000034603 A KR 20000034603A KR 100400277 B1 KR100400277 B1 KR 100400277B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- organic antireflection
- antireflection film
- forming
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 18
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 32
- 150000004767 nitrides Chemical class 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로,
패드절연막이 구비되는 반도체기판 상부에 오거닉 반사방지막을 적층하는 공정과, 상기 오거닉 반사방지막과 패드절연막을 식각하되, 시간의 변화에 따른 변동 유량 엠.에프.씨. ( Mass Flow Controller, 이하에서 MFC 라 함 ) 를 사용하여 산소가스를 제공하며 실시하여 수직한 식각면이 구비되는 공정과, 상기 오거닉 반사방지막을 제거하는 공정과, 상기 패드절연막을 마스크로하여 상기 반도체기판을 식각하여 트렌치를 형성하는 공정으로 공정을 단축시킬 수 있고 예정된 크기의 트렌치를 형성함으로써 반도체소자의 생산성 및 수율을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 트렌치형 소자분리막 형성공정시 패드절연막으로 사용되는 질화막을 수직하게 식각할 수 있도록 하고 공정시간을 감소시켜 쓰루풋 ( through put ) 을 향상시킬 수 있는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size ) 를 결정하는 기술이라고 할 수 있다.
소자분리막을 제조하는 종래기술로는 절연물 분리방식의 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 ) 방법, 반도체기판 상부에 산화막, 다결정실리콘층, 질화막순으로 적층한 구조의 피.비.엘. ( Poly - Buffed LOCOS, 이하에서 PBL 이라 함 ) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치 ( trench ) 방법 등이 있다.
그러나, 상기 LOCOS 방법으로 소자분리막을 미세화할 때 공정상 또는 전기적인 문제가 발생한다. 그중의 하나는, 소자분리막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다.
그래서, 소자분리막을 형성하는 산화공정 직전 또는 이후에 고농도의 B 또는 BF2이온을 소자분리막의 하부에 이온주입시켜 격리효과를 보상해 주는데, 이 공정을 N 채널 필드 임플란트 ( N - channel field implant ) 공정, 즉 채널스토퍼 ( channel stopper ) 형성공정이라고 한다.
이때, 채널스토퍼로 사용되는 B 또는 BF2는 소자분리산화공정중에 또는 기타 열처리공정시에 활성영역으로 측면확산하여 활성영역이 좁아지며, 활성트랜지스터의 문턱전압 ( threshold voltage ) 을 높이는 내로우 ( narrow ) 채널 효과를 일으키고, 소오스/드레인을 향해 측면확산하여 N+접합과 중첩되면서 일어나는 N+접합 브레이크다운 전압 ( breakdown voltage ) 의 감소나 접합누출의 증대등의 문제를 일으키며, 소자분리막의 형성후에 채널스톱 불순물을 주입할 경우에는 고에너지의 이온주입을 하기 때문에 소자분리절연막의 끝부분이 손상되어 게이트 산화막의 열화를 가져올 수 있다. 그리고, 소자분리막의 상층부는 기판과 단차를 형성하여 후속공정의 진행시 어려움이 있다.
그리고, 상기 PBL 을 사용하는 경우, 필드산화시에 산소의 측면확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속공정에 어려움을 준다. 그리고, 기판상부의 다결정실리콘층으로 인하여 필드산화시 기판내부로 형성되는 소자분리막이 타기법에 비하여 상대적으로 작기 때문에 타기법에 비해 신뢰성을 약화시킬 수 있다.
이상에서 설명한 LOCOS 방법과 PBL 방법은 반도체기판 상부로 볼록한 소자분리막을 형성하여 단차를 갖게 됨으로써 후속공정을 어렵게 하는 단점이 있다.
이러한 단점을 해결하기 위하여, 반도체기판을 식각하여 트렌치를 형성하고 상기 트렌치를 매립한 다음, CMP 방법을 이용하여 상부면을 평탄화시키고 후속공정을 평탄화시킴으로써 후속공정을 용이하게 실시할 수 있도록 하였다.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13), 패드질화막(15)을 적층한다.
그리고, 상기 패드질화막(15) 상부에 오거닉 반사방지막 ( organic ARC )(17)을 일정두께 형성한다.
이때, 상기 오거닉 반사방지막(17)은 상기 감광막의 패터닝을 용이하게 하기 위하여 감광막 하부에 형성하는 것이다.
그 다음, 상기 오거닉 반사방지막(17) 상부에 감광막패턴(19)을 형성한다. 이때, 상기 감광막패턴(19)은 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 도포된 감광막을 패터닝하여 형성한 것이다. (도 1a)
그리고, 상기 감광막패턴(19)을 마스크로하여 상기 오거닉 반사방지막(17)을 식각한다. (도 1b)
후속공정으로 실시되는 상기 오거닉 반사방지막(17)의 과도식각공정시 상기 패드질화막(15)이 경사식각된다. (도 1c)
그 다음, 상기 감광막패턴(19)을 마스크로하여 상기 패드질화막(15)과 패드산화막(13)을 식각한다.
이때, 상기 패드질화막(15)이 경사식각된 형태를 가지고 있어 그 하부로 식각되는 남아있는 패드질화막(15)과 패드산화막(13) 역시 경사지게 식각된다. (도 1d)
그 다음, 상기 감광막패턴(19)과 오거닉 반사방지막(17)을 제거한다.
이때, 상기 오거닉 반사방지막(17)의 식각공정은 산소가스를 이용하여 실시한다. (도 1e)
그 다음, 상기 패드질화막(15)과 패드산화막(13)을 마스크로하여 상기 반도체기판(11)을 식각하여 트렌치(21)를 형성한다. (도 1f)
후속공정으로 상기 패드질화막(15)과 패드산화막(13)을 제거하고 상기 트렌치(21)을 매립하여 소자분리막을 형성한다.
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 소자분리막 형성방법은, 상기 오거닉 반사방지막과 패드절연막의 식각공정으로 공정을 세분화하여 진행함으로써 상기 두 개의 식각공정 사이에 안정화 단계를 첨가하는 등의 이유로 공정시간이 길어지는 문제가 발생한다. 그리고, 상기 오거닉 반사방지막의 식각단계에서 수반되는 과도식각으로 인하여 경사를 갖는 트렌치를 형성하게 되어 씨.디. ( critical demension, 이하 CD 이라 함 ) 조절이 어려워 지는 문제점이 발생된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 공정을 단순화시키고 CD 조절이 용이하도록 변동 MFC를 이용하여 트렌치를 형성하고 후속공정으로 예정된 크기의 소자분리막을 형성함으로써 반도체소자의 생산성 및 수율을 향상시킬 수 있는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.
도 2a 내지 도 2e 는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 패드산화막
15,35 : 패드질화막 17,37 : 오거닉 반사방지막
19,39 : 감광막패턴 21,41 : 트렌치
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 형성방법은,패드절연막이 구비되는 반도체기판 상부에 오거닉 반사방지막을 적층하는 공정과,상기 오거닉 반사방지막과 패드절연막을 순차적으로 식각하되, 시간의 변화에 따른 변동 유량 MFC를 사용하여 산소가스를 제어하되, 상기 오거닉 반사방지막이 50 ∼ 100 퍼센트 식각까지는 산소가스를 3 ∼ 50 sccm 으로 흘려주며 실시하고, 150 ∼ 200 퍼센트 과식각될때까지 상기 산소가스 유량을 서서히 감소시켜 0 sccm 이 되도록 하여 수직한 식각면이 구비되는 공정과,상기 오거닉 반사방지막을 제거하는 공정과,
상기 패드절연막을 마스크로하여 상기 반도체기판을 식각하여 트렌치를 형성하는 공정을 포함하는 것을 특징으로한다.
한편, 본 발명의 원리는 다음과 같다.
종래기술에서 문제가 되던 오거닉 반사방지막와 패드질화막 및 패드산화막의 식각공정을 한번의 식각공정으로 실시하는 것을 근간으로 하며, 이때, 사용되는 산소가스 유량을 시간에 따라 변화하는 변동 MFC를 통해 조절하며 실시하는 발명으로서,
오거닉 반사방지막과 패드질화막 및 패드산화막을 식각할 때 다른 식각조건은 동일하게 하고 산소가스 유량을 변화시킴으로써 오거닉 반사방지막과 패드절연막을 동시에 식각하여 공정시간을 감축시킬 수 있으며 상기 오거닉 반사방지막에 대한 과도식각단계를 생략하여 패드질화막의 경사식각을 방지할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(31) 상부에 패드산화막(33)과 패드질화막(35)을 각각 일정두께 형성한다.
이때, 상기 패드산화막(33)은 30 ∼ 200 Å 정도의 두께로 형성하고, 상기 패드질화막(35)은 500 ∼ 3000 Å 정도의 두께로 형성한다.
그 다음 상기 패드질화막(35) 상부에 오거닉 반사방지막(37)을 증착한다.
그리고, 상기 오거닉 반사방지막(37) 상부에 감광막패턴(39)을 형성한다.
이때, 상기 감광막패턴(39)은 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 도포된 감광막을 패터닝하여 형성한다. (도 2a)
그 다음, 상기 감광막패턴(39)을 마스크로하여 상기 오거닉 반사방지막(37), 패드질화막(35) 및 패드산화막(33)을 순차적으로 식각한다.
이때, 상기 식각공정은, 시간의 변화에 따른 유량 변동 MFC를 사용하여 산소가스를 공급하며 실시하되, 그외 다른 조건은 종래와 같은 조건으로 하여 실시함으로써 수직한 패드절연막(33,35)의 측벽을 형성한다.
그리고, 상기 오거닉 반사방지막(37)이 50 ∼ 100 퍼센트 식각될때에는 산소가스를 3 ∼ 50 sccm 으로 동일하게 흘려주며 공급하며, 상기 오거닉 반사방지막(37)이 150 ∼ 200 퍼센트까지 과식각될때에는 상기 산소가스 유량을 서서히 감소시켜 0 sccm 이 되도록 하여 실시한다. (도 2b, 도 2c)
그 다음, 상기 감광막패턴(39)과 오거닉 반사방지막(37)을 제거한다. (도 2d)
그리고, 상기 패드질화막(35) 및 패드산화막(33)을 마스크로하여 상기 반도체기판(31)을 식각하여 예정된 크기의 트렌치(41)를 형성한다. (도 2e)
후속공정으로 상기 트렌치(41)를 매립하는 절연막으로 소자분리막을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 상기 패드절연막 상부에 오거닉 반사방지막을 형성하고 이들을 한번의 공정으로 식각하여 식각면이 수직하도록 함으로써 예정된 크기의 소자분리막을 형성할 수 있도록 하여 반도체소자의 생산성 및 수율을 향상시키는 효과를 제공한다.
Claims (2)
- 패드절연막이 구비되는 반도체기판 상부에 오거닉 반사방지막을 적층하는 공정과,상기 오거닉 반사방지막과 패드절연막을 순차적으로 식각하되, 시간의 변화에 따른 변동 유량 MFC를 사용하여 산소가스를 제어하되, 상기 오거닉 반사방지막이 50 ∼ 100 퍼센트 식각까지는 산소가스를 3 ∼ 50 sccm 으로 흘려주며 실시하고, 150 ∼ 200 퍼센트 과식각될때까지 상기 산소가스 유량을 서서히 감소시켜 0 sccm 이 되도록 하여 수직한 식각면이 구비되는 공정과,상기 오거닉 반사방지막을 제거하는 공정과,상기 패드절연막을 마스크로하여 상기 반도체기판을 식각하여 트렌치를 형성하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0034603A KR100400277B1 (ko) | 2000-06-22 | 2000-06-22 | 반도체소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0034603A KR100400277B1 (ko) | 2000-06-22 | 2000-06-22 | 반도체소자의 소자분리막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020000294A KR20020000294A (ko) | 2002-01-05 |
KR100400277B1 true KR100400277B1 (ko) | 2003-10-01 |
Family
ID=19673331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0034603A KR100400277B1 (ko) | 2000-06-22 | 2000-06-22 | 반도체소자의 소자분리막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100400277B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09306985A (ja) * | 1996-05-20 | 1997-11-28 | Sony Corp | 半導体装置の製造方法 |
KR19980084300A (ko) * | 1997-05-22 | 1998-12-05 | 윤종용 | 반사억제막을 이용한 소자분리막 형성방법 |
JPH11219945A (ja) * | 1997-11-11 | 1999-08-10 | Samsung Electronics Co Ltd | 半導体装置のエッチングマスク形成方法 |
KR20010018821A (ko) * | 1999-08-23 | 2001-03-15 | 윤종용 | 유동성 건식 식각 장치 및 이를 이용한 유동성 건식 식각 방법 |
-
2000
- 2000-06-22 KR KR10-2000-0034603A patent/KR100400277B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09306985A (ja) * | 1996-05-20 | 1997-11-28 | Sony Corp | 半導体装置の製造方法 |
KR19980084300A (ko) * | 1997-05-22 | 1998-12-05 | 윤종용 | 반사억제막을 이용한 소자분리막 형성방법 |
JPH11219945A (ja) * | 1997-11-11 | 1999-08-10 | Samsung Electronics Co Ltd | 半導体装置のエッチングマスク形成方法 |
KR20010018821A (ko) * | 1999-08-23 | 2001-03-15 | 윤종용 | 유동성 건식 식각 장치 및 이를 이용한 유동성 건식 식각 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020000294A (ko) | 2002-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6524901B1 (en) | Method for forming a notched damascene planar poly/metal gate | |
US7301207B2 (en) | Semiconductor device capable of threshold voltage adjustment by applying an external voltage | |
KR100718248B1 (ko) | 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법 | |
JPH11145273A (ja) | 半導体装置の製造方法 | |
KR100313546B1 (ko) | 트랜지스터 형성방법 | |
KR100400277B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100305019B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR100281272B1 (ko) | 반도체소자의 소자분리 절연막 형성방법 | |
KR100386610B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100320436B1 (ko) | 모스팻(mosfet) 제조방법 | |
KR100622754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100414742B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
KR100675878B1 (ko) | 문턱전압 및 필드정지용 이온주입이 포함된 반도체장치의소자분리막 형성방법 | |
KR20000003571A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
US6855993B2 (en) | Semiconductor devices and methods for fabricating the same | |
KR100218739B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR100674645B1 (ko) | 반도체 소자 제조 방법 | |
KR100532969B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100609532B1 (ko) | Soi반도체소자의 제조방법 | |
KR0130626B1 (ko) | 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법 | |
CN113972257A (zh) | 半导体结构及其形成方法 | |
KR20020082283A (ko) | 반도체 장치의 트렌치형 소자 분리 방법 | |
CN113764273A (zh) | 半导体结构及其形成方法 | |
KR20000003574A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR20030060604A (ko) | 소자분리막의 형성 방법 및 그를 이용한 반도체소자의제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |