KR100262532B1 - 반도체 소자의 폴리실리콘 패턴 형성 방법 - Google Patents

반도체 소자의 폴리실리콘 패턴 형성 방법 Download PDF

Info

Publication number
KR100262532B1
KR100262532B1 KR1019970079325A KR19970079325A KR100262532B1 KR 100262532 B1 KR100262532 B1 KR 100262532B1 KR 1019970079325 A KR1019970079325 A KR 1019970079325A KR 19970079325 A KR19970079325 A KR 19970079325A KR 100262532 B1 KR100262532 B1 KR 100262532B1
Authority
KR
South Korea
Prior art keywords
polysilicon
layer
forming
amorphous silicon
pattern
Prior art date
Application number
KR1019970079325A
Other languages
English (en)
Other versions
KR19990059128A (ko
Inventor
김수호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970079325A priority Critical patent/KR100262532B1/ko
Publication of KR19990059128A publication Critical patent/KR19990059128A/ko
Application granted granted Critical
Publication of KR100262532B1 publication Critical patent/KR100262532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Abstract

본 발명은 반도체 소자의 폴리실리콘 패턴 형성 방법에 관한 것으로, 양호한 형상(profile)의 폴리실리콘 패턴을 형성하기 위하여, 폴리실리콘층상부에 반사율이 낮은 물질로 반사방지막을 형성한 후에 패터닝 공정을 진행하는데, 이러한 패터닝 공정은 먼저 반사방지막을 식각한 후에 폴리실리콘층을 식각하고, 이후 반사방지막을 제거하는 등 공정상의 어려움이 있어, 본 발명은 반사방지막으로 반사율이 낮으면서 폴리실리콘과 같은 실리콘류인 비정질 실리콘을 사용하므로써, 한번의 패터닝 공정으로 양호한 형상의 폴리실리콘 패턴을 형성할 수 있다.

Description

반도체 소자의 폴리실리콘 패턴 형성 방법
본 발명은 반도체 소자의 폴리실리콘 패턴 형성 방법에 관한 것으로, 특히 양호한 형상(profile)의 폴리실리콘 패턴을 형성하여 소자의 신뢰성을 향상시키면서 고집적화를 이룰 수 있도록 한 반도체 소자의 폴리실리콘 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정중 도전층으로 폴리실리콘층이 널리 사용되고 있다. 반도체 소자가 고집적화 되어감에 따라 패턴 선폭 및 패턴간 간격이 좁아지고 있어 보다 정밀하고 정확한 폴리실리콘 패턴을 형성하는 것이 필요하다. 양호한 형상의 폴리실리콘 패턴을 얻기 위해서는 먼저 식각 마스크로 사용되는 감광막 패턴이 양호하게 형성되어야 한다. 그런데, 폴리실리콘층은 높은 반사율(0.6 내지 0.8)을 갖기 때문에 양호한 형상의 감광막 패턴을 형성하기 어렵고, 이를 해결하기 위하여 폴리실리콘층상에 반사율이 낮은 물질로 반사방지막을 형성한 후에 패터닝 공정을 진행한다.
도 1(a) 내지 도 1(d)는 종래 반도체 소자의 폴리실리콘 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조를 갖는 기판(1)상에 폴리실리콘층(2)이 형성된다. 폴리실리콘층(2)상에 반사방지막(3)이 형성된다.
반사방지막(3)은 옥시나이트라이드(oxynitride)와 같은 낮은 반사율(0.3 내지 0.4)을 갖는 물질로 형성된다.
도 1(b)를 참조하면, 반사방지막(3)상에 감광막 패턴(4)을 형성한 후, 감광막 패턴(4)을 식각 마스크로 한 식각 공정으로 반사방지막(3)의 노출된 부분을 식각 한다.
감광막 패턴(4)은 낮은 반사율을 갖는 반사방지막(3)으로 인하여 양호한 형상을 갖게 된다. 반사방지막(3) 증착 공정에서 반사방지막(3)이 불균일하게 증착될 경우, 반사방지막(3)의 식각 공정에서 반사방지막 잔존물(3A)이 남게된다.
도 1(c)를 참조하면, 감광막 패턴(4)을 다시 식각 마스크로 한 식각 공정으로 노출된 부분의 폴리실리콘층(2)을 식각 한다. 이후, 도 1(d)에 도시된 바와 같이, 감광막 패턴(4)을 제거하여 반도체 소자의 도전층으로 사용될 폴리실리콘 패턴(5)이 형성된다.
폴리실리콘층(2) 식각 공정시 반사방지막 잔존물(3A)이 식각을 방해하여 양호한 형상의 폴리실리콘 패턴(5)이 형성되지 않는다.
상기한 바와 같이, 종래 폴리실리콘 패턴(5) 형성 방법은 반사방지막(3) 식각공정 후에 폴리실리콘층(2) 식각 공정을 진행해야 하는 공정상의 어려움이 있다. 또한, 반사방지막(3) 증착 공정에서 반사방지막(3)이 불균일하게 증착될 경우, 반사방지막(3) 식각 공정시에 반사방지막 잔존물(3A)이 남게되며, 반사방지막 잔존물(3A)은 폴리실리콘층(2)의 식각을 방해하기 때문에 양호한 형상의 폴리실리콘 패턴(5)을 형성하기 어렵다. 이러한 폴리실리콘 패턴이 고집적 소자의 도전층으로 이용될 경우 패턴과 패턴 사이의 간격이 좁은 관계로 전기적 단락이 되지 않아 회로 결함을 유발하게 되어 소자의 신뢰성 및 수율을 저하시키게 된다.
따라서, 본 발명은 양호한 형상의 폴리실리콘 패턴을 형성하여 소자의 신뢰성을 향상시키면서 고집적화를 실현할 수 있도록 한 반도체 소자의 폴리실리콘 패턴 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 폴리실리콘 패턴 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조를 갖는 기판 상에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층상에 반사율이 낮고 균일한 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층 및 상기 폴리실리콘층을 패터닝 하여 폴리실리콘 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(d)는 종래 반도체 소자의 폴리실리콘 패턴 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명의 실시예에 따른 반도체 소자의 폴리실리콘 패턴 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 및 11: 기판 2 및 12: 폴리실리콘층
3: 반사방지막 3A: 반사방지막 잔존물
13: 비정질 실리콘층 4 및 14: 감광막 패턴
5 및 15: 폴리실리콘 패턴
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명의 실시예에 따른 반도체 소자의 폴리실리콘 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조를 갖는 기판(11)상에 폴리실리콘층(12)이 형성된다. 폴리실리콘층(12)상에 반사방지 역할을 하는 비정질 실리콘층(13)이 형성된다.
폴리실리콘층(12)과 비정질 실리콘층(13)은 동일한 장비에서 형성되며, 반사도가 낮은 균일한 비정질 실리콘층(13)을 형성하기 위하여, 진공상태에서 실리콘 소오스 가스로 사일렌(SiH4) 가스 또는 디사일렌(Si2H6) 가스를 사용하며, 가스 유입량은 10 내지 200 sccm 정도로 하고, 약 200 Å 이하 예를 들어, 150 내지 200 Å의 두께로 형성한다. 비정질 실리콘층(13)은 증착 초기에 폴리실리콘층(12)의 표면에 실리콘 시드(Si seed)를 조밀하게 형성하여 그레인 사이즈(grain size)가 작고 광원에 대한 반사도가 낮게 증착 한다. 비정질 실리콘층(13)은 인-시튜 도핑(in-situ doping) 또는 익스-튜 도핑(ex-situ doping) 방식에 의해 도전성을 갖도록 한다.
도 2(b)는 비정질 실리콘층(13)상에 감광막 패턴(14)을 형성한 것이 도시된다.
감광막 패턴(14)은 낮은 반사율을 갖는 비정질 실리콘층(13)으로 인하여 양호한 형상을 갖게 된다.
도 2(c)를 참조하면, 감광막 패턴(14)을 식각 마스크로 한 식각 공정으로 비정질 실리콘층(13) 및 폴리실리콘층(2)을 순차적으로 식각 한다. 이후, 도 2(d)에 도시된 바와 같이, 감광막 패턴(14)을 제거하여 반도체 소자의 도전층으로 사용될 폴리실리콘 패턴(15)이 형성된다.
상술한 바와 같이, 본 발명은 양호한 형상의 폴리실리콘 패턴을 형성하기 위한 반사방지막으로 비정질 실리콘층을 적용하므로써, 폴리실리콘층 형성시 동일 챔버에서 비정질 실리콘층을 형성할 수 있고, 패터닝 공정을 한번의 식각 공정으로 진행할 수 있으며, 식각 공정시 잔존물이 발생되지 않아 양호한 형상의 폴리실리콘 패턴의 형성을 가능하게 하여, 반도체 소자의 신뢰성 및 수율을 향상시킬 뿐만 아니라 소자의 고집적화를 실현할 수 있게 한다.

Claims (4)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조를 갖는 기판 상에 폴리실리콘층을 형성하는 단계;
    상기 폴리실리콘층상에 반사율이 낮고 균일한 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층 및 상기 폴리실리콘층을 패터닝 하여 폴리실리콘 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 폴리실리콘층과 상기 비정질 실리콘층은 동일한 장비에서 형성하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 비정질 실리콘층은 진공상태에서 실리콘 소오스 가스로 사일렌(SiH4) 가스 또는 디사일렌(Si2H6) 가스를 사용하며, 가스 유입량은 10 내지 200 sccm 정도로 하여, 150 내지 200 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 비정질 실리콘층은 증착 초기에 상기 폴리실리콘층의 표면에 실리콘 시드를 조밀하게 형성하여 그레인 사이즈가 작고 광원에 대한 반사도가 낮게 되도록 하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 패턴 형성 방법.
KR1019970079325A 1997-12-30 1997-12-30 반도체 소자의 폴리실리콘 패턴 형성 방법 KR100262532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970079325A KR100262532B1 (ko) 1997-12-30 1997-12-30 반도체 소자의 폴리실리콘 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079325A KR100262532B1 (ko) 1997-12-30 1997-12-30 반도체 소자의 폴리실리콘 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR19990059128A KR19990059128A (ko) 1999-07-26
KR100262532B1 true KR100262532B1 (ko) 2000-10-02

Family

ID=19530094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079325A KR100262532B1 (ko) 1997-12-30 1997-12-30 반도체 소자의 폴리실리콘 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100262532B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513802B1 (ko) * 1998-10-13 2005-12-05 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513802B1 (ko) * 1998-10-13 2005-12-05 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법

Also Published As

Publication number Publication date
KR19990059128A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
US8089153B2 (en) Method for eliminating loading effect using a via plug
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
KR100415088B1 (ko) 반도체장치의 제조방법
US6645868B1 (en) Method of forming shallow trench isolation using antireflection layer
CN100444327C (zh) 在半导体元件中蚀刻介电材料的方法
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
KR100262532B1 (ko) 반도체 소자의 폴리실리콘 패턴 형성 방법
KR100900243B1 (ko) 반도체소자의 비트라인 형성방법
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
JPH10189731A (ja) コンタクトホール形成方法
CN117096102B (zh) 一种干法刻蚀通孔的方法
US20060199375A1 (en) Structure applied to a photolithographic process
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US6821883B1 (en) Shallow trench isolation using antireflection layer
KR0155959B1 (ko) 반도체장치의 미세 금속 배선 형성방법
KR100315029B1 (ko) 반도체소자의트렌치형성방법
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100223830B1 (ko) 커패시터의 하부전극 형성방법
US7061075B1 (en) Shallow trench isolation using antireflection layer
KR100338091B1 (ko) 반도체소자제조방법
KR100197124B1 (ko) 반도체 소자의 금속배선 제조방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee