KR0155959B1 - 반도체장치의 미세 금속 배선 형성방법 - Google Patents

반도체장치의 미세 금속 배선 형성방법 Download PDF

Info

Publication number
KR0155959B1
KR0155959B1 KR1019950016463A KR19950016463A KR0155959B1 KR 0155959 B1 KR0155959 B1 KR 0155959B1 KR 1019950016463 A KR1019950016463 A KR 1019950016463A KR 19950016463 A KR19950016463 A KR 19950016463A KR 0155959 B1 KR0155959 B1 KR 0155959B1
Authority
KR
South Korea
Prior art keywords
metal
layer
pattern
forming
photoresist
Prior art date
Application number
KR1019950016463A
Other languages
English (en)
Other versions
KR970003473A (ko
Inventor
박선후
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950016463A priority Critical patent/KR0155959B1/ko
Publication of KR970003473A publication Critical patent/KR970003473A/ko
Application granted granted Critical
Publication of KR0155959B1 publication Critical patent/KR0155959B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체장치의 미세 금속 배선 형성방법이 개시되어 있다. 본 발명은 반도체장치의 금속 배선 형성방법에 있어서, 제1금속층을 증착한 후 상기 금속 배선이 형성될 부분에만 선택적으로 제2금속 패턴을 형성하고, 이를 식각 마스크로 하여 상기 제1금속층을 식각함으로써 상기 제2금속 패턴 아래에 제1금속 패턴을 형성하여, 상기 제1금속 패턴과 상기 제2금속 패턴으로 이루어지는 금속 패턴으로 이루어지는 금속 배선을 형성하는 것을 특징으로 한다. 본 발명에 의하면, 상기 제2금속 패턴을 식각 마스크로 이용함으로써, 제1금속 패턴 형성시 패턴 불량을 크게 감소시킬 수 있다.

Description

반도체장치의 미세 금속 배선 형성방법
제1a도 내지 제1c도는 종래 기술에 의한 금속 배선 형성방법을 설명하기 위하여 도시한 단면도들이다.
제2a도 내지 제2c도는 본 발명의 제1실시예에 의한 반도체장치의 미세 금속 배선 형성방법을 설명하기 위한 단면도들이다.
제3a도 내지 제3c도는 본 발명의 제2실시예에 의한 반도체장치의 미세 금속 배선 형성방법을 설명하기 위한 단면도들이다.
제4a도 내지 제4c도는 본 발명의 제3실시예에 의한 반도체장치의 미세 금속 배선 형성방법을 설명하기 위한 단면도들이다.
본 발명은 반도체장치의 금속 배선 형성방법에 관한 것으로, 특히 경사진 표면에 미세 금속 배선을 형성하는 방법에 관한 것이다.
반도체장치의 집적도가 급속히 증가함에 따라 소자, 예컨대 트랜지스터 또는 캐패시터의 크기가 매우 작아지고 있다. 이에 따라 상기 소자들을 서로 연결시켜주는 금속 배선 또한 그 크기를 작게 형성하여야 한다. 이러한 미세 금속 배선은 평탄도가 좋지 않은 부분에 형성될때 패턴 불량이 자주 발생한다. 예를 들면, 고집적 기억장치, 즉 DRAM의 경우 셀 캐패시터의 용량을 증가시키기 위하여 3차원 구조의 캐패시터를 많이 채택하고 있다. 이때, 상기 셀 어레이 부분과 그 주변 사이에 큰 단차가 발생되므로 여기에 경사진 표면이 형성된다. 이러한 경사진 표면상에 금속 배선을 형성할 경우 사진공정시 상기 금속으로 이루어진 금속층 표면에서 난반사가 심하게 발생하므로, 이로 인한 낫칭(notching) 현상이 크게 발생한다. 이러한 낫칭 현상은 결과적으로 금속 배선의 패턴 불량을 야기시킨다.
제1a도 내지 제1c도는 상술한 종래 기술에 의한 금속 배선 형성방법을 설명하기 위하여 도시한 단면도들이다.
제1a도는 금속층(3) 및 포토레지스트층(5)을 형성하는 단계를 도시한 것이다. 먼저, 경사진 표면을 갖는 반도체기판(1) 전면에 금속, 예컨대 알루미늄을 증착하여 금속층(3)을 형성한다. 다음에, 상기 금속층(3) 상부에 포토레지스트층을 형성한 후, 배선용 마스크를 사용하여 노광공정을 진행함으로써 노광된 포토레지스트층(5)을 형성한다. 이때, 참조부호 A로 표시한 원 내부의 화살표와 같이 경사부에 형성된 금속층 상부에서 빛의 난반사가 발생한다. 이러한 난반사는 빗금친 부분의 얻고자 하는 패턴 형성을 방해한다. 여기서, 상기 포토레지스트층(5)은 일반적으로 포지티브 포토레지스트로 형성한다.
제1b도는 포토레지스트 패턴(5a)을 형성하는 단계를 도시한 것으로, 상기 노광된 포토레지스트층(5)을 현상하여 경사부에 형성된 금속층 상부에 포토레지스트 패턴(5a)을 형성한다. 이때, 상기 포토레지스트 패턴(5a)은 제1a도에서 설명한 바와 같이 빛의 난반사에 의해 참조부호B로 표시한 원 내부의 형상과 같이 경사진 측면을 갖는다.
제1c도는 금속 배선(3a)을 완성하는 단계를 도시한 것이다. 구체적으로, 상기 포토레지스트 패턴(5a)을 식각 마스크로 하여 상기 금속층(3)을 식각함으로써 금속 배선(3a)을 형성한다. 이때, 상기 포토레지스트 패턴(5a)의 경사진 측면에 의해 상기 금속 배선(3a) 역시 참조부호 C로 표시한 원 내부에 도시된 바와 같이 경사진 측면을 갖도록 형성된다. 이는, 상기 포토레지스트 패턴(5a)과 상기 금속층(3)의 식각비가 크지 않기 때문이다.
상술한 바와 같이, 종래의 기술에 의한 금속 배선 형성방법은 경사진 표면을 갖는 반도체기판 상부에 금속배선을 형성할 경우 상기 경사진 표면 상부의 금속배선이 패턴 불량을 보인다. 특히, 고집적 반도체장치의 미세 금속 배선을 형성함에 있어서, 이러한 낫칭 현상이 심할 경우에는 상기 미세 금속 배선이 끊길 수도 있다.
따라서, 본 발명의 목적은 경사진 표면 상부에 미세 금속 배선을 형성함에 있어서, 낫칭 현상에 의한 패턴 불량을 크게 억제시킬 수 있는 미세 금속 배선의 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 제1실시예에 의하면 본 발명은, 경사진 표면을 갖는 반도체기판 상에 제1금속층을 형성하는 단계; 상기 제1금속층 전면에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 상기 경사진 표면 상부의 제1금속층이 노출되도록 포토레지스트 패턴을 형성하는 단계; 상기 노출된 제1금속층의 상부에 선택적으로 제2금속 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 제2금속 패턴을 식각마스크로 하여 상기 제1금속층을 식각함으로써 상기 제2금속 패턴 하부에 제1금속 패턴을 형성하는 단계를 구비하여, 상기 제2금속 패턴과 상기 제1금속 패턴이 금속 배선을 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법을 제공한다.
상기 목적을 달성하기 위한 본 발명의 제2실시예에 의하면 본 발명은, 경사진 표면을 갖는 반도체기판 상에 제1금속층을 형성하는 단계; 상기 제1금속층 전면에 반사방지층을 형성하는 단계; 상기 반사방지층 전면에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 상기 경사진 표면 상부의 반사방지층이 노출되도록 포토레지스트 패턴을 형성하는 단계; 상기 노출된 반사방지층을 식각하여 그 하부의 제1금속층을 노출시킴과 동시에 반사방지층 패턴을 형성하는 단계; 상기 노출된 제1금속층 상부에 선택적으로 제2금속 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 제2금속 패턴을 식각마스크로 하여 상기 반사방지층 패턴 및 상기 제1금속층을 식각함으로써 상기 제2금속 패턴 하부에 제1금속 패턴을 형성하는 단계를 구비하여, 상기 제2금속 패턴과 상기 제1금속 패턴으로 금속 배선을 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법을 제공한다.
상기 목적을 달성하기 위한 본 발명의 제3실시예에 의하면 본 발명은, 경사진 표면을 갖는 반도체기판 상에 제1금속층을 형성하는 단계; 상기 제1금속층 전면에 반사방지층을 형성하는 단계; 상기 반사방지층 전면에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 상기 경사진 표면 상부의 반사방지층이 노출되도록 포토레지스트 패턴을 형성하는 단계; 상기 노출된 반사방지층을 식각하여 그 하부의 제1금속층을 노출시킴과 동시에 반사방지층 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 노출된 제1금속층 상부에 선택적으로 제2금속 패턴을 형성하는 단계; 및 상기 제2금속 패턴을 식각마스크로 하여 상기 반사방지층 패턴 및 상기 제1금속층을 식각함으로써 상기 제2금속 패턴 하부에 제1금속 패턴을 형성하는 단계를 구비하여, 상기 제2금속 패턴과 상기 제1금속 패턴으로 금속 배선을 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법을 제공한다.
본 발명에 의하면, 제2금속 패턴을 식각 마스크로 하여 제1금속층을 식각함으로써, 반도체장치의 미세 금속 배선 형성시 패턴 불량을 크게 감소시킬 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다.
[실시예 1]
제2a도 내지 제2c도는 본 발명의 제1실시예에 의한 반도체장치의 미세 금속 배선 형성방법을 설명하기 위한 단면도들이다.
제2a도는 제1금속층(13) 및 포토레지스트층(15)을 형성하는 단계를 도시한 것이다. 구체적으로, 경사진 표면을 갖는 반도체기판(11) 상부에 제1금속층(13)을 형성한다. 여기서, 상기 제1금속층(13)은 알루미늄으로 형성하는 것이 바람직하다. 이어서, 상기 제1금속층(13) 전면에 포토레지스트층(15)을 형성한다.
제2b도는 포토레지스트 패턴(15a) 및 제2금속패턴(17)을 형성하는 단계를 도시한 것이다. 먼저, 배선용 마스크를 사용하여 상기 포토레지스트층(15)을 노광시킨 후 현상함으로써, 상기 경사진 표면 상부의 제1금속층(13)이 노출되도록 포토레지스트 패턴(15a)을 형성한다. 다음에, 상기 노출된 제1금속층(13) 상부에 선택적으로 제2금속 패턴(17)을 형성한다. 여기서, 상기 제2금속 패턴(17)은 선택 CVD 방법에 의한 텅스텐으로 형성하는 것이 바람직하며, 상기 텅스텐은 150℃ 내지 250℃의 온도 및 50mtorr 내지 200mtorr의 압력 분위기내에서, 10sccm 내지 50sccm의 불화 텅스텐(WF6), 5sccm 내지 20sccm의 사일레인(SiH4), 200sccm 내지 1000sccm의 수소(H2) 기체를 반응시켜 500Å 내지 2000Å 정도의 두께로 형성한다. 이때, 참조부호 D로 표시한 원 내부의 포토레지스트 패턴 측면이 종래 기술에서 설명한 바와 같이 빛의 난반사에 의해 경사진 모양을 갖는다. 그러나, 본 발명에서는 이러한 경사진 측면이 차후 형성될 금속 배선의 패터닝 공정에 큰 영향을 주지 않는다. 이는, 상기 제2금속 패턴(17)이 차후 형성될 금속 배선을 패터닝할 때 식각 마스크로 사용되기 때문이다. 즉, 상기 제2금속 패턴(17)은 상기 포토레지스트 페턴(15a)에 비하여 그 두께가 매우 얇으므로 경사진 측면의 높이가 낮고, 또한 식각률에 있어서 상기 제1금속층(13), 예컨대 알루미늄에 비하여 식각률을 매우 작게 조절할 수 있기 때문이다.
제2c도는 본 발명의 제1실시예에 의한 미세 금속 배선을 완성하는 단계를 도시한 것이다. 먼저, 상기 포토레지스트층 패턴(15a)를 제거한다. 다음에, 상기 제2금속 패턴(17)을 식각 마스크로 하여 상기 제1금속층(13)을 식각함으로써, 상기 제2금속 패턴(17) 하부에 제1금속 패턴(13a)을 형성한다. 이와 같이 형성된 상기 제1금속 패턴(13a)은 도시된 바와 같이 패턴 불량을 보이지 않는다.
따라서, 본 발명의 제1실시예에 의하면 상기 제2금속 패턴(17)과 상기 제1금속 패턴(13a)으로 구성된 양호한 미세 금속 배선을 형성할 수 있다.
[실시예 2]
제3a도 내지 제3c도는 본 발명의 제2실시예에 의한 반도체장치의 미세 금속 배선 형성방법을 설명하기 위한 단면도들이다.
제3a도는 제1금속층(23), 반사방지층(25), 및 포토레지스트층(27)을 형성하는 단계를 도시한 것이다. 구체적으로, 경사진 표면을 갖는 반도체기판(21) 상부에 제1금속층(23)을 형성한다. 여기서, 상기 제1금속층(23)은 알루미늄으로 형성하는 것이 바람직하다. 다음에, 상기 제1금속층(23) 전면에 반사방지층(25)으로 산화층 또는 질화층을 형성한다. 상기 반사방지층(25)은 차후 사진공정시 빛의 난반사를 크게 억제시키는 역할을 한다. 이어서, 상기 반사방지층(25) 전면에 포토레지스트층(27)을 형성한다.
제3b도는 포토레지스트 패턴(27a), 반사방지층 패턴(25a), 및 제2금속패턴(29)을 형성하는 단계를 도시한 것이다. 먼저, 배선용 마스크를 사용하여 상기 포토레지스트층(27)을 노광시킨 후 현상함으로써, 상기 경사진 표면 상부의 반사방지층이 노출되도록 포토레지스트 패턴(27a)을 형성한다. 이때, 상기 반사방지층(25)이 노광 공정시 빛의 난반사를 크게 감소시키므로, 상기 포토레지스트 패턴(27a)은 측면 경사도에 있어서 상기 제2b도의 포토레지스트 패턴(15a)보다 더욱 양호한 모양을 갖는다. 다음에, 상기 노출된 반사방지층을 식각하여 그 하부의 제1금속층(23)을 노출시킴과 동시에 반사방지층 패턴(25a)을 형성한다. 이어서, 상기 노출된 제1금속층 상부에 선택적으로 제2금속 패턴(29)을 형성한다. 여기서, 상기 제2금속 패턴(29)은 선택 CVD 방법에 의한 텅스텐으로 형성하는 것이 바람직하며, 상기 텅스텐은 150℃ 내지 250℃의 온도 및 50mtorr 내지 200mtorr의 압력 분위기내에서, 10sccm 내지 50sccm의 불화 텅스텐(WF6), 5sccm 내지 20sccm의 사일레인(SiH4), 200sccm 내지 1000sccm의 수소(H2) 기체를 반응시켜 500Å 내지 2000Å 정도의 두께로 형성한다.
제3c도는 본 발명의 제2실시예에 의한 미세 금속 배선을 완성하는 단계를 도시한 것이다. 먼저, 상기 포토레지스트층 패턴(27a)를 제거한다. 다음에, 상기 제2금속 패턴(29)을 식각 마스크로 하여 상기 반사방지층 패턴(25a) 및 제1금속층(23)을 식각함으로써, 상기 제2금속 패턴(29) 하부에 제1금속 패턴(23a)을 형성한다. 이와 같이 형성된 상기 제1금속 패턴(23a)은 도시된 바와 같이 패턴 불량을 보이지 않는다.
따라서, 본 발명의 제2실시예에 의하면 상기 제2금속 패턴(29)과 상기 제1금속 패턴(23a)으로 구성된 양호한 미세 금속 배선을 형성할 수 있다.
[실시예 3]
제4a도 내지 제4c도는 본 발명의 제3실시예에 의한 반도체장치의 미세 금속 배선 형성방법을 설명하기 위한 단면도들이다.
제4a도는 제1금속층(33), 반사방지층(35), 및 포토레지스트 패턴(37)을 형성하는 단계를 도시한 것이다. 구체적으로, 경사진 표면을 갖는 반도체기판(31) 상부에 제1금속층(33)을 형성한다. 여기서, 상기 제1금속층(33)은 알루미늄으로 형성하는 것이 바람직하다. 다음에, 상기 제1금속층(33) 전면에 반사방지층(35), 예컨대 산화층 또는 질화층을 형성한다. 상기 반사방지층(35)은 차후 사진공정시 빛의 난반사를 크게 억제시키는 역할을 한다. 이어서, 상기 반사방지층(35) 전면에 포토레지스트층(27)을 형성한 후, 이를 사진공정으로 패터닝하여 상기 경사진 표면 상부의 반사방지층이 노출되도록 포토레지스트 패턴(37)을 형성한다. 이때, 상기 반사방지층(35)이 노광 공정시 빛의 난반사를 크게 감소시키므로, 상기 포토레지스트 패턴(37)은 측면 경사도에 있어서 상기 제2b도의 포토레지스트 패턴(15a)보다 더욱 양호한 모양을 갖는다.
제4b도는 반사방지층 패턴(35a), 및 제2금속패턴(39)을 형성하는 단계를 도시한 것이다. 먼저, 상기 포토레지스트 패턴(37)에 의해 노출된 반사방지층을 식각하여 반사방지층 패턴(35a)을 형성함과 동시에, 상기 식각된 반사방지층 하부의 제1금속층을 노출시킨다. 다음에, 상기 포토레지스트 패턴(37)을 제거한 후, 상기 노출된 제1금속층 상부에 선택적으로 제2금속 패턴(39)을 형성한다. 여기서, 상기 제2금속 패턴(39)은 선택 CVD 방법에 의한 텅스텐으로 형성하는 것이 바람직하며, 상기 텅스텐은 150℃ 내지 400℃의 온도 및 50mtorr 내지 200mtorr의 압력 분위기내에서, 10sccm 내지 50sccm의 불화 텅스텐(WF6), 5sccm 내지 20sccm의 사일레인(SiH4), 200sccm 내지 1000sccm의 수소(H2) 기체를 반응시켜 500Å 내지 2000Å 정도의 두께로 형성한다. 이와 같이 상기 포토레지스트 패턴(37)을 제거한 후 제2금속 패턴(39)을 형상하는 경우에는, 본 발명의 제1실시예 및 제2실시예에 비하여 상기 제2금속 패턴(39)을 더욱 높은 온도에서 형성하는 것이 가능하다. 이는, 일반적으로 포토레지스트 물질이 약 250℃ 이상의 온도에서 손상을 받기 때문이다. 따라서, 본 발명의 제3실시예에 의하면 상기 제2금속 패턴(39)을 양질의 텅스텐으로 형성할 수 있으며, 또한 증착속도를 빠르게 하여 공정처리양(throughput)을 증가시킬 수 있다.
제4c도는 본 발명의 제3실시예에 의한 미세 금속 배선을 완성하는 단계를 도시한 것이다. 좀더 상세히, 상기 제2금속 패턴(39)을 식각 마스크로 하여 상기 반사방지층 패턴(35a) 및 제1금속층(33)을 식각함으로써, 상기 제2금속 패턴(39) 하부에 제1금속 패턴(33a)을 형성한다. 이와 같이 형성된 상기 제1금속 패턴(33a)은 도시된 바와 같이 패턴 불량을 보이지 않는다.
따라서, 본 발명의 제3실시예에 의하면 상기 제2금속 패턴(39)과 상기 제1금속 패턴(33a)으로 구성된 양호한 미세 금속 배선을 형성할 수 있다.
상술한 본 발명의 실시예들에 의하면, 제2금속 패턴, 예컨대 선택 CVD 방법에 의해 형성된 텅스텐 패턴을 식각 마스크로 하여 제1금속층, 예컨대 알루미늄층을 패터닝함으로써, 제1금속 패턴과 제2금속 패턴으로 구성된 금속 배선 형성시 패턴 불량을 제거할 수 있다. 또한, 상기 금속 배선의 상부층인 제2금속 패턴을 텅스텐으로 형성함으로써, 상기 제2금속 패턴 상부에 비아 콘택(via contact) 형성시 폴리머(polymer)가 생성되지 않으므로 안정한 비아콘택 저항을 확보할 수 있다. 그리고 상기 금속 배선이 제2금속 패턴, 즉 텅스텐을 포함하므로 EM(electro migration) 특성 및 SM(stress migration) 특성을 크게 개선시킬 수 있다.
본 발명이 상기 실시예들에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.

Claims (11)

  1. 경사진 표면을 갖는 반도체기판 상에 제1금속층을 형성하는 단계; 상기 제1금속층 전면에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 상기 경사진 표면 상부의 제1금속층이 노출되도록 포토레지스트 패턴을 형성하는 단계; 상기 노출된 제1금속층의 상부에 선택적으로 제2금속 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 제2금속 패턴을 식각마스크로 하여 상기 제1금속층을 식각함으로써 상기 제2금속 패턴 하부에 제1금속 패턴을 형성하는 단계를 구비하여, 상기 제2금속 패턴과 상기 제1금속 패턴이 금속 배선을 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 제1금속층은 알루미늄으로 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 제2금속층은 텅스텐으로 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  4. 제3항에 있어서, 상기 텅스텐은 선택 CVD 공정으로 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  5. 제4항에 있어서, 상기 선택 CVD 공정은 150℃ 내지 250℃의 온도 및 50mtorr 내지 200mtorr의 압력 분위기내에서, 불화 텅스텐(WF6), 사일레인(SiH4), 및 수소(H2) 기체를 반응시키는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  6. 경사진 표면을 갖는 반도체기판 상에 제1금속층을 형성하는 단계; 상기 제1금속층 전면에 반사방지층을 형성하는 단계; 상기 반사방지층 전면에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 상기 경사진 표면 상부의 반사방지층이 노출되도록 포토레지스트 패턴을 형성하는 단계; 상기 노출된 반사방지층을 식각하여 그 하부의 제1금속층을 노출시킴과 동시에 반사방지층 패턴을 형성하는 단계; 상기 노출된 제1금속층 상부에 선택적으로 제2금속 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 제2금속 패턴을 식각마스크로 하여 상기 반사방지층 패턴 및 상기 제1금속층을 식각함으로써 상기 제2금속 패턴 하부에 제1금속 패턴을 형성하는 단계를 구비하여, 상기 제2금속 패턴과 상기 제1금속 패턴으로 금속 배선을 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법
  7. 제6항에 있어서, 상기 반사방지층은 산화층과 질화층중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  8. 경사진 표면을 갖는 반도체기판 상에 제1금속층을 형성하는 단계; 상기 제1금속층 전면에 반사방지층을 형성하는 단계; 상기 반사방지층 전면에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 상기 경사진 표면 상부의 반사방지층이 노출되도록 포토레지스트 패턴을 형성하는 단계; 상기 노출된 반사방지층을 식각하여 그 하부의 제1금속층을 노출시킴과 동시에 반사방지층 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 노출된 제1금속층 상부에 선택적으로 제2금속 패턴을 형성하는 단계; 및 상기 제2금속 패턴을 식각마스크로 하여 상기 반사방지층 패턴 및 상기 제1금속층을 식각함으로써 상기 제2금속 패턴 하부에 제1금속 패턴을 형성하는 단계를 구비하여, 상기 제2금속 패턴과 상기 제1금속 패턴으로 금속 배선을 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  9. 제8항에 있어서, 상기 제2금속 패턴은 텅스텐으로 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  10. 제9항에 있어서, 상기 텅스텐은 선택 CVD 공정으로 형성하는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
  11. 제10항에 있어서, 상기 선택 CVD 공정은 150℃ 내지 400℃의 온도 및 50mtorr 내지 200mtorr의 압력 분위기내에서, 불화 텅스텐(WF6), 사일레인(SiH4), 그리고 수소(H2) 기체를 반응시키는 것을 특징으로 하는 반도체장치의 미세 금속 배선 형성방법.
KR1019950016463A 1995-06-20 1995-06-20 반도체장치의 미세 금속 배선 형성방법 KR0155959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016463A KR0155959B1 (ko) 1995-06-20 1995-06-20 반도체장치의 미세 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016463A KR0155959B1 (ko) 1995-06-20 1995-06-20 반도체장치의 미세 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970003473A KR970003473A (ko) 1997-01-28
KR0155959B1 true KR0155959B1 (ko) 1998-12-01

Family

ID=19417614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016463A KR0155959B1 (ko) 1995-06-20 1995-06-20 반도체장치의 미세 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR0155959B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451041B1 (ko) * 1997-06-27 2004-12-04 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593457B1 (ko) * 2004-07-14 2006-06-28 나영수 베타글루캔을 함유한 청정보리우유

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451041B1 (ko) * 1997-06-27 2004-12-04 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Also Published As

Publication number Publication date
KR970003473A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US6855610B2 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
US6475895B1 (en) Semiconductor device having a passivation layer and method for its fabrication
KR100457046B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
KR0155959B1 (ko) 반도체장치의 미세 금속 배선 형성방법
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
JP2842385B2 (ja) 半導体装置の製造方法
US6242795B1 (en) Metal line structure and method of manufacturing the same
US5872055A (en) Method for fabricating polysilicon conducting wires
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100291415B1 (ko) 반도체장치의콘택형성방법
KR0166203B1 (ko) 반도체장치의 콘택 형성방법
KR0140727B1 (ko) 금속배선 콘택 제조방법
KR100262532B1 (ko) 반도체 소자의 폴리실리콘 패턴 형성 방법
KR100336653B1 (ko) 반도체소자의비아콘택형성방법
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
KR0156123B1 (ko) 반도체 제조방법
KR100632623B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100224778B1 (ko) 반도체 소자의 제조방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
KR100403354B1 (ko) 반도체소자의콘택홀형성방법
KR100248340B1 (ko) 반도체제조방법
JP3048919B2 (ja) 配線パターンの形成方
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
JP2823727B2 (ja) コンタクト形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee