JP3048919B2 - 配線パターンの形成方 - Google Patents
配線パターンの形成方Info
- Publication number
- JP3048919B2 JP3048919B2 JP8076085A JP7608596A JP3048919B2 JP 3048919 B2 JP3048919 B2 JP 3048919B2 JP 8076085 A JP8076085 A JP 8076085A JP 7608596 A JP7608596 A JP 7608596A JP 3048919 B2 JP3048919 B2 JP 3048919B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- polycrystalline silicon
- pattern
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に反射率の高い金属の配線パターンの形
成方法に関する。
方法に関し、特に反射率の高い金属の配線パターンの形
成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化および高密度化は依
然として精力的に進められており、現在では０．１５〜
０．２５μｍの寸法基準で設計されたメモリデバイスあ
るいはロジックデバイス等の超高集積の半導体デバイス
が開発試作されている。このような半導体デバイスの高
集積化に伴って、半導体素子の寸法はますます微細化さ
れると共に高密度化されるようになる。そして、ゲート
電極、多層配線の配線幅あるいは拡散層幅等の寸法の縮
小および半導体素子を構成する材料の膜厚の低減が特に
重要になってくる。
然として精力的に進められており、現在では０．１５〜
０．２５μｍの寸法基準で設計されたメモリデバイスあ
るいはロジックデバイス等の超高集積の半導体デバイス
が開発試作されている。このような半導体デバイスの高
集積化に伴って、半導体素子の寸法はますます微細化さ
れると共に高密度化されるようになる。そして、ゲート
電極、多層配線の配線幅あるいは拡散層幅等の寸法の縮
小および半導体素子を構成する材料の膜厚の低減が特に
重要になってくる。
【０００３】このように微細化される半導体素子の構成
要素パターン寸法のバラツキ、その中でも特にゲート電
極幅のバラツキは、絶縁ゲート電界効果トランジスタ
（以下、ＭＯＳトランジスタと呼称する）の特性に最も
大きな影響を与える。また、ＤＲＡＭのような半導体デ
バイスのビット線幅はメモリセルの寸法に大きな影響を
与えるようになる。このため、これら配線の寸法の高度
な制御は半導体デバイス製造にとり必須になる。
要素パターン寸法のバラツキ、その中でも特にゲート電
極幅のバラツキは、絶縁ゲート電界効果トランジスタ
（以下、ＭＯＳトランジスタと呼称する）の特性に最も
大きな影響を与える。また、ＤＲＡＭのような半導体デ
バイスのビット線幅はメモリセルの寸法に大きな影響を
与えるようになる。このため、これら配線の寸法の高度
な制御は半導体デバイス製造にとり必須になる。
【０００４】しかし、配線に使用される導電体膜表面の
光反射率が高いと、フォトリソグラフィ工程でのフォト
レジスト膜への光学パターン転写が困難になる。そこ
で、このような導電体膜表面からの光反射率を低減させ
る種々の方法が提案されている。以下、このような技術
として特開平３−２４１７４５号公報に記載されている
技術について説明する。
光反射率が高いと、フォトリソグラフィ工程でのフォト
レジスト膜への光学パターン転写が困難になる。そこ
で、このような導電体膜表面からの光反射率を低減させ
る種々の方法が提案されている。以下、このような技術
として特開平３−２４１７４５号公報に記載されている
技術について説明する。
【０００５】図６は上記技術による微細配線の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【０００６】図６（ａ）に示すように、シリコンの下地
基板２１上に絶縁膜２２を形成する。次に、この絶縁膜
上に配線用の金属膜２３を堆積させる。さらに、図６
（ｂ）に示すように、上記金属膜２３上に反射防止用の
高融点金属膜２４を形成する。ここで、この高融点金属
膜は膜厚５０ｎｍのチタン膜である。
基板２１上に絶縁膜２２を形成する。次に、この絶縁膜
上に配線用の金属膜２３を堆積させる。さらに、図６
（ｂ）に示すように、上記金属膜２３上に反射防止用の
高融点金属膜２４を形成する。ここで、この高融点金属
膜は膜厚５０ｎｍのチタン膜である。
【０００７】次に、図６（ｃ）に示すように、高融点金
属膜２４の表面をＯ2 プラズマに曝す。そして、このプ
ラズマ処理した表面を硝酸薬液により処理する。これら
の処理で高融点金属膜２４表面の光反射率は１０％程度
低下する。
属膜２４の表面をＯ2 プラズマに曝す。そして、このプ
ラズマ処理した表面を硝酸薬液により処理する。これら
の処理で高融点金属膜２４表面の光反射率は１０％程度
低下する。
【０００８】次に、図６（ｄ）に示すように、高融点金
属膜２４上にレジスト２５を塗布する。ついで、図６
（ｅ）に示すように、ステッパによる光学パターン露光
と光学パターン転写後の現像を行い、レジストパターン
２６を形成する。さらに、このレジストパターン２６を
マスクにして、高融点金属膜２４と金属膜２３とを反応
性イオンエッチング（ＲＩＥ）でドライエッチングす
る。このようにして、配線パターン２７を形成する。
属膜２４上にレジスト２５を塗布する。ついで、図６
（ｅ）に示すように、ステッパによる光学パターン露光
と光学パターン転写後の現像を行い、レジストパターン
２６を形成する。さらに、このレジストパターン２６を
マスクにして、高融点金属膜２４と金属膜２３とを反応
性イオンエッチング（ＲＩＥ）でドライエッチングす
る。このようにして、配線パターン２７を形成する。
【０００９】
【発明が解決しようとする課題】半導体素子の微細化お
よび高密度化は現在精力的に進められており、ワード線
あるいはビット線等に用いられる金属の配線幅は、０．
２程度と微細になってきている。
よび高密度化は現在精力的に進められており、ワード線
あるいはビット線等に用いられる金属の配線幅は、０．
２程度と微細になってきている。
【００１０】このように配線幅が狭まると、先述したよ
うにステッパの感光用照射光は短波長化しエキシマレー
ザ光が用いられる。しかし、感光用照射光の波長が３０
０ｎｍ以下になると、上記のような処理された高融点金
属膜の反射防止膜としての機能が大幅に低下するように
なる。そして、このようなエキシマレーザ光ではその位
相が揃うため、その反射率はさらに上昇するようにな
る。
うにステッパの感光用照射光は短波長化しエキシマレー
ザ光が用いられる。しかし、感光用照射光の波長が３０
０ｎｍ以下になると、上記のような処理された高融点金
属膜の反射防止膜としての機能が大幅に低下するように
なる。そして、このようなエキシマレーザ光ではその位
相が揃うため、その反射率はさらに上昇するようにな
る。
【００１１】また、上記のような高融点金属膜はエキシ
マレーザ光用の感光性レジスト膜との密着性に問題があ
り、微細なパターン形成が難しくなってくる。
マレーザ光用の感光性レジスト膜との密着性に問題があ
り、微細なパターン形成が難しくなってくる。
【００１２】本発明の目的は、上述のような問題点を解
決し、金属の配線表面の光反射率が非常に高くなるよう
な条件でも微細な配線パターンが高精度に形成できるよ
うにすることにある。
決し、金属の配線表面の光反射率が非常に高くなるよう
な条件でも微細な配線パターンが高精度に形成できるよ
うにすることにある。
【００１３】
【課題を解決するための手段】本発明の配線パターンの
形成方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電体膜を堆積させる工程と、前記導電
体膜上にＨＳＧ構造の多結晶シリコン膜を形成する工程
と、前記多結晶シリコン膜上に感光性のフォトレジスト
膜を塗布する工程と、前記フォトレジスト膜に配線用の
光学パターンを投影露光する工程とを含むことを特徴と
する。
形成方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電体膜を堆積させる工程と、前記導電
体膜上にＨＳＧ構造の多結晶シリコン膜を形成する工程
と、前記多結晶シリコン膜上に感光性のフォトレジスト
膜を塗布する工程と、前記フォトレジスト膜に配線用の
光学パターンを投影露光する工程とを含むことを特徴と
する。
【００１４】ここで、前記導電体膜としてタングステン
・シリサイド膜を用いることを特徴とする。
・シリサイド膜を用いることを特徴とする。
【００１５】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１および図２に基づいて説明する。ここで、図１お
よび図２はゲート電極で構成されるワード線の製造工程
順の断面図である。
を図１および図２に基づいて説明する。ここで、図１お
よび図２はゲート電極で構成されるワード線の製造工程
順の断面図である。
【００１６】図１（ａ）に示すように、シリコン基板１
の表面に選択的にフィールド酸化膜２を形成する。ここ
で、このフィールド酸化膜２は公知のＬＯＣＯＳ法で形
成され、その膜厚は３００ｎｍ程度に設定される。次
に、ゲート酸化膜３を熱酸化法で形成する。このゲート
酸化膜３は膜厚が８ｎｍのシリコン酸化膜である。
の表面に選択的にフィールド酸化膜２を形成する。ここ
で、このフィールド酸化膜２は公知のＬＯＣＯＳ法で形
成され、その膜厚は３００ｎｍ程度に設定される。次
に、ゲート酸化膜３を熱酸化法で形成する。このゲート
酸化膜３は膜厚が８ｎｍのシリコン酸化膜である。
【００１７】次に、このフィールド酸化膜２およびゲー
ト酸化膜３の表面を被覆する多結晶シリコン膜４ａを公
知の化学気相成長（ＣＶＤ）法で堆積させる。ここで、
この多結晶シリコン膜４ａは高濃度例えば１０20原子／
ｃｍ3 のリン不純物を含有し、その膜厚は１５０ｎｍ程
度である。
ト酸化膜３の表面を被覆する多結晶シリコン膜４ａを公
知の化学気相成長（ＣＶＤ）法で堆積させる。ここで、
この多結晶シリコン膜４ａは高濃度例えば１０20原子／
ｃｍ3 のリン不純物を含有し、その膜厚は１５０ｎｍ程
度である。
【００１８】さらに、図１（ａ）に示すように、上記多
結晶シリコン膜４ａ上に、低抵抗用の高融点金属膜５ａ
を形成する。このとき高融点金属膜５ａの材料として
は、ＷＳｉを用いるが、その他にも、例えばＴｉＳｉや
ＣｏＳｉなどでもよい。
結晶シリコン膜４ａ上に、低抵抗用の高融点金属膜５ａ
を形成する。このとき高融点金属膜５ａの材料として
は、ＷＳｉを用いるが、その他にも、例えばＴｉＳｉや
ＣｏＳｉなどでもよい。
【００１９】ここで、パターニングのためのレジスト膜
７を塗布する前に、図１（ｂ）に示すように、上記高融
点金属膜５ａの表面にアモルファスシリコンを成長さ
せ、ＨＳＧ化を行い表面に３０〜５０ｎｍ程度の凹凸の
あるＨＳＧ膜６を形成する。このＨＳＧ化は、高融点金
属膜５ａの上部にリンをドープしたアモルファスシリコ
ン膜を、Ｓｉ2 Ｈ6 とＰＨ3 の混合ガス中で５５０℃程
度の条件で形成し、その後約５８０℃、約１ｍＴｏｒｒ
の減圧下でＳｉ2 Ｈ6 ガスの雰囲気に１０分程度晒し、
引き続き、等温等圧にてＮ2 雰囲気に３０分程度晒すこ
とにより実現される。
７を塗布する前に、図１（ｂ）に示すように、上記高融
点金属膜５ａの表面にアモルファスシリコンを成長さ
せ、ＨＳＧ化を行い表面に３０〜５０ｎｍ程度の凹凸の
あるＨＳＧ膜６を形成する。このＨＳＧ化は、高融点金
属膜５ａの上部にリンをドープしたアモルファスシリコ
ン膜を、Ｓｉ2 Ｈ6 とＰＨ3 の混合ガス中で５５０℃程
度の条件で形成し、その後約５８０℃、約１ｍＴｏｒｒ
の減圧下でＳｉ2 Ｈ6 ガスの雰囲気に１０分程度晒し、
引き続き、等温等圧にてＮ2 雰囲気に３０分程度晒すこ
とにより実現される。
【００２０】これにより、従来では１０％しか減衰しな
かった、高融点金属膜の反射率は３０％程度減衰するよ
うになる。
かった、高融点金属膜の反射率は３０％程度減衰するよ
うになる。
【００２１】ワード線においては、高融点金属膜にＴｉ
Ｓｉを用いると、後の工程において、高温の工程を行う
ことができなくなるので、通常ポリシリコンよりも低抵
抗のＷＳｉが用いられる。
Ｓｉを用いると、後の工程において、高温の工程を行う
ことができなくなるので、通常ポリシリコンよりも低抵
抗のＷＳｉが用いられる。
【００２２】そして、この表面の凹凸のあるＨＳＧ膜６
の形成後、図１（ｃ）に示すようにレジスト膜７を塗布
し、ついで、図２（ａ）に示すように、フォトリソグラ
フィ工程で露光・現像を行う。そして、レジストパター
ン８を形成する。
の形成後、図１（ｃ）に示すようにレジスト膜７を塗布
し、ついで、図２（ａ）に示すように、フォトリソグラ
フィ工程で露光・現像を行う。そして、レジストパター
ン８を形成する。
【００２３】次に、レジストパターン８をマスクにして
高融点金属膜５ａと多結晶シリコン膜４ａをＲＩＥによ
りエッチングすることによりワード線９を形成する。こ
こで、ワード線９は、図２（ｂ）に示すように多結晶シ
リコン配線４と高融点金属配線５とで構成される。
高融点金属膜５ａと多結晶シリコン膜４ａをＲＩＥによ
りエッチングすることによりワード線９を形成する。こ
こで、ワード線９は、図２（ｂ）に示すように多結晶シ
リコン配線４と高融点金属配線５とで構成される。
【００２４】次に、本発明の効果について図３に基づい
て説明する。ここで、図３は図２（ａ）で説明したレジ
ストパターン８を形成するための光学パターン転写の模
式断面図となっている。
て説明する。ここで、図３は図２（ａ）で説明したレジ
ストパターン８を形成するための光学パターン転写の模
式断面図となっている。
【００２５】図３に示すように、シリコン基板１上にフ
ィールド酸化膜２が形成され、このフィールド酸化膜２
の形成されていない領域に、ゲート酸化膜３が形成され
ている。そして、ゲート酸化膜３表面とフィールド酸化
膜２表面との間に段差が形成されている。
ィールド酸化膜２が形成され、このフィールド酸化膜２
の形成されていない領域に、ゲート酸化膜３が形成され
ている。そして、ゲート酸化膜３表面とフィールド酸化
膜２表面との間に段差が形成されている。
【００２６】そして、フィールド酸化膜２およびゲート
酸化膜３の表面を被覆する多結晶シリコン膜４ａが堆積
され、この多結晶シリコン膜４ａ上に、低抵抗の高融点
金属膜５ａが形成されている。そして、この高融点金属
膜５ａの表面にＨＳＧ膜６が形成されている。
酸化膜３の表面を被覆する多結晶シリコン膜４ａが堆積
され、この多結晶シリコン膜４ａ上に、低抵抗の高融点
金属膜５ａが形成されている。そして、この高融点金属
膜５ａの表面にＨＳＧ膜６が形成されている。
【００２７】このＨＳＧ膜６上にレジスト膜７が塗布さ
れ、このレジスト膜７をパターニングするために露光入
射光１０がステッパで投影される。この場合に、ＨＳＧ
膜６は入射光の反射率を低減させるようになる。すなわ
ち、高融点金属膜５ａの場合より反射光１１の強度は低
減する。さらに、このＨＳＧ膜６の表面は小さな凹凸を
有するため、低減した反射光１１は全方向に反射する。
このため、図３に示すように、上記段部で反射する反射
光１１が集光することはない。そして、従来の技術で生
じる段部でのレジストパターンの局所的な細りは無くな
る。
れ、このレジスト膜７をパターニングするために露光入
射光１０がステッパで投影される。この場合に、ＨＳＧ
膜６は入射光の反射率を低減させるようになる。すなわ
ち、高融点金属膜５ａの場合より反射光１１の強度は低
減する。さらに、このＨＳＧ膜６の表面は小さな凹凸を
有するため、低減した反射光１１は全方向に反射する。
このため、図３に示すように、上記段部で反射する反射
光１１が集光することはない。そして、従来の技術で生
じる段部でのレジストパターンの局所的な細りは無くな
る。
【００２８】次に、第２の実施の形態について図４と図
５に基づいて説明する。第１の実施の形態では、ゲート
電極配線すなわちワード線について説明したが、本発明
はその他の配線工程、例えばビット線にも適用できる。
図４と図５はその製造工程順の断面図である。
５に基づいて説明する。第１の実施の形態では、ゲート
電極配線すなわちワード線について説明したが、本発明
はその他の配線工程、例えばビット線にも適用できる。
図４と図５はその製造工程順の断面図である。
【００２９】図４（ａ）に示すように、シリコン基板１
の表面に選択的にフィールド酸化膜２を形成した後、第
１の実施の形態と同様の形成方法により露光・現像を行
いレジストパターンを形成する。そして、これをマスク
にして高融点金属配線５と多結晶シリコン配線４とを形
成する。そして、さらに拡散層１２を形成する。
の表面に選択的にフィールド酸化膜２を形成した後、第
１の実施の形態と同様の形成方法により露光・現像を行
いレジストパターンを形成する。そして、これをマスク
にして高融点金属配線５と多結晶シリコン配線４とを形
成する。そして、さらに拡散層１２を形成する。
【００３０】次に、図４（ｂ）に示すように、上記工程
により形成された下地の上に、層間絶縁膜１３をＴＥＯ
Ｓ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とＰＨ3 とＢ（ＯＣＨ3 ）
3 とＯ2 との混合ガスを用いた減圧ＣＶＤ法により、膜
厚４００ｎｍ程度形成する。その後、拡散層１２上にコ
ンタクト孔をＣＦ4 とＣＨＦ3 ガスを用いたＲＩＥによ
り開口する。
により形成された下地の上に、層間絶縁膜１３をＴＥＯ
Ｓ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とＰＨ3 とＢ（ＯＣＨ3 ）
3 とＯ2 との混合ガスを用いた減圧ＣＶＤ法により、膜
厚４００ｎｍ程度形成する。その後、拡散層１２上にコ
ンタクト孔をＣＦ4 とＣＨＦ3 ガスを用いたＲＩＥによ
り開口する。
【００３１】次に、図４（ｃ）に示すように、層間絶縁
膜１３上に配線用の多結晶シリコン膜１４ａ（例えば２
００ｎｍ程度のリン不純物を含有する多結晶シリコン
膜）を形成する。さらに、上記多結晶シリコン膜１４ａ
上に、低抵抗の高融点金属膜１５ａを形成する。このと
き高融点金属膜１５ａの材料としては、例えばＷＳｉや
ＴｉＳｉやＣｏＳｉを用いる。
膜１３上に配線用の多結晶シリコン膜１４ａ（例えば２
００ｎｍ程度のリン不純物を含有する多結晶シリコン
膜）を形成する。さらに、上記多結晶シリコン膜１４ａ
上に、低抵抗の高融点金属膜１５ａを形成する。このと
き高融点金属膜１５ａの材料としては、例えばＷＳｉや
ＴｉＳｉやＣｏＳｉを用いる。
【００３２】ここで、パターニングのためのレジストを
塗布する前に、第１の実施の形態と同様に、上記高融点
金属膜１５ａの表面にアモルファスシリコンを成長さ
せ、表面に３０〜５０ｎｍ程度のＨＳＧ膜１６を形成す
る。
塗布する前に、第１の実施の形態と同様に、上記高融点
金属膜１５ａの表面にアモルファスシリコンを成長さ
せ、表面に３０〜５０ｎｍ程度のＨＳＧ膜１６を形成す
る。
【００３３】表面にＨＳＧ膜１６を形成後、図５（ａ）
に示すようにレジストパターン１７を形成する。そし
て、レジストパターン１７をマスクにしてＨＳＧ膜１
６、高融点金属膜１５ａおよび多結晶シリコン膜１４ａ
をＲＩＥによりエッチングする。このようにして、図５
（ｂ）に示すように、ビット線１８を形成する。ここ
で、ビット線１８は多結晶シリコン配線１４と高融点金
属配線１５で構成される。
に示すようにレジストパターン１７を形成する。そし
て、レジストパターン１７をマスクにしてＨＳＧ膜１
６、高融点金属膜１５ａおよび多結晶シリコン膜１４ａ
をＲＩＥによりエッチングする。このようにして、図５
（ｂ）に示すように、ビット線１８を形成する。ここ
で、ビット線１８は多結晶シリコン配線１４と高融点金
属配線１５で構成される。
【００３４】
【発明の効果】このように本発明では、ワード線あるい
はビット線等に用いられる金属の配線の形成時、これら
の配線を構成する導電体膜の表面に凹凸のある多結晶膜
を堆積させる。そして、この多結晶膜上にフォトレジス
ト膜を塗布し、配線用の光学パターンを転写する。
はビット線等に用いられる金属の配線の形成時、これら
の配線を構成する導電体膜の表面に凹凸のある多結晶膜
を堆積させる。そして、この多結晶膜上にフォトレジス
ト膜を塗布し、配線用の光学パターンを転写する。
【００３５】このため、感光用照射光の波長が３００ｎ
ｍ以下になっても、反射防止膜として機能し、微細な配
線が高精度に形成される。
ｍ以下になっても、反射防止膜として機能し、微細な配
線が高精度に形成される。
【００３６】また、ＨＳＧ膜のような凹凸のある多結晶
膜は、エキシマレーザ光用の感光性レジスト膜との密着
性を高め、微細なパターン形成を容易にする。
膜は、エキシマレーザ光用の感光性レジスト膜との密着
性を高め、微細なパターン形成を容易にする。
【図１】本発明の第１の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図２】本発明の第１の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図３】本発明の効果を説明するための光学パターン転
写時の断面図である。
写時の断面図である。
【図４】本発明の第２の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図５】本発明の第２の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図６】従来の技術を説明するための工程順の断面図で
ある。
ある。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ａ，１４ａ 多結晶シリコン膜 ４，１４ 多結晶シリコン配線 ５ａ，１５ａ，２４ 高融点金属膜 ５，１５ 高融点金属配線 ６，１６ ＨＳＧ膜 ７ レジスト膜 ８，１７，２６ レジストパターン ９ ワード線 １０ 露光入射光 １１ 反射光 １２ 拡散層 １３ 層間絶縁膜 １８ ビット線 ２１ 下地基板 ２２ 絶縁膜 ２３ 金属膜 ２５ レジスト ２７ 配線パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−130741（ＪＰ，Ａ) 22ｎｄ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃ ｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｓ ｅｎｄａｉ，1990，ｐｐ．873−876 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/88 H01L 21/30
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に導電体膜を堆積させる工程と、前記
導電体膜上にＨＳＧ構造の多結晶シリコン膜を形成する
工程と、前記多結晶シリコン膜上に感光性のフォトレジ
スト膜を塗布する工程と、前記フォトレジスト膜に配線
用の光学パターンを投影露光する工程とを含むことを特
徴とする配線パターンの形成方法。 - 【請求項２】 前記導電体膜がタングステン・シリサイ
ド膜であることを特徴とする請求項１記載の配線パター
ンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8076085A JP3048919B2 (ja) | 1996-03-29 | 1996-03-29 | 配線パターンの形成方 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8076085A JP3048919B2 (ja) | 1996-03-29 | 1996-03-29 | 配線パターンの形成方 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266208A JPH09266208A (ja) | 1997-10-07 |
| JP3048919B2 true JP3048919B2 (ja) | 2000-06-05 |
Family
ID=13594997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8076085A Expired - Lifetime JP3048919B2 (ja) | 1996-03-29 | 1996-03-29 | 配線パターンの形成方 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048919B2 (ja) |
-
1996
- 1996-03-29 JP JP8076085A patent/JP3048919B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ２２ｎｄ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｓｅｎｄａｉ，１９９０，ｐｐ．８７３−８７６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266208A (ja) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480610B1 (ko) | 실리콘 산화막을 이용한 미세 패턴 형성방법 | |
| US6136679A (en) | Gate micro-patterning process | |
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| US6200903B1 (en) | Method of manufacturing semiconductor devices | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US5643833A (en) | Method of making a contact hole in a semiconductor device | |
| US5393373A (en) | Methods of patterning and manufacturing semiconductor devices | |
| JP2000031429A (ja) | 半導体メモリ装置の製造方法及びその構造 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP4532768B2 (ja) | デュアルダマシン配線の形成方法 | |
| KR100457046B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
| JP3048919B2 (ja) | 配線パターンの形成方 | |
| US5846878A (en) | Method of manufacturing a wiring layer in a semiconductor device | |
| JP3351716B2 (ja) | 半導体装置及びその製造方法 | |
| US6596632B2 (en) | Method for forming an integrated circuit interconnect using a dual poly process | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| JP2814951B2 (ja) | 半導体装置の製造方法 | |
| KR101096236B1 (ko) | 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법 | |
| JP2658959B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11135628A (ja) | 半導体装置の製造方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR0166203B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR0179295B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980519 |