JP2814951B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に微細パターンの配線を高精度に形成する方
法に関する。

【０００２】

【従来の技術】半導体素子の微細化および高密度化は依
然として精力的に進められており、現在では０．２μｍ
程度の寸法基準で設計されたメモリデバイスあるいはロ
ジックデバイス等の超高集積の半導体デバイスが開発試
作されている。このように半導体デバイスの高集積化に
伴って、半導体素子の寸法はますます微細化される。そ
して、ゲート電極幅や拡散層幅あるいは配線幅の寸法の
縮小および半導体素子を構成する材料の膜厚の低減が特
に重要になってくる。

【０００３】このように微細化される半導体素子の構成
要素パターンの寸法バラツキ、その中でも特にゲート電
極幅のバラツキは、絶縁ゲート電界効果トランジスタ
（以下、ＭＯＳトランジスタと呼称する）の特性に最も
大きな影響を与える。また、電極配線間の寸法の縮小と
配線パターンのアスペクト比の増大は半導体素子の信頼
性の確保を難しくするようになる。このため、これらの
寸法のバラツキの低減が半導体デバイス製造にとり必須
になる。

【０００４】このように、半導体素子の微細化ととも
に、上記のような半導体素子の構成要素パターンの寸法
の高度な制御が最も重要になってくる。

【０００５】以下、ゲート電極配線を例にして高精度配
線の製造方法を図６に基づいて説明する。図６はゲート
電極パターンの平面図とその断面図を示す。ここで、図
６（ａ）の平面図に記すＡ’−Ｂ’で切断したところが
図６（ｂ）に示す断面図になっている。

【０００６】図６（ａ）および図６（ｂ）に示すよう
に、シリコン基板１０１上の所定の領域に選択的にフィ
ールド酸化膜１０２が形成される。そして、フィールド
酸化膜１０２で囲まれた活性領域１０３にゲート絶縁膜
１０４が形成される。次に、ＭＯＳトランジスタのゲー
ト電極となるポリサイド配線１０５が形成される。そし
て、このポリサイド配線１０５上に被着する保護絶縁膜
１０６が堆積される。

【０００７】ここで、この保護絶縁膜１０６はフォトリ
ソグラフィ技術で形成されたフォトレジストマスクをド
ライエッチングのマスクにした保護絶縁膜層のエッチン
グで形成される。そして、このフォトレジストマスクは
除去され、保護絶縁膜１０６をマスクにしたドライエッ
チングでポリサイド配線１０５がパターニング形成され
る。このようにして、図６（ａ）に示すゲート電極パタ
ーン１０５’が形成されるようになる。しかし、図６
（ａ）に示すような配線パターンのくびれ１０７がフィ
ールド酸化膜１０２と活性領域１０３の境界の辺りに生
じる。

【０００８】このようにゲート電極配線あるいはその他
の配線の高精度のパターニングにおいては配線上部に絶
縁膜が形成され、この絶縁膜をパターニングしこのパタ
ーニングされた絶縁膜をドライエッチングのマスクにし
て配線材料にドライエッチングが施され配線が形成され
る。

【０００９】このように絶縁膜をドライエッチングのマ
スクに用いる方法は、（１）配線パターンのアスペクト
比の増加およびフォトレジストマスクのアスペクト比の
増加に伴うドライエッチング加工の困難性の増大（２）
自己整合型のコンタクト形成にみられるような配線と同
一パターンの絶縁膜の用途増加、に対応する効果的な手
段として重要になってきている。

【００１０】

【発明が解決しようとする課題】上述したような配線の
製造方法では、ＭＯＳトラジスタのゲート電極を構成す
るポリサイド配線の表面に保護絶縁膜が形成されてい
る。そして、この保護絶縁膜をマスクにしたドライエッ
チングによりポリサイド配線が形成される。このような
保護絶縁膜をドライエッチングのマスクに用いる方法は
アルミ等のその他の配線の形成にも使用される。

【００１１】しかし、この保護絶縁膜をマスクにゲート
電極の配線を形成する方法では、図６（ａ）で説明した
ようにでき上がりの配線パターンのくびれ１０７が生じ
る。これは、配線上に透明な保護絶縁膜が形成されるた
めに、フォトリソグラフィ技術の露光工程で配線表面か
らの反射光が増加することによる。この詳細については
後述する。このようなゲート電極の配線パターンのくび
れは、ＭＯＳトランジスタの電気特性のバラツキを増大
させる。特に、ＭＯＳトランジスタが微細化するとこの
バラツキの増大はより顕著になる。

【００１２】同様に、アルミ等の配線においても、保護
絶縁膜による反射光量の増加で下地段差部での配線パタ
ーンのくびれが生じ、半導体装置の信頼性あるいは歩留
りの低下が顕著になる。

【００１３】本発明の目的は、このような保護絶縁膜を
マスクに配線を形成する方法において、前述の問題点を
解決し高精度の微細な配線パターンを形成する方法を提
供することにある。

【００１４】

【課題を解決するための手段】このために本発明の配線
パターンの形成方法は、半導体基板の表面部に導電体材
膜を形成する工程と、前記導電体材膜上に積層して半導
体酸化膜あるいは半導体窒化膜で構成される無機絶縁膜
を堆積する工程と、感光性レジスト膜をパターニングす
るフォトリソグラフィで用いる感光用照射光の反射防止
膜を前記無機絶縁膜上に形成する工程と、前記反射防止
膜上に前記感光性レジスト膜を形成し所定の形状にパタ
ーニングする工程と、前記パターニングした感光性レジ
スト膜をマスクにして前記反射防止膜と前記無機絶縁膜
とをドライエッチングしパターニングする工程と、前記
パターニングした感光性レジスト膜を除去する工程と、
前記パターニングした無機絶縁膜をマスクとして前記導
電体材膜をドライエッチングすると共に同時に前記反射
防止膜をエッチング除去する工程とを含む。

【００１５】ここで、前記反射防止膜として無定形のシ
リコン薄膜あるいは窒化チタン薄膜が形成される。

【００１６】

【００１７】

【実施例】次に、図面を参照して本発明の詳細な説明を
行う。図１は本発明の第１の実施例を説明するための図
であり、従来の技術で説明したのと同様にゲート電極パ
ターンの平面図とその断面図を示す。ここで、図１
（ａ）の平面図に記すＡ−Ｂで切断したところが図１
（ｂ）に示す断面図になっている。

【００１８】図１（ａ）および図１（ｂ）に示すよう
に、シリコン基板１上の所定の領域に選択的にフィール
ド酸化膜２が形成される。ここで、このフィールド酸化
膜２はＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｉｔｉｏｎ
ｏｆ Ｓｉｌｉｃｏｎ）法で形成され、その膜厚は４
００ｎｍ程度に設定される。そして、このフィールド酸
化膜２で囲まれた活性領域３にゲート絶縁膜４が形成さ
れる。ここで、このゲート絶縁膜４の膜厚は８ｎｍ程度
に設定される。

【００１９】そして、ＭＯＳトランジスタのゲート電極
となるポリサイド配線５が形成される。さらに、このポ
リサイド配線５上に被着して保護絶縁膜６が堆積され
る。そして、この保護絶縁膜６の表面に反射防止膜パタ
ーン７が形成されている。この反射防止膜パターン７は
アモルファスシリコン膜で形成される。

【００２０】ここで、反射防止膜パターン７と保護絶縁
膜６とは、フォトリソグラフィ技術で形成されるフォト
レジストマスクをエッチングのマスクにしたドライエッ
チング加工で形成される。さらに、このフォトレジスト
マスクは除去され、反射防止膜パターン７と保護絶縁膜
６をドライエッチングのマスクにしてポリサイド配線５
がパターニング形成されて、図１（ａ）に示すようなゲ
ート電極パターン５’が形成されるようになる。

【００２１】図１（ａ）に示すように、この本発明のよ
うなゲート電極パターン５’には従来の技術で説明した
ような配線パターンのくびれは生ぜず、高精度の微細配
線が形成されるようになる。

【００２２】次に、本発明の製造方法を図２に基づいて
説明する。図２は前述のフォトリソグラフィ技術でフォ
トレジストマスクを形成する工程からゲート電極のパタ
ーニング工程までの工程順の断面図である。

【００２３】図１（ａ）に示すように、シリコン基板１
の表面に熱酸化法で膜厚８ｎｍ程度のゲート絶縁膜４が
形成される。次に、このゲート絶縁膜４を被覆して、リ
ン不純物を含有する膜厚１００ｎｍ程度のポリシリコン
層と膜厚１５０ｎｍ程度のタングステン・シリサイド層
とで形成されるタンググステン・ポリサイド層５ａが形
成される。

【００２４】このようにした後、このタングステン・ポ
リサイド層５ａの表面に化学気相成長（ＣＶＤ）法でシ
リコン酸化膜層６ａが堆積される。ここで、このシリコ
ン酸化膜層６ａの膜厚は１００〜２００ｎｍである。そ
して、このシリコン酸化膜層６ａ上にスパッタ法でシリ
コン膜層７ａが堆積される。ここで、このシリコン膜層
７ａの膜厚は５０ｎｍ程度に設定される。

【００２５】次に、公知であるフォトリソグラフィ技術
の写真食刻法でフォトレジストパターン８が形成され
る。

【００２６】次に、フォトレジストパターン８をドライ
エッチングのマスクにして前述のシリコン膜層７ａとシ
リコン酸化膜層６ａが順次にエッチングされる。そし
て、図２（ｂ）に示す保護絶縁膜６と反射防止膜パター
ン７とが形成される。

【００２７】次に、保護絶縁膜６をドライエッチングの
マスクにして、タングステン・ポリサイド層５ａがエッ
チングされる。このようにして、図２（ｃ）に示すよう
にシリコン基板１上のゲート絶縁膜４表面にポリサイド
配線５が形成される。このタグステン・ポリサイド層５
ａのエッチング工程では、前述の反射防止膜パターン７
も同時にエッチングされ除去されるようになる。これ
は、タングステン・ポリサイド層５ａおよび反射防止膜
パターン７共にシリコン原子を含み同一のドライエッチ
ングガスでエッチングできるためである。

【００２８】また、ここで反射防止膜パターンを窒化チ
タン層で形成してもよい。あるいは、ゲート電極の導電
体材としてチタン・ポリサイドを用いてもよい。これら
の場合でも、ゲート電極パターンの形成時に同時に反射
防止膜パターンは除去できるようになる。

【００２９】以上のようにして、先述したような配線パ
ターンにくびれの無いゲート電極の配線が形成されるよ
うになる。

【００３０】次に、この本発明の効果およびその効果の
生じる機構について図３および図４に基づいて説明す
る。ここで図３および図４は配線形成のためのフォトリ
ソグラフィ工程での光露光の様子を模式化して示したも
のであり、図３は従来の技術で説明した場合の、図４は
本発明の場合の、露光される被照射体がそれぞれ模式化
されている。すなわち、図３および図４に示すように、
シリコン基板１の表面に選択的にフィールド酸化膜２が
形成され、ゲート絶縁膜４を介してシリコン基板上に反
射率の大きな導電体材であるタングステン・ポリサイド
層５ａが形成される。そして、これら全体を被覆するシ
リコン酸化膜層６ａが形成され、フォトレジスト膜８ａ
が塗布形成される。ここで、シリコン酸化膜層の代りに
その他の透明な絶縁膜、例えばシリコン窒化膜等が用い
られてもよい。

【００３１】図３に示すように、従来の技術の場合のよ
うな露光被照射体にゲート電極の光学パターンを通して
感光用照射光９を照射すると、その一部はシリコン酸化
膜層６ａを透過しタングステン・ポリサイド層５ａの表
面で反射し反射光１０ａを生じさせる。そして、一部は
シリコン酸化膜層６ａとフォトレジスト膜８ａの境界面
で反射し反射光１０を生じさせる。ここで、フォトレジ
スト膜８ａの屈折率は１．７程度でシリコン酸化膜の屈
折率は１．４５程度であるため反射光１０の位相は変化
しない。これに対し、シリコン酸化膜層６ａを透過した
感光用照射光９のタングステン・ポリサイド層５ａの表
面で反射する反射光１０ａでは、その位相が１８０°程
度ずれる。

【００３２】このために、シリコン酸化膜層６ａの膜厚
をｄ、その屈折率をｎ、感光用照射光９の波長をλ、図
３に記すように反射の角度をθとしｍを正の奇数とする
とシリコン酸化膜層６ａの膜厚が（１）式を満足する時
に、反射光１０，１０ａは干渉で互いに強め合い反射強
度が最も大きくなる。

【００３３】

【００３４】例えば、フィールド酸化膜２の表面の傾斜
角度が２０°すなわち図３のθの角度が２０°程度の場
合にであり、感光用照射光９がｉ線でその波長が３６５
ｎｍの場合には、シリコン酸化膜層６ａの膜厚が６０ｎ
ｍあるいは１８０ｎｍ程度で反射強度の最大になる。こ
のような反射光強度の増加は、先述した下地の傾斜角度
に依存し（１）式を満足する領域で現われる。そして、
この干渉による反射光強度が増加する領域では、過剰の
露光がフォトレジスト膜８ａになされて先述したような
配線パターンのくびれが生じる。

【００３５】これに対し、図４に示すようにシリコン膜
層７ａのような反射防止膜が形成されていると、感光用
照射光９はこの反射防止膜で等方的に散乱され乱反射に
よる反射光１０ｂになる。そして、一方向の反射強度は
大幅に低減され、先述したような２つの反射光の干渉に
よる反射光強度の増加は抑制されるようになる。あるい
は、窒化チタン層のように感光用照射光を完全に吸収す
るような反射防止膜の場合には、反射光の成分は全く生
じ無くなる。

【００３６】このように図４に示すような構造にするこ
とで、干渉による反射光強度の増加は半導体装置内の全
ての領域で抑制され、配線パターンのくびれの発生は防
止されるようになる。

【００３７】このような効果の生じる機構を考慮する
と、配線となる導電体材に積層して反射防止膜を形成し
この反射防止膜上にシリコン酸化膜層を形成する方法も
有効になる。しかし、この場合には、先述した反射防止
膜パターンを配線形成と同時にエッチング除去すること
ができなくなり工程が複雑化する。

【００３８】次に、図５に基づいて本発明の第２の実施
例を説明する。図５は層間絶縁膜上にアルミの微細配線
を形成する場合の工程順の断面図である。図５（ａ）に
示すように、シリコン基板２１の表面に層間絶縁膜２２
がＣＶＤ法で堆積されたシリコン酸化膜で形成される。
ここで、この層間絶縁膜２２の膜厚は５００ｎｍ程度に
設定される。次に、アルミと銅の合金である合金薄膜２
３ａがスパッタ法で堆積される。ここで、合金薄膜２３
ａの膜厚は５００ｎｍ程度である。そして、この合金薄
膜２３ａに積層して第１の窒化チタン膜層２４ａが形成
される。この第１の窒化チタン膜層２４ａの膜厚は１５
０ｎｍ程度である。

【００３９】このようにした後、ＣＶＤ法でシリコン酸
化膜層２５ａが堆積される。ここで、このシリコン酸化
膜層２５ａの膜厚は２００ｎｍ程度に設定される。そし
て、このシリコン酸化膜層２５ａ上にスパッタ法で第２
の窒化チタン膜層２６ａが堆積される。ここで、この第
２の窒化チタン膜層２６ａの膜厚は５０ｎｍ程度に設定
される。

【００４０】次に、公知であるフォトリソグラフィ技術
の写真食刻法でフォトレジストパターン２７が形成され
る。

【００４１】次に、フォトレジストパターン２７をドラ
イエッチングのマスクにして前述の第２の窒化チタン膜
層２６ａとシリコン酸化膜層２５ａが順次にエッチング
される。このようにして、図５（ｂ）に示す保護絶縁膜
２５と反射防止膜パターン２６とが形成される。

【００４２】次に、保護絶縁膜２５をドライエッチング
のマスクにして、アルミと銅の合金薄膜２３ａと第１の
窒化チタン膜層２４ａがエッチングされる。このように
して、図３（ｃ）に示すようにシリコン基板２１上の層
間絶縁膜２２の表面にアルミの合金配線２３と窒化チタ
ン配線２４との積層した微細配線が形成される。この場
合には、第１の窒化チタン膜層２４ａのエッチング工程
で、前述の反射防止膜パターン２６も同時にエッチング
除去される。

【００４３】以上のようにして、先述したような配線パ
ターンにくびれの無いアルミ合金を含む積層した配線が
形成されるようになる。

【００４４】以上の実施例では、保護絶縁膜がシリコン
酸化膜で構成される場合について説明された。この保護
絶縁膜としてシリコン窒化膜あるいはシリコン酸化膜と
シリコン窒化膜との複合した絶縁膜でも同様の効果の生
じることに言及しておく。

【００４５】

【発明の効果】以上に説明したように、本発明は配線の
パターニング用マスクに用いられる保護絶縁膜上に反射
防止膜が形成される。このために、先述したような下地
段差のある領域での配線パターンのくびれは全く生じな
くなる。更に、この反射防止膜は配線の形成のためのド
ライエッチング時に同時にエッチング除去され、その後
の工程に何らの悪影響を及ぼすことはない。例えば、配
線の形成のための工程はほとんど増加しない。

【００４６】このように本発明により、微細のゲート電
極を有するＭＯＳトランジスタの電気特性は安定化され
そのバラツキは大幅に低減されるために、微細で高密度
のＳＲＡＭのセル動作特性あるいはセンスアンプの動作
特性は大幅に向上するようになる。

【００４７】更に、微細多層配線の形成工程の信頼性も
大幅に向上し、これらの多層配線を有する半導体装置の
歩留りは大幅に向上するようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するための配線図
である。

【図２】本発明の第１の実施例を説明するための製造工
程順の断面図である。

【図３】本発明の第１の実施例の効果を説明するための
光露光図である。

【図４】本発明の第１の実施例の効果を説明するための
光露光図である。

【図５】本発明の第２の実施例を説明するための製造工
程順の断面図である。

【図６】従来の技術を説明するための配線図である。

【符号の説明】

１，２１，１０１ シリコン基板 ２，１０２ フィールド酸化膜 ３，１０３ 活性領域 ４，１０４ ゲート絶縁膜 ５，１０５ ポリサイド配線 ５’，１０５’ ゲート電極パターン ５ａ タングステン・ポリサイド層 ６，２５，１０６ 保護絶縁膜 ６ａ，２５ａ シリコン酸化膜層 ７，２６ 反射防止膜パターン ７ａ シリコン膜層 ８，２７ フォトレジストパターン ８ａ フォトレジスト膜 ９ 感光用照射光 １０，１０ａ，１０ｂ 反射光 ２２ 層間絶縁膜 ２３ 合金配線 ２３ａ 合金薄膜 ２４ 窒化チタン配線 ２４ａ 第１の窒化チタン膜層 ２６ａ 第２の窒化チタン膜層 １０７ 配線パターンのくびれ

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/3213 Ｈ０１Ｌ 21/88 Ｄ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板の表面部に導電体材膜を形成
   する工程と、前記導電体材膜上に積層して半導体酸化膜
   あるいは半導体窒化膜で構成される無機絶縁膜を堆積す
   る工程と、感光性レジスト膜をパターニングするフォト
   リソグラフィで用いる感光用照射光の反射防止膜を前記
   無機絶縁膜上に形成する工程と、前記反射防止膜上に前
   記感光性レジスト膜を形成し所定の形状にパターニング
   する工程と、前記パターニングした感光性レジスト膜を
   マスクにして前記反射防止膜と前記無機絶縁膜とをドラ
   イエッチングしパターニングする工程と、前記パターニ
   ングした感光性レジスト膜を除去する工程と、前記パタ
   ーニングした無機絶縁膜をマスクとして前記導電体材膜
   をドライエッチングすると共に同時に前記反射防止膜を
   エッチング除去する工程と、を含むことを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 前記反射防止膜が無定形のシリコン薄膜
   あるいは窒化チタン薄膜で形成されることを特徴とする
   請求項１記載の半導体装置の製造方法。