JP2993003B2 - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JP2993003B2 JP2993003B2 JP1058259A JP5825989A JP2993003B2 JP 2993003 B2 JP2993003 B2 JP 2993003B2 JP 1058259 A JP1058259 A JP 1058259A JP 5825989 A JP5825989 A JP 5825989A JP 2993003 B2 JP2993003 B2 JP 2993003B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wavelength
- semiconductor substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フォトリソグラフィー技術を用いて半導体
装置における例えはゲート配線や他の配線パターン等を
形成するためのパターン形成方法に関する。
装置における例えはゲート配線や他の配線パターン等を
形成するためのパターン形成方法に関する。
本発明は、フォトリソグラフィ技術を用いて半導体装
置におけるゲート配線や他の配線パターンを形成するた
めのパターン形成方法において、半導体基体上に設けら
れた高融点金属ポリサイド、高融点金属シリサイド、高
融点金属、又は多結晶シリコンからなる配線材料層上
に、厚さ20nm〜30nmで酸素濃度20at％以下（０を含ま
ず）のチタン・オキシ・ナイトライド膜を介してフォト
レジスト膜を形成し、アライメント光による位置合わせ
を行い、続いて露光処理することにより、位置合わせ時
のアライメント光の下地膜からの反射光を十分に得て位
置合わせ精度を向上し、露光時の下地膜からの反射を制
御してパターン精度を向上させるようにしたものであ
る。
置におけるゲート配線や他の配線パターンを形成するた
めのパターン形成方法において、半導体基体上に設けら
れた高融点金属ポリサイド、高融点金属シリサイド、高
融点金属、又は多結晶シリコンからなる配線材料層上
に、厚さ20nm〜30nmで酸素濃度20at％以下（０を含ま
ず）のチタン・オキシ・ナイトライド膜を介してフォト
レジスト膜を形成し、アライメント光による位置合わせ
を行い、続いて露光処理することにより、位置合わせ時
のアライメント光の下地膜からの反射光を十分に得て位
置合わせ精度を向上し、露光時の下地膜からの反射を制
御してパターン精度を向上させるようにしたものであ
る。
本発明の他の方法は、半導体基体上に設けられた配線
材料層に、屈折率ｎが1.6＜ｎ＜２（但し、1.6はフォ
トレジスト膜の屈折率、２は下地の配線材料層の屈折
率）であるシリコン窒化膜を介してフォトレジスト膜を
形成し、アライメント光による位置合わせを行い、続い
て露光処理することにより、位置合わせ時のアライメン
ト光の下地膜からの反射光を得て位置合わせ精度を向上
し、且つ露光時の下地膜からの反射を抑制してパターン
精度を向上させるようにしたものである。
材料層に、屈折率ｎが1.6＜ｎ＜２（但し、1.6はフォ
トレジスト膜の屈折率、２は下地の配線材料層の屈折
率）であるシリコン窒化膜を介してフォトレジスト膜を
形成し、アライメント光による位置合わせを行い、続い
て露光処理することにより、位置合わせ時のアライメン
ト光の下地膜からの反射光を得て位置合わせ精度を向上
し、且つ露光時の下地膜からの反射を抑制してパターン
精度を向上させるようにしたものである。
本発明のさらに他の方法は、半導体基体上に設けられ
た配線材料層上に、実効屈折率の低下する厚さ6.25nm〜
15.2nmの多結晶シリコン膜を介してフォトレジスト膜を
形成し、露光処理することにより、露光時の下地膜から
の反射を抑制してパターン精度を向上させるようにした
ものである。
た配線材料層上に、実効屈折率の低下する厚さ6.25nm〜
15.2nmの多結晶シリコン膜を介してフォトレジスト膜を
形成し、露光処理することにより、露光時の下地膜から
の反射を抑制してパターン精度を向上させるようにした
ものである。
半導体装置例えばMOSトランジスタの集積回路におい
てそのゲート配線や他の配線等の配線材料として不純物
ドープ多結晶シリコン、タングステンシリサイド（WSi
x）などの高融点金属シリサイド、或はタングステン
（Ｗ）、モリブデン（Mo）などの高融点金属等が用いら
れている。このような配線材料を用いた場合、その配線
の物性よりも、パターン形成精度がMOSトランジスタ特
性を支配的に左右する。
てそのゲート配線や他の配線等の配線材料として不純物
ドープ多結晶シリコン、タングステンシリサイド（WSi
x）などの高融点金属シリサイド、或はタングステン
（Ｗ）、モリブデン（Mo）などの高融点金属等が用いら
れている。このような配線材料を用いた場合、その配線
の物性よりも、パターン形成精度がMOSトランジスタ特
性を支配的に左右する。
1.0μｍ以下のゲート配線や他の配線では線幅のバラ
ツキが相対的に増大してくる。何故ならパターンの微細
化により、パターン同士が近接するためフォトリソグラ
フィー工程の露光において、素子分離用のLOCOS酸化膜
（選択酸化によって形成された酸化層）の段差部からの
反射光に基づくハレーション効果が無視できなくなり、
またフォトレジスト膜厚差も増大し、即ちフォトレジス
ト膜の平坦化効果で段差部においてフォトレジスト膜厚
に差が生じ露光量にバラツキが生じる等の為に配線幅が
変化しやすくなる。
ツキが相対的に増大してくる。何故ならパターンの微細
化により、パターン同士が近接するためフォトリソグラ
フィー工程の露光において、素子分離用のLOCOS酸化膜
（選択酸化によって形成された酸化層）の段差部からの
反射光に基づくハレーション効果が無視できなくなり、
またフォトレジスト膜厚差も増大し、即ちフォトレジス
ト膜の平坦化効果で段差部においてフォトレジスト膜厚
に差が生じ露光量にバラツキが生じる等の為に配線幅が
変化しやすくなる。
第９図はゲート配線を形成する場合のフォトリソグラ
フィー工程での露光状態を示す図である。LOCOS酸化膜
（２）及びゲート絶縁膜（３）を有する半導体基体
（１）上にゲート配線となるリンドープ多結晶シリコン
膜（４）及びWSix膜（５）が順次被着形成され、更にそ
の上にフォトレジスト膜（６）が塗布形成され、この状
態で露光用マスク（７）を通して例えば波長436nm（ｇ
線）の光（８）を用いて露光される。この場合、図示の
ように露光の光（８）は下地のWSix膜（５）で反射さ
れ、その反射が大きく、特にLOCOS酸化膜（２）の段差
部からの反射光（8a）による所謂ハレーション効果によ
って露光されてはならないゲート部上のフォトレジスト
膜（６）が一部露光される。その結果ゲート幅ｄが変化
してしまう。
フィー工程での露光状態を示す図である。LOCOS酸化膜
（２）及びゲート絶縁膜（３）を有する半導体基体
（１）上にゲート配線となるリンドープ多結晶シリコン
膜（４）及びWSix膜（５）が順次被着形成され、更にそ
の上にフォトレジスト膜（６）が塗布形成され、この状
態で露光用マスク（７）を通して例えば波長436nm（ｇ
線）の光（８）を用いて露光される。この場合、図示の
ように露光の光（８）は下地のWSix膜（５）で反射さ
れ、その反射が大きく、特にLOCOS酸化膜（２）の段差
部からの反射光（8a）による所謂ハレーション効果によ
って露光されてはならないゲート部上のフォトレジスト
膜（６）が一部露光される。その結果ゲート幅ｄが変化
してしまう。
従来、かかるハレーション防止策として、例えば露光
波長付近に吸収ピークをもつARC,SWK（いずれも商品
名）等の有機膜を反射防止膜としてフォトレジスト膜上
にスピンコーティングすることが試みられていた。
波長付近に吸収ピークをもつARC,SWK（いずれも商品
名）等の有機膜を反射防止膜としてフォトレジスト膜上
にスピンコーティングすることが試みられていた。
しかし乍ら、上述した反射防止膜としての有機膜は、
スピンコーティングの平坦化効果によってLOCOS酸化膜
（２）の段差部と平坦部で膜厚が異なってしまい、しか
もフォトレジスト膜（６）の現像工程では除去したい部
分を完全に除去することがプロセス的に困難であるとい
う性質を有している。従って、レジストパターン形成後
の、配線材料即ちWSix膜（５）及びリンドープ多結晶シ
リコン膜（４）のエッチング工程で有機膜を除去せざる
を得ず、この結果としてエッチングの均一性が有機膜の
膜厚のバラツキに比例して悪化し、パターン精度が劣化
するものであった。
スピンコーティングの平坦化効果によってLOCOS酸化膜
（２）の段差部と平坦部で膜厚が異なってしまい、しか
もフォトレジスト膜（６）の現像工程では除去したい部
分を完全に除去することがプロセス的に困難であるとい
う性質を有している。従って、レジストパターン形成後
の、配線材料即ちWSix膜（５）及びリンドープ多結晶シ
リコン膜（４）のエッチング工程で有機膜を除去せざる
を得ず、この結果としてエッチングの均一性が有機膜の
膜厚のバラツキに比例して悪化し、パターン精度が劣化
するものであった。
また、フォトレジスト膜（６）に反射防止材料を含有
させたものも考えられているが、含有前のフォトレジス
ト膜（６）の基本性能が劣化しやすく、実用に耐えられ
ない。
させたものも考えられているが、含有前のフォトレジス
ト膜（６）の基本性能が劣化しやすく、実用に耐えられ
ない。
一方、半導体装置を微細加工して高集積化させるため
に、フォトレジスト層の露光を縮小投影露光によって行
うようになっててきおり、この縮小投影露光ではウエハ
上に形成されているフォトレジスト層の全面をステップ
アンドリピートを繰り返して露光する。従って、縮小投
影露光では精密な位置合せ露光をしなければならず、そ
のためにウエハ上の合せマークからウエハの位置を検出
してマスクの投影像とウエハとの位置合せを行う。この
ウエハ上の合せマークの検出は、露光に用いる光即ち露
光波長436nmの光とは別の光、つまりフォトレジスト膜
（６）を感光させない波長の光（所謂アライメント波長
633nmの光）（９）でウエハ照射し、その反射光（9a）
を検出して行う。従って、この場合は露光の場合と逆に
反射率が高い方が好ましい。
に、フォトレジスト層の露光を縮小投影露光によって行
うようになっててきおり、この縮小投影露光ではウエハ
上に形成されているフォトレジスト層の全面をステップ
アンドリピートを繰り返して露光する。従って、縮小投
影露光では精密な位置合せ露光をしなければならず、そ
のためにウエハ上の合せマークからウエハの位置を検出
してマスクの投影像とウエハとの位置合せを行う。この
ウエハ上の合せマークの検出は、露光に用いる光即ち露
光波長436nmの光とは別の光、つまりフォトレジスト膜
（６）を感光させない波長の光（所謂アライメント波長
633nmの光）（９）でウエハ照射し、その反射光（9a）
を検出して行う。従って、この場合は露光の場合と逆に
反射率が高い方が好ましい。
本発明は、上述の点に鑑み、特に露光波長での反射防
止を図りフォトリソグラフィ工程でのパターン精度を向
上し、高精度のゲート配線等の配線パターンを形成でき
るようにしたパターン形成方法を提供するものである。
止を図りフォトリソグラフィ工程でのパターン精度を向
上し、高精度のゲート配線等の配線パターンを形成でき
るようにしたパターン形成方法を提供するものである。
本発明のパターン形成方法は、半導体基体上に設けら
れた高融点金属ポリサイド、高融点金属シリサイド、高
融点金属又は多結晶シリコンからなる配線材料層上に、
酸素濃度が20at％（０を含まず）のチタン・オキシ・ナ
イトライド膜を20nm〜30nmの膜厚で形成し、このチタン
・オキシ・ナイトライド膜上にフォトレジスト膜を塗布
し、波長633nmのアライメント光を照射し、配線材料層
からの反射光を検出して半導体基体の位置合わせを行
い、次いで露光し、現像してフォトレジスト膜をパター
ニングし、パターニング後のフォトレジスト膜をマスク
にして配線材料層をエッチングして目的の配線パターン
を形成するようになす。
れた高融点金属ポリサイド、高融点金属シリサイド、高
融点金属又は多結晶シリコンからなる配線材料層上に、
酸素濃度が20at％（０を含まず）のチタン・オキシ・ナ
イトライド膜を20nm〜30nmの膜厚で形成し、このチタン
・オキシ・ナイトライド膜上にフォトレジスト膜を塗布
し、波長633nmのアライメント光を照射し、配線材料層
からの反射光を検出して半導体基体の位置合わせを行
い、次いで露光し、現像してフォトレジスト膜をパター
ニングし、パターニング後のフォトレジスト膜をマスク
にして配線材料層をエッチングして目的の配線パターン
を形成するようになす。
本発明の他のパターン形成方法は、半導体基体上に設
けられた配線材料層上に屈折率ｎが1.6＜ｎ＜２（但
し、1.6はフォトレジスト膜の屈折率、２は配線材料
層の屈折率）なるシリコン窒化膜を形成し、このシリコ
ン膜窒化膜上にフォトレジスト膜を塗布し、波長633nm
のアライメント光を照射し配線材料層からの反射光を検
出して半導体基体の位置合わせを行い、次いで所定の波
長をもつ光源で露光し、現像してフォトレジスト膜をパ
ターニングし、パターニング後のフォトレジスト膜をマ
スクにして配線材料層をエッチングして目的の配線パタ
ーンを形成するようになす。
けられた配線材料層上に屈折率ｎが1.6＜ｎ＜２（但
し、1.6はフォトレジスト膜の屈折率、２は配線材料
層の屈折率）なるシリコン窒化膜を形成し、このシリコ
ン膜窒化膜上にフォトレジスト膜を塗布し、波長633nm
のアライメント光を照射し配線材料層からの反射光を検
出して半導体基体の位置合わせを行い、次いで所定の波
長をもつ光源で露光し、現像してフォトレジスト膜をパ
ターニングし、パターニング後のフォトレジスト膜をマ
スクにして配線材料層をエッチングして目的の配線パタ
ーンを形成するようになす。
シリコン窒化膜の屈折率ｎは下地の配線材料、アライ
メント波長及び露光波長によって選定される。即ち、ア
ライメント波長が633nmであって、配線材料が多結晶シ
リコンの場合、露光波長436nm（ｇ線）であれば、屈折
率ｎが1.6＜ｎ＜5.00なるシリコン窒化膜を形成する。
同様に、露光波長が365nm（ｉ線）であれば屈折率ｎが
1.6＜ｎ＜5.71なるシリコン窒化膜を形成する。同様
に、露光波長が249nm（エキシマレーザ）であれば屈折
率ｎが1.6＜ｎ＜7.04なるシリコン窒化膜を形成する。
メント波長及び露光波長によって選定される。即ち、ア
ライメント波長が633nmであって、配線材料が多結晶シ
リコンの場合、露光波長436nm（ｇ線）であれば、屈折
率ｎが1.6＜ｎ＜5.00なるシリコン窒化膜を形成する。
同様に、露光波長が365nm（ｉ線）であれば屈折率ｎが
1.6＜ｎ＜5.71なるシリコン窒化膜を形成する。同様
に、露光波長が249nm（エキシマレーザ）であれば屈折
率ｎが1.6＜ｎ＜7.04なるシリコン窒化膜を形成する。
配線材料が高融点金属シリサイドの場合、露光波長が
436nmであれば、屈折率ｎが1.6＜ｎ＜4.17なるシリコン
窒化膜を形成する。同様に、露光波長が365nmであれば
屈折率ｎが1.6＜ｎ＜4.01なるシリコン窒化膜を形成す
る。同様に露光波長が249nmであれば、屈折率ｎが1.6＜
ｎ＜3.77なるシリコン窒化膜を形成する。
436nmであれば、屈折率ｎが1.6＜ｎ＜4.17なるシリコン
窒化膜を形成する。同様に、露光波長が365nmであれば
屈折率ｎが1.6＜ｎ＜4.01なるシリコン窒化膜を形成す
る。同様に露光波長が249nmであれば、屈折率ｎが1.6＜
ｎ＜3.77なるシリコン窒化膜を形成する。
配線材料が高融点金属の場合、露光波長が436nmであ
れば、屈折率ｎが1.6＜ｎ＜4.04なるシリコン窒化膜を
形成する。同様に露光波長が365nmであれば、屈折率1.6
＜ｎ＜3.78なるシリコン窒化膜を形成する。同様に露光
波長が249nmであれば、屈折率ｎが1.6＜ｎ＜3.28なるシ
リコン窒化膜を形成する。
れば、屈折率ｎが1.6＜ｎ＜4.04なるシリコン窒化膜を
形成する。同様に露光波長が365nmであれば、屈折率1.6
＜ｎ＜3.78なるシリコン窒化膜を形成する。同様に露光
波長が249nmであれば、屈折率ｎが1.6＜ｎ＜3.28なるシ
リコン窒化膜を形成する。
本発明のさらに他のパターン形成方法は、半導体基体
上に設けられた配線上材料層上に実効屈折率が低下する
厚さ6.25nm〜15.2nmの多結晶シリコン膜を形成し、この
多結晶シリコン膜上にフォトレジスオ膜を塗布し、その
後の多結晶シリコン膜上のパターニングされたフォトレ
ジスト膜をマスクにして配線材料層をエッチングして目
的の配線パターンを形成するようになす。
上に設けられた配線上材料層上に実効屈折率が低下する
厚さ6.25nm〜15.2nmの多結晶シリコン膜を形成し、この
多結晶シリコン膜上にフォトレジスオ膜を塗布し、その
後の多結晶シリコン膜上のパターニングされたフォトレ
ジスト膜をマスクにして配線材料層をエッチングして目
的の配線パターンを形成するようになす。
第１の本発明方法によれば、高融点金属ポリサイド、
高融点金属シリサイド、高融点金属、又は多結晶シリコ
ンからなる配線材料層とフォトレジスト膜の間に厚さ20
nm〜30nmで酸素濃度が20at％（０を含まず）のチタン・
オキシ・ナイトライド膜が形成されることにより、フォ
トリソグラフィ工程の波長633nmのアライメント光によ
る位置合わせ時に下地膜からの反射率が高くなり、また
露光に際して、光の下地膜からの反射率が低下する。従
って、精度のよい位置合わせができ、高精度のレジスト
パターンが形成される。
高融点金属シリサイド、高融点金属、又は多結晶シリコ
ンからなる配線材料層とフォトレジスト膜の間に厚さ20
nm〜30nmで酸素濃度が20at％（０を含まず）のチタン・
オキシ・ナイトライド膜が形成されることにより、フォ
トリソグラフィ工程の波長633nmのアライメント光によ
る位置合わせ時に下地膜からの反射率が高くなり、また
露光に際して、光の下地膜からの反射率が低下する。従
って、精度のよい位置合わせができ、高精度のレジスト
パターンが形成される。
他の本発明方法によれば、フォトレジスト膜下に、下
地の配線材料（多結晶シリコン、高融点金属シリサイド
又は高融点金属）、アライメント波長633nm及び露光波
長λ（436nm、365nm又は249nm）に応じて屈折率ｎを前
述の如く特定したシリコン窒化膜が形成されることによ
り、フォトリソグラフィ工程の波長633nmのアライメン
ト光による位置合わせ時に下地膜からの反射率が高くな
り、また露光に際して、その光の下地膜からの反射率が
低下する。従って、精度のよい位置合わせができ、高精
度のレジストパターンが得られ、その結果、パターン精
度のよい配線パターンが形成される。
地の配線材料（多結晶シリコン、高融点金属シリサイド
又は高融点金属）、アライメント波長633nm及び露光波
長λ（436nm、365nm又は249nm）に応じて屈折率ｎを前
述の如く特定したシリコン窒化膜が形成されることによ
り、フォトリソグラフィ工程の波長633nmのアライメン
ト光による位置合わせ時に下地膜からの反射率が高くな
り、また露光に際して、その光の下地膜からの反射率が
低下する。従って、精度のよい位置合わせができ、高精
度のレジストパターンが得られ、その結果、パターン精
度のよい配線パターンが形成される。
さらに他の本発明方法によれば、フォトレジスト膜下
に実効屈折率が低下する厚さ6.25nm〜15.2nmの多結晶シ
リコン膜が形成されることにより、フォトリソグラフィ
工程の露光に際して、光の下地膜からの反射率が低下す
る。また、波長633nmのアライメント光による位置合わ
せ時に下地膜からの反射率も上がる。従って、精度のよ
い位置合わせができ、高精度のレジストパターンが得ら
れ、その結果パターン精度のよい配線パターンが形成さ
れる。
に実効屈折率が低下する厚さ6.25nm〜15.2nmの多結晶シ
リコン膜が形成されることにより、フォトリソグラフィ
工程の露光に際して、光の下地膜からの反射率が低下す
る。また、波長633nmのアライメント光による位置合わ
せ時に下地膜からの反射率も上がる。従って、精度のよ
い位置合わせができ、高精度のレジストパターンが得ら
れ、その結果パターン精度のよい配線パターンが形成さ
れる。
以下、本発明の実施例を説明する。
第１図及び第２図は本発明の一例を示し、MOSトラン
ジスタにおけるタングステンポリサイドゲート配線の形
成に適用した場合である。
ジスタにおけるタングステンポリサイドゲート配線の形
成に適用した場合である。
本発明においては、第１図Ａに示すように一主面にゲ
ート絶縁膜（３）及びLOCOS酸化膜（２）が形成された
半導体基体例えば第１導電型のシリコン基体（１）上に
ゲート配線となる例えばリンドープ多結晶シリコン膜
（４）及びタングステンシリサイド（WSix）膜（５）を
被着形成した後、その上に厚さ20nm〜30nmのTiOxNy（但
しｘは20at％以下で０を含まず）（チタン・オキシ・ナ
イトライド）膜（11）を例えば反応性スパッタで被着形
成する。即ち、Ar,N2,O2混合ガス雰囲気中でTiをスパッ
タすることによりTiOxNy膜（11）を形成する。
ート絶縁膜（３）及びLOCOS酸化膜（２）が形成された
半導体基体例えば第１導電型のシリコン基体（１）上に
ゲート配線となる例えばリンドープ多結晶シリコン膜
（４）及びタングステンシリサイド（WSix）膜（５）を
被着形成した後、その上に厚さ20nm〜30nmのTiOxNy（但
しｘは20at％以下で０を含まず）（チタン・オキシ・ナ
イトライド）膜（11）を例えば反応性スパッタで被着形
成する。即ち、Ar,N2,O2混合ガス雰囲気中でTiをスパッ
タすることによりTiOxNy膜（11）を形成する。
次に、第１図Ｂに示すようにTiOxNy膜（11）上に例え
ばポジ型のフォトレジスト膜（６）を被着形成する。
ばポジ型のフォトレジスト膜（６）を被着形成する。
次にウエハ即ち基体（１）に対して波長633nmのアラ
イメント光を照射し、その反射光を検出して縮小投影露
光に際しての基体（１）の位置合せを行う。
イメント光を照射し、その反射光を検出して縮小投影露
光に際しての基体（１）の位置合せを行う。
次に、第１図Ｃに示すように所定パターンの露光マス
ク（７）を介して波長436nm（ｇ線）の光（８）でフォ
トレジスト膜（６）を露光し、現像処理して第１図Ｄに
示すようにゲート部に対応する部分上にフォトレジスト
膜（６）を残す。
ク（７）を介して波長436nm（ｇ線）の光（８）でフォ
トレジスト膜（６）を露光し、現像処理して第１図Ｄに
示すようにゲート部に対応する部分上にフォトレジスト
膜（６）を残す。
次に、第１図Ｅに示すようにパターニングされたフォ
トレジスト膜（６）をマスクに反応性ドライエッチング
によりTiOxNy膜（11）、WSix膜（５）及びリンドープ多
結晶シリコン膜（４）を選択的にエッチング除去し、そ
の後フォトレジスト膜（６）を除去して第１図Ｆに示す
ようにタングステン・ポリサイドのゲート配線（10）を
形成する。なお、TiOxNy膜（11）は導電性を有するので
ゲート配線（10）上に残しても、残さなくても問題とな
らない。
トレジスト膜（６）をマスクに反応性ドライエッチング
によりTiOxNy膜（11）、WSix膜（５）及びリンドープ多
結晶シリコン膜（４）を選択的にエッチング除去し、そ
の後フォトレジスト膜（６）を除去して第１図Ｆに示す
ようにタングステン・ポリサイドのゲート配線（10）を
形成する。なお、TiOxNy膜（11）は導電性を有するので
ゲート配線（10）上に残しても、残さなくても問題とな
らない。
この方法によれば、フォトレジスト膜（６）下に厚さ
20nm〜30nmのTiOxNy膜（11）を形成することにより、第
２図に示すように波長436nm（ｇ線）の光（８）による
露光工程において、下地のTiOxNy膜（11）及びWSix膜
（５）からの光反射率が下げられ、LOCOS酸化膜（２）
による段差部からのハレーション効果がなくなる。従っ
てゲート部のレジストパターンの再現精度が高くなり、
ゲート幅1.0μｍ以下の微細MOSトランジスタ特性のバラ
ツキが少なくなる。一方、上記形成条件によるTiOxNy膜
（11）においては、位置合せのための光即ちアライメン
ト波長633nmの光（９）に対しては反射率が低下しない
ので、露光時の位置合せが良好に行える。
20nm〜30nmのTiOxNy膜（11）を形成することにより、第
２図に示すように波長436nm（ｇ線）の光（８）による
露光工程において、下地のTiOxNy膜（11）及びWSix膜
（５）からの光反射率が下げられ、LOCOS酸化膜（２）
による段差部からのハレーション効果がなくなる。従っ
てゲート部のレジストパターンの再現精度が高くなり、
ゲート幅1.0μｍ以下の微細MOSトランジスタ特性のバラ
ツキが少なくなる。一方、上記形成条件によるTiOxNy膜
（11）においては、位置合せのための光即ちアライメン
ト波長633nmの光（９）に対しては反射率が低下しない
ので、露光時の位置合せが良好に行える。
第３図は厚さ100nmのWSix膜表面にTiOxNy（酸素化濃
度ｘが10at％）膜を膜厚20nm,30nm,50nmをもってスパッ
タにより被着し、フォトレジスト膜（６）の露光波長43
6nmでの効果を評価した反射スペクトルを示す。曲線ａ
はTiOxNy膜を被着しないWSix膜のみの場合である。WSix
膜のみでは55％反射していたが、膜厚20nm〜30nmのTiOx
Ny膜の場合には20％まで反射率を低減することができ
た。またアライメント波長（633nm）では30〜40％の反
射率が得られ十分に位置合せが行える。
度ｘが10at％）膜を膜厚20nm,30nm,50nmをもってスパッ
タにより被着し、フォトレジスト膜（６）の露光波長43
6nmでの効果を評価した反射スペクトルを示す。曲線ａ
はTiOxNy膜を被着しないWSix膜のみの場合である。WSix
膜のみでは55％反射していたが、膜厚20nm〜30nmのTiOx
Ny膜の場合には20％まで反射率を低減することができ
た。またアライメント波長（633nm）では30〜40％の反
射率が得られ十分に位置合せが行える。
また反射防止膜であるTiOxNy膜（11）はその後の工程
で除去しなくてもデバイス特性上問題はなく、さらに耐
熱性を有するので高温プロセスにも耐えることができ
る。なお、TiOxNy膜（11）としては酸素濃度ｘが20at％
を超えると屈折率が小さくなって目的の反射条件が得に
くくなり、且TiOxNy膜の導電性が落ちる。
で除去しなくてもデバイス特性上問題はなく、さらに耐
熱性を有するので高温プロセスにも耐えることができ
る。なお、TiOxNy膜（11）としては酸素濃度ｘが20at％
を超えると屈折率が小さくなって目的の反射条件が得に
くくなり、且TiOxNy膜の導電性が落ちる。
TiOxNy膜（11）は反応性スパッタで形成できるので、
膜厚の均一性や制御性が、従来の有機膜の如きスピンコ
ーティングに比較してすぐれている。また、エッチング
工程では反応性イオンエッチングにより容易に除去する
ことが可能である。また、SiO2とTiOxNyのエッチングの
選択比を小さくしてエッチングも出来るので、ゲート配
線と上部配線をつなぐコンタクトホールのオーミックコ
ンタクト特性を悪化することもない、反射防止膜として
導電性を有するTiOxNy膜を用いるので、ゲート配線上に
TiOxNy膜が残っても、残らなくてもよく、従来の反射防
止膜のエッチング残りの問題はなくなる。
膜厚の均一性や制御性が、従来の有機膜の如きスピンコ
ーティングに比較してすぐれている。また、エッチング
工程では反応性イオンエッチングにより容易に除去する
ことが可能である。また、SiO2とTiOxNyのエッチングの
選択比を小さくしてエッチングも出来るので、ゲート配
線と上部配線をつなぐコンタクトホールのオーミックコ
ンタクト特性を悪化することもない、反射防止膜として
導電性を有するTiOxNy膜を用いるので、ゲート配線上に
TiOxNy膜が残っても、残らなくてもよく、従来の反射防
止膜のエッチング残りの問題はなくなる。
尚、第１図及び第２図ではゲート配線としてタングス
テンポリサイドを用いたが、その他の高融点金属シリサ
イド、或はW,Mo等の高融点金属，不純物ドープ多結晶シ
リコン等を用いる場合にも本法は適用できる。
テンポリサイドを用いたが、その他の高融点金属シリサ
イド、或はW,Mo等の高融点金属，不純物ドープ多結晶シ
リコン等を用いる場合にも本法は適用できる。
次に、本発明の他の例を示す。
この例は、配線パターンを形成する際のフォトリソグ
ラフィ工程での露光時に下地の配線材料層からの反射率
を下げるために、配線材料層上に反射防止膜としてのシ
リコン窒化（SixNy）膜を積層するものであり、このシ
リコン窒化膜は下地の反射防止条件に合った屈折率及び
膜厚に選定される。シリコン窒化膜の屈折率及び膜厚は
下地の配線材料及び露光波長によって夫々異なる。即ち
反射防止条件は次式で求まる。下地膜の屈折率を２＝
n2−jk2とし、その上の膜の屈折率をn1、膜厚をd1とす
ると、 表１には下地の配線材料として多結晶シリコン（Si），
高融点金属シリサイド例えばタングステンシリサイド
（WSix），高融点金属例えばタングステン（Ｗ）を夫々
用い、露光波長として436nm（ｇ線）,365nm（ｉ線）,24
9nm（エキシマレーザ）を用いた場合の、反射防止膜と
してのSiN膜の最適条件である屈折率n1,膜厚d1をまとめ
て示す。
ラフィ工程での露光時に下地の配線材料層からの反射率
を下げるために、配線材料層上に反射防止膜としてのシ
リコン窒化（SixNy）膜を積層するものであり、このシ
リコン窒化膜は下地の反射防止条件に合った屈折率及び
膜厚に選定される。シリコン窒化膜の屈折率及び膜厚は
下地の配線材料及び露光波長によって夫々異なる。即ち
反射防止条件は次式で求まる。下地膜の屈折率を２＝
n2−jk2とし、その上の膜の屈折率をn1、膜厚をd1とす
ると、 表１には下地の配線材料として多結晶シリコン（Si），
高融点金属シリサイド例えばタングステンシリサイド
（WSix），高融点金属例えばタングステン（Ｗ）を夫々
用い、露光波長として436nm（ｇ線）,365nm（ｉ線）,24
9nm（エキシマレーザ）を用いた場合の、反射防止膜と
してのSiN膜の最適条件である屈折率n1,膜厚d1をまとめ
て示す。
反射防止膜としてのSiN膜の最適条件は表１に示され
た通りであるが、SiN膜の屈折率n1の実用範囲としては
フォトレジスト膜の屈折率1.6より大で下地の配線材料
の屈折率２より小（1.6＜n1＜２）とすることがで
きる。
た通りであるが、SiN膜の屈折率n1の実用範囲としては
フォトレジスト膜の屈折率1.6より大で下地の配線材料
の屈折率２より小（1.6＜n1＜２）とすることがで
きる。
この関係からすれば、各例におけるSiN膜の屈折率n1
の実用範囲は表２に示す如くなる。
の実用範囲は表２に示す如くなる。
第４図はタングステンポリサイドのゲート配線の形成
に適用した場合一例である。即ち一主面にゲート絶縁膜
（３）及びLOCOS酸化膜（２）が形成されたシリコン基
体（１）上にゲート配線となるリンドープ多結晶シリコ
ン膜（４）及びWSix膜（５）を被着した後、反射防止膜
としてのSixNy膜（13）を反射防止条件に合うように形
成する。次にその上にフォトレジスト膜（６）を形成
し、波長633nmのアライメント光（９）より位置合せを
行った後、露光マスク（７）を介して波長436nm（ｇ
線）の光（８）で露光し、現像処理して残ったフォトレ
ジスト膜（６）をマスクにSixNy膜（13）,WSix膜（５）
及びリンドープ多結晶シリコン膜（４）を選択的にエッ
チング除去してタングステンポリサイドによるゲート配
線を形成する。
に適用した場合一例である。即ち一主面にゲート絶縁膜
（３）及びLOCOS酸化膜（２）が形成されたシリコン基
体（１）上にゲート配線となるリンドープ多結晶シリコ
ン膜（４）及びWSix膜（５）を被着した後、反射防止膜
としてのSixNy膜（13）を反射防止条件に合うように形
成する。次にその上にフォトレジスト膜（６）を形成
し、波長633nmのアライメント光（９）より位置合せを
行った後、露光マスク（７）を介して波長436nm（ｇ
線）の光（８）で露光し、現像処理して残ったフォトレ
ジスト膜（６）をマスクにSixNy膜（13）,WSix膜（５）
及びリンドープ多結晶シリコン膜（４）を選択的にエッ
チング除去してタングステンポリサイドによるゲート配
線を形成する。
SixNy膜（13）の形成法は、減圧CVD法，プラズマCVD
法,ECR−CVD法，スパッタリング法，光CVD法等のいずれ
で行ってもよい。
法,ECR−CVD法，スパッタリング法，光CVD法等のいずれ
で行ってもよい。
例えばプラズマCVD法の場合のSixNy膜の形成条件の例
を次に示す。
を次に示す。
形成温度 50℃〜300℃ 形成圧力 0.05〜1.0Torr 形成パワー 100〜900W 形成周波数 380kHz ガス系 SiH4/N2/NH3 （150/300/300SCCM） 減圧CVD法の場合のSixNy膜の形成条件の例を次に示
す。
す。
形成温度 700℃〜800℃ 形成圧力 0.05〜1.0Torr ガス系 SiH2Cl2/NH3/N2 （50/200/200SCCM） SixNyの屈折率はｘとｙの比を制御することにより得
られる。第６図はプラズマCVD法においてNH4の流量即ち
NH4/SiH4＋N2＋NH4の流量の比とSiNの屈折率（露光波長
436nmでの屈折率）の関係を示したグラフである。
られる。第６図はプラズマCVD法においてNH4の流量即ち
NH4/SiH4＋N2＋NH4の流量の比とSiNの屈折率（露光波長
436nmでの屈折率）の関係を示したグラフである。
これによればNH4の流量によってSiNの屈折率が制御で
きることが判る。
きることが判る。
かかる方法によれば、第４図に示すようにフォトレジ
スト膜（６）下にSiN膜（13）を形成することにより、
波長436nm（ｇ線）の光による露光工程において、下地
のSiN膜（13）及びWSix膜（５）からの反射率が下げら
れLOCOS酸化膜（２）による段差部からハレーション効
果がなくなる。従って、ゲート部のレジストパターンの
再現精度が高くなり、ゲート配線パターンの精度が向上
し、ゲート幅1.0μｍ以下の微細MOSトランジスタ特性の
バラツキが少なくなる。一方、波長633nmのアライメン
ト光（９）の反射率の低下はなく、十分に位置合せがで
きる。
スト膜（６）下にSiN膜（13）を形成することにより、
波長436nm（ｇ線）の光による露光工程において、下地
のSiN膜（13）及びWSix膜（５）からの反射率が下げら
れLOCOS酸化膜（２）による段差部からハレーション効
果がなくなる。従って、ゲート部のレジストパターンの
再現精度が高くなり、ゲート配線パターンの精度が向上
し、ゲート幅1.0μｍ以下の微細MOSトランジスタ特性の
バラツキが少なくなる。一方、波長633nmのアライメン
ト光（９）の反射率の低下はなく、十分に位置合せがで
きる。
第５図は厚さ100μｍのWSix膜表面に膜厚40nm,50nm,1
50nm,260nmの各SiN膜をプラズマCVD法にて形成し、フォ
トレジスト膜の露光波長436nmでの効果を評価した反射
スペクトルを示す。反射防止条件に合う膜厚に設定した
SiN膜の反射率はWSix膜のみ（曲線ａ）の反射率55％か
ら12％〜７％に低減できた。またアライメント波長（63
3nm）では十分な反射率が得られた。
50nm,260nmの各SiN膜をプラズマCVD法にて形成し、フォ
トレジスト膜の露光波長436nmでの効果を評価した反射
スペクトルを示す。反射防止条件に合う膜厚に設定した
SiN膜の反射率はWSix膜のみ（曲線ａ）の反射率55％か
ら12％〜７％に低減できた。またアライメント波長（63
3nm）では十分な反射率が得られた。
反射防止膜としてのSiN膜（13）はその後の工程で除
去しなくても、デバイス特性上問題なく、且つ耐熱性も
高いので高温プロセスにも耐えられる。またSiN膜は、
特に高温で形成しないかぎり、アモルファスであるの
で、次の工程でのイオン注入時のチャネリング防止効果
をもたせる。尚、下地のゲート配線材料として多結晶シ
リコン，タングステン等の高融点金属を用いた場合、又
露光波長が365nm,249nmとした場合も上記表１及び表２
で示す反射防止条件に合うSiN膜を用いることにより同
様の効果が得られる。
去しなくても、デバイス特性上問題なく、且つ耐熱性も
高いので高温プロセスにも耐えられる。またSiN膜は、
特に高温で形成しないかぎり、アモルファスであるの
で、次の工程でのイオン注入時のチャネリング防止効果
をもたせる。尚、下地のゲート配線材料として多結晶シ
リコン，タングステン等の高融点金属を用いた場合、又
露光波長が365nm,249nmとした場合も上記表１及び表２
で示す反射防止条件に合うSiN膜を用いることにより同
様の効果が得られる。
第７図は本発明のさらに他の例を示す。本例は反射防
止膜として極薄の多結晶シリコン膜を積層するものであ
り、前述と同様にタングステンポリサイドのゲート配線
の形成に適用した場合である。この例においては、一主
面にゲート絶縁膜（３）及びLOCOS酸化膜（２）が形成
されたシリコン基体（１）上にゲート配線となる例えば
リンドープ多結晶シリコン膜（４）及びWSix膜（５）を
被着した後、反射防止膜としての厚さ6.25nm〜15.2nmの
多結晶シリコン膜（15）を形成する。
止膜として極薄の多結晶シリコン膜を積層するものであ
り、前述と同様にタングステンポリサイドのゲート配線
の形成に適用した場合である。この例においては、一主
面にゲート絶縁膜（３）及びLOCOS酸化膜（２）が形成
されたシリコン基体（１）上にゲート配線となる例えば
リンドープ多結晶シリコン膜（４）及びWSix膜（５）を
被着した後、反射防止膜としての厚さ6.25nm〜15.2nmの
多結晶シリコン膜（15）を形成する。
このとき、多結晶シリコンは露光波長436nmで反射率
が０に近い屈折率になる様に多結晶シリコンの粒径をコ
ントロールし、膜厚を選択して形成する。
が０に近い屈折率になる様に多結晶シリコンの粒径をコ
ントロールし、膜厚を選択して形成する。
多結晶シリコン膜（15）の形成は、減圧CVD法，プラ
ズマCVD法,ECR−CVD法，スパッタリング法，光CVD法等
で行える。
ズマCVD法,ECR−CVD法，スパッタリング法，光CVD法等
で行える。
減圧CVD法の場合の多結晶シリコン膜の形成条件の例
を次に示す。
を次に示す。
形成温度 650〜580℃ 形成圧力 0.05〜50torr 形成ガス SiH4 パージガス He（N2,Ar,Kr等の不活性ガス） SiH4分圧 10〜500mTorr 次に、多結晶シリコン膜（15）上にフォトレジスト膜
（６）を形成し、波長633nmのアライメント光（９）に
より位置合せを行った後、露光マスク（７）を介して波
長436nm（ｇ線）の光（８）で露光し、現像処理して、
残ったフォトレジスト膜（６）をマスクに多結晶シリコ
ン膜（15）、WSix膜（５）及びリンドープ多結晶シリコ
ン膜（４）を選択的にエッチング除去して、タングステ
ンポリサイドのゲート配線を形成する。
（６）を形成し、波長633nmのアライメント光（９）に
より位置合せを行った後、露光マスク（７）を介して波
長436nm（ｇ線）の光（８）で露光し、現像処理して、
残ったフォトレジスト膜（６）をマスクに多結晶シリコ
ン膜（15）、WSix膜（５）及びリンドープ多結晶シリコ
ン膜（４）を選択的にエッチング除去して、タングステ
ンポリサイドのゲート配線を形成する。
この方法によれば、第７図に示すようにフォトレジス
ト膜（６）下に厚さ6.25〜15.2nmの多結晶シリコン膜
（15）を形成することにより、波長436nmの光（８）に
よる露光工程で下地の多結晶シリコン膜（15）及びWSix
膜（５）からの反射率が下げられ、LOCOS酸化膜（２）
による段差部からのハレーション効果が抑えられる。従
ってゲート部のレジストパターンの再現精度が高くな
り、ゲート配線パターンの精度が向上し、ゲート幅1.0
μｍ以下の微細MOSトランジスタ特性のバラツキが少な
くなる。また波長633nmのアライメント光（９）の反射
率の低下はなく、十分に位置合せができる。
ト膜（６）下に厚さ6.25〜15.2nmの多結晶シリコン膜
（15）を形成することにより、波長436nmの光（８）に
よる露光工程で下地の多結晶シリコン膜（15）及びWSix
膜（５）からの反射率が下げられ、LOCOS酸化膜（２）
による段差部からのハレーション効果が抑えられる。従
ってゲート部のレジストパターンの再現精度が高くな
り、ゲート配線パターンの精度が向上し、ゲート幅1.0
μｍ以下の微細MOSトランジスタ特性のバラツキが少な
くなる。また波長633nmのアライメント光（９）の反射
率の低下はなく、十分に位置合せができる。
Si系膜がアモルファスSiである場合、水素を含有して
いないと436nm（ｇ線）以下の短波長で完全に吸収膜と
なりその干渉効果が出にくく、反射率が下げられない。
多結晶シリコンにした場合、或は多結晶シリコン／アモ
ルファスシリコンの境界温度以上にすると、アモルファ
スシリコンよりも１〜２桁程度吸収係数が下がり、実効
的な屈折率も下がり反射防止条件（屈折率ｎ＝2.51）に
近づき、膜厚を6.23〜15.2nmに選択すると露光波長436n
m（ｇ線）で30％以下の反射率が得られる。
いないと436nm（ｇ線）以下の短波長で完全に吸収膜と
なりその干渉効果が出にくく、反射率が下げられない。
多結晶シリコンにした場合、或は多結晶シリコン／アモ
ルファスシリコンの境界温度以上にすると、アモルファ
スシリコンよりも１〜２桁程度吸収係数が下がり、実効
的な屈折率も下がり反射防止条件（屈折率ｎ＝2.51）に
近づき、膜厚を6.23〜15.2nmに選択すると露光波長436n
m（ｇ線）で30％以下の反射率が得られる。
第８図はWSix膜表面に膜厚4.7nm,6.25nm,15.2nm,27.6
nmの各多結晶シリコン膜を形成し、フォトレジスト膜の
露光波長436nmでの効果を評価した反射スペクトルを示
す。膜厚6.25nm〜15.2nmの多結晶シリコン膜ではWSix膜
のみ（曲線ａ）の反射率55％に比して30％以下に反射率
が低減している。
nmの各多結晶シリコン膜を形成し、フォトレジスト膜の
露光波長436nmでの効果を評価した反射スペクトルを示
す。膜厚6.25nm〜15.2nmの多結晶シリコン膜ではWSix膜
のみ（曲線ａ）の反射率55％に比して30％以下に反射率
が低減している。
反射防止膜としての多結晶シリコン膜はその後の工程
で除去しなくてもデバイス特性上全く問題なく、耐熱性
も高いので高温プロセスに耐えることができる。
で除去しなくてもデバイス特性上全く問題なく、耐熱性
も高いので高温プロセスに耐えることができる。
尚、第７図ではゲート配線としてタングステンポリサ
イドを用いたがその他の高融点金属シリサイド，高融点
金属，不純物ドープ多結晶シリコン等を用いる場合にも
本法は適用できる。
イドを用いたがその他の高融点金属シリサイド，高融点
金属，不純物ドープ多結晶シリコン等を用いる場合にも
本法は適用できる。
更に上述の各実施例ではゲート配線の形成に適用した
が、その他の配線の形成にも本発明方法は適用できるも
のである。
が、その他の配線の形成にも本発明方法は適用できるも
のである。
本発明によれば、半導体装置におけるゲート配線や他
の配線パターンの形成において、配線材料層上に酸素濃
度20at％（０を含まず）のチタン・オキシ・ナイトライ
ド膜、シリコン窒化膜を反射防止条件に合うように形成
することにより、フォトリソグラフィ工程の露光で、所
定の露光波長での下地膜からの反射率が低下し、ハレー
ション効果が抑制されて再現性よくレジストパターンが
得られ、その結果微小幅の配線パターンを高精度に形成
することができる。従って、素子特性のバラツキが少な
くなる。しかも、アライメント波長633nmでの反射率は
低下しないので、露光に際してのウエハの位置合せは十
分に行える。
の配線パターンの形成において、配線材料層上に酸素濃
度20at％（０を含まず）のチタン・オキシ・ナイトライ
ド膜、シリコン窒化膜を反射防止条件に合うように形成
することにより、フォトリソグラフィ工程の露光で、所
定の露光波長での下地膜からの反射率が低下し、ハレー
ション効果が抑制されて再現性よくレジストパターンが
得られ、その結果微小幅の配線パターンを高精度に形成
することができる。従って、素子特性のバラツキが少な
くなる。しかも、アライメント波長633nmでの反射率は
低下しないので、露光に際してのウエハの位置合せは十
分に行える。
また、反射防止膜としての上記チタン・オキシ・ナイ
トライド膜、シリコン窒化膜、多結晶シリコン膜はいず
れも、その後の工程で除去しなくても、デバイス特性上
全く問題がないものであり、しかも耐熱性も高いので、
高温プロセスに耐えられる。チタン・オキシ・ナイトラ
イド膜は酸素濃度が20at％を超えないので、屈折率が小
さくならず、目的の反射条件を得ることができ、且つチ
タン・オキシ・ナイトライド膜の導電性も落ちることが
なく、チタン・オキシ・ナイトライド膜を残すことがで
きる。
トライド膜、シリコン窒化膜、多結晶シリコン膜はいず
れも、その後の工程で除去しなくても、デバイス特性上
全く問題がないものであり、しかも耐熱性も高いので、
高温プロセスに耐えられる。チタン・オキシ・ナイトラ
イド膜は酸素濃度が20at％を超えないので、屈折率が小
さくならず、目的の反射条件を得ることができ、且つチ
タン・オキシ・ナイトライド膜の導電性も落ちることが
なく、チタン・オキシ・ナイトライド膜を残すことがで
きる。
従って、本発明は高密度のMOSトランジスタ集積回路
等の半導体集積回路における配線の形成に適用して好適
ならしめるものである。
等の半導体集積回路における配線の形成に適用して好適
ならしめるものである。
第１図Ａ〜Ｆは本発明のパターン形成方法の一例（TiOx
Ny膜使用）を示す工程図、第２図はその説明に供する断
面図、第３図は反射防止膜としてTiOxNy膜を用いた場合
の反射スペクトル図、第４図は本発明のパターン形成方
法の他の例（SixNy膜使用）を示す断面図、第５図は反
射防止膜としてのSixNy膜を用いた場合の反射スペクト
ル図、第６図はNH4の流量によるSixNy膜の屈折率変化を
示すグラフ、第７図は本発明のパターン形成方法のさら
に他の例（多結晶シリコン膜使用）を示す断面図、第８
図は反射防止膜としての多結晶シリコン膜を用いた場合
の反射スペクトル図、第９図は従来のパターン形成方法
の例を示す断面図である。 （１）は半導体基体、（２）はLOCOS酸化膜、（３）は
ゲート絶縁膜、（４）はリンドープ多結晶シリコン膜、
（５）はWSix膜、（６）はフォトレジスト膜、（８）は
露光の光、（９）はアライメント光、（11）はTiOxNy
膜、（13）はSiN膜、（15）は多結晶シリコン膜であ
る。
Ny膜使用）を示す工程図、第２図はその説明に供する断
面図、第３図は反射防止膜としてTiOxNy膜を用いた場合
の反射スペクトル図、第４図は本発明のパターン形成方
法の他の例（SixNy膜使用）を示す断面図、第５図は反
射防止膜としてのSixNy膜を用いた場合の反射スペクト
ル図、第６図はNH4の流量によるSixNy膜の屈折率変化を
示すグラフ、第７図は本発明のパターン形成方法のさら
に他の例（多結晶シリコン膜使用）を示す断面図、第８
図は反射防止膜としての多結晶シリコン膜を用いた場合
の反射スペクトル図、第９図は従来のパターン形成方法
の例を示す断面図である。 （１）は半導体基体、（２）はLOCOS酸化膜、（３）は
ゲート絶縁膜、（４）はリンドープ多結晶シリコン膜、
（５）はWSix膜、（６）はフォトレジスト膜、（８）は
露光の光、（９）はアライメント光、（11）はTiOxNy
膜、（13）はSiN膜、（15）は多結晶シリコン膜であ
る。
フロントページの続き (72)発明者 野口 隆 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 遠藤 志保子 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭62−46529（ＪＰ，Ａ) 特開 昭63−232432（ＪＰ，Ａ) 特開 昭63−316053（ＪＰ，Ａ) 特開 昭60−29748（ＪＰ，Ａ) 特開 昭64−46932（ＪＰ，Ａ) 特開 平２−144916（ＪＰ，Ａ) 特開 昭56−80133（ＪＰ，Ａ) 特開 昭63−292649（ＪＰ，Ａ) 特開 平２−244153（ＪＰ，Ａ) 米国特許4810619（ＵＳ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/027 H01L 21/768
Claims (11)
- 【請求項１】半導体基体上に設けられた高融点金属ポリ
サイド、高融点金属シリサイド、高融点金属又は多結晶
シリコンからなる配線材料層上に、酸素濃度が20at％以
下（０を含まず）のチタン・オキシ・ナイトライド膜を
20nm〜30nmの膜厚で形成する工程、 上記チタン・オキシ・ナイトライド膜上にフォトレジス
ト膜を塗布する工程、 波長633nmのアライメント光を照射し、上記配線材料層
からの反射光を検出して上記半導体基体の位置合わせを
行う工程、 露光し、現像して上記フォトレジスト膜をパターニング
する工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線材料層をエッチングする工程を有することを特
徴とするパターン形成方法。 - 【請求項２】半導体基体上に設けられた配線用多結晶シ
リコン層上に屈折率ｎが1.6＜ｎ＜5.00なるシリコン窒
化膜を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用多結
晶シリコン層からの反射光を検出して上記半導体基体の
位置合わせを行う工程、 波長436nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用多結晶シリコン層をエッチングする工程を有
することを特徴とするパターン形成方法。 - 【請求項３】半導体基体上に設けられた配線用多結晶シ
リコン層上に屈折率ｎが1.6＜ｎ＜5.71なるシリコン窒
化膜を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用多結
晶シリコン層からの反射光を検出して上記半導体基体の
位置合わせを行う工程、 波長365nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用多結晶シリコン層をエッチングする工程を有
することを特徴とするパターン形成方法。 - 【請求項４】半導体基体上に設けられた配線用多結晶シ
リコン層上に屈折率ｎが1.6＜ｎ＜7.04なるシリコン窒
化膜を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用多結
晶シリコン層からの反射光を検出して上記半導体基体の
位置合わせを行う工程、 波長249nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用多結晶シリコン層をエッチングする工程を有
することを特徴とするパターン形成方法。 - 【請求項５】半導体基体上に設けられた配線用高融点金
属シリサイド層上に屈折率ｎが1.6＜ｎ＜4.17なるシリ
コン窒化膜を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用高融
点金属シリサイド層からの反射光を検出して上記半導体
基体の位置合わせを行う工程、 波長436nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用高融点金属シリサイド層をエッチングする工
程を有することを特徴とするパターン形成方法。 - 【請求項６】半導体基体上に設けられた配線用高融点金
属シリサイド層上に屈折率ｎが1.6＜ｎ＜4.01なるシリ
コン窒化膜を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用高融
点金属シリサイド層からの反射光を検出して上記半導体
基体の位置合わせを行う工程、 波長365nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用高融点金属シリサイド層をエッチングする工
程を有することを特徴とするパターン形成方法。 - 【請求項７】半導体基体上に設けられた配線用高融点金
属シリサイド層上に屈折率ｎが1.6＜ｎ＜3.77なるシリ
コン窒化膜を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用高融
点金属シリサイド層からの反射光を検出して上記半導体
基体の位置合わせを行う工程、 波長249nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用高融点金属シリサイド層をエッチングする工
程を有することを特徴とするパターン形成方法。 - 【請求項８】半導体基体上に設けられた配線用高融点金
属層上に屈折率ｎが1.6＜ｎ＜4.04なるシリコン窒化膜
を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用高融
点金属層からの反射光を検出して上記半導体基体の位置
合わせを行う工程、 波長436nmの光を露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用高融点金属層をエッチングする工程を有する
ことを特徴とするパターン形成方法。 - 【請求項９】半導体基体上に設けられた配線用高融点金
属層上に屈折率ｎが1.6＜ｎ＜3.78なるシリコン窒化膜
を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用高融
点金属層からの反射光を検出して上記半導体基体の位置
合わせを行う工程、 波長365nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用高融点金属層をエッチングする工程を有する
ことを特徴とするパターン形成方法。 - 【請求項１０】半導体基体上に設けられた配線用高融点
金属層上に屈折率ｎが1.6＜ｎ＜3.28なるシリコン窒化
膜を形成する工程、 上記シリコン窒化膜上にフォトレジスト膜を塗布する工
程、 波長633nmのアライメント光を照射し、上記配線用高融
点金属層からの反射光を検出して上記半導体基体の位置
合わせを行う工程、 波長249nmの光で露光し、現像して上記フォトレジスト
膜をパターニングする工程、 上記パターニング後のフォトレジスト膜をマスクにして
上記配線用高融点金属層をエッチングする工程を有する
ことを特徴とするパターン形成方法。 - 【請求項１１】半導体基体上に設けられた配線材料層上
に、実効屈折率が低下する膜厚6.25nm〜15.2nmの多結晶
シリコン膜を形成する工程、 上記多結晶シリコン膜上のパターニングされたフォトレ
ジスト膜をマスクにして上記配線材料層をエッチングす
る工程を有することを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058259A JP2993003B2 (ja) | 1989-03-10 | 1989-03-10 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058259A JP2993003B2 (ja) | 1989-03-10 | 1989-03-10 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237108A JPH02237108A (ja) | 1990-09-19 |
| JP2993003B2 true JP2993003B2 (ja) | 1999-12-20 |
Family
ID=13079159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058259A Expired - Lifetime JP2993003B2 (ja) | 1989-03-10 | 1989-03-10 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993003B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4020595A1 (de) * | 1990-06-28 | 1992-01-09 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Elektrische lampe mit lichtreflektierender schicht |
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| JP2814951B2 (ja) * | 1995-05-31 | 1998-10-27 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-03-10 JP JP1058259A patent/JP2993003B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237108A (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7390738B2 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
| JP3320685B2 (ja) | 微細パターン形成方法 | |
| US5525542A (en) | Method for making a semiconductor device having anti-reflective coating | |
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| US6136679A (en) | Gate micro-patterning process | |
| US6624068B2 (en) | Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography | |
| JP3506240B2 (ja) | リソグラフィ構造 | |
| JP3321100B2 (ja) | 半導体デバイスにおける反射防止層の形成方法 | |
| JP2003282550A (ja) | 半導体素子の製造方法 | |
| US6037276A (en) | Method for improving patterning of a conductive layer in an integrated circuit | |
| US5719072A (en) | Method of manufacturing a semiconductor using multi-layer antireflective layer | |
| US8309457B2 (en) | Multilayer low reflectivity hard mask and process therefor | |
| JP2993003B2 (ja) | パターン形成方法 | |
| US7109101B1 (en) | Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same | |
| US20070119813A1 (en) | Gate patterning method for semiconductor processing | |
| KR20000006152A (ko) | 반도체장치의제조방법 | |
| JPH06132286A (ja) | 半導体装置及びその製造方法 | |
| JP3608978B2 (ja) | 半導体装置の製造方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| JP2000100699A (ja) | パターン形成方法 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| JP3223616B2 (ja) | オフセット酸化膜を備えた半導体装置及びオフセット酸化膜を備えた半導体装置の製造方法 | |
| JPH05114559A (ja) | 半導体装置の製造方法 | |
| JPH09258454A (ja) | レジストパターンの形成方法 | |
| JP3120408B2 (ja) | ＳｉＯＮ膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |