JPH0555130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555130A JPH0555130A JP3237110A JP23711091A JPH0555130A JP H0555130 A JPH0555130 A JP H0555130A JP 3237110 A JP3237110 A JP 3237110A JP 23711091 A JP23711091 A JP 23711091A JP H0555130 A JPH0555130 A JP H0555130A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- polycrystalline silicon
- resist
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコン膜あるいはタングステンシリ
サイド等のシリコンを含有する膜に対するパターニング
のための露光の際に光線が反射するのを少なくする。 【構成】 多結晶シリコン等からなる膜の表面に、窒化
膜例えばＳｉＮからなる反射防止膜を形成してレジスト
膜に対する露光をする。
サイド等のシリコンを含有する膜に対するパターニング
のための露光の際に光線が反射するのを少なくする。 【構成】 多結晶シリコン等からなる膜の表面に、窒化
膜例えばＳｉＮからなる反射防止膜を形成してレジスト
膜に対する露光をする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特にシリコン膜又はシリコンを含有した膜をパター
ニングするためのマスクとなるレジスト膜に対して露光
する半導体装置の製造方法に関する。
法、特にシリコン膜又はシリコンを含有した膜をパター
ニングするためのマスクとなるレジスト膜に対して露光
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＭＯＳ型半導体装置のゲート電極等は多
結晶シリコンあるいはポリサイドにより形成される場合
が多く、従って、ＭＯＳ型半導体装置の製造においてゲ
ート電極等形成のために多結晶シリコンあるいはシリサ
イド、例えばタングステンシリサイドＷＳｉをパターニ
ングすることは不可欠である。
結晶シリコンあるいはポリサイドにより形成される場合
が多く、従って、ＭＯＳ型半導体装置の製造においてゲ
ート電極等形成のために多結晶シリコンあるいはシリサ
イド、例えばタングステンシリサイドＷＳｉをパターニ
ングすることは不可欠である。
【０００３】そして、多結晶シリコンあるいはシリサイ
ド、例えばタングステンシリサイドＷＳｉのパターニン
グは勿論、多結晶シリコンあるいはシリサイド、例えば
タングステンシリサイドＷＳｉからなる膜を形成し、そ
の表面に例えばポジ型レジスト膜を塗布し、該レジスト
膜に対してマスクを介して露光光線を照射する露光処理
を施し、その後現像するという方法で行われる。
ド、例えばタングステンシリサイドＷＳｉのパターニン
グは勿論、多結晶シリコンあるいはシリサイド、例えば
タングステンシリサイドＷＳｉからなる膜を形成し、そ
の表面に例えばポジ型レジスト膜を塗布し、該レジスト
膜に対してマスクを介して露光光線を照射する露光処理
を施し、その後現像するという方法で行われる。
【０００４】
【発明が解決しようとする課題】ところで、露光の際に
露光光線がシリコン膜又はシリコンを含有した膜により
反射されてハレーションを起し、その結果マスクのパタ
ーン通りにレジスト膜が露光されず、延いては露光光線
を所望通りのパターンにパターニングできないという問
題があった。この点について図３（Ａ）、（Ｂ）に従っ
て詳しく説明すると次のとおりである。尚、図３（Ａ）
は平面図、図３（Ｂ）は図３（Ａ）のＢ−Ｂ線視断面図
である。図面において、１は表面に選択酸化膜２、ゲー
ト絶縁膜３が形成された半導体基板、４は選択酸化膜
２、ゲート絶縁膜３上に形成された多結晶シリコン膜、
５は該多結晶シリコン膜４上に塗布形成されたポジ型の
レジスト膜、５ａは該レジスト膜５の非感光部分、６は
露光用マスク、７は該マスク６の例えばクロム等からな
る遮光膜である。
露光光線がシリコン膜又はシリコンを含有した膜により
反射されてハレーションを起し、その結果マスクのパタ
ーン通りにレジスト膜が露光されず、延いては露光光線
を所望通りのパターンにパターニングできないという問
題があった。この点について図３（Ａ）、（Ｂ）に従っ
て詳しく説明すると次のとおりである。尚、図３（Ａ）
は平面図、図３（Ｂ）は図３（Ａ）のＢ−Ｂ線視断面図
である。図面において、１は表面に選択酸化膜２、ゲー
ト絶縁膜３が形成された半導体基板、４は選択酸化膜
２、ゲート絶縁膜３上に形成された多結晶シリコン膜、
５は該多結晶シリコン膜４上に塗布形成されたポジ型の
レジスト膜、５ａは該レジスト膜５の非感光部分、６は
露光用マスク、７は該マスク６の例えばクロム等からな
る遮光膜である。
【０００５】元来、レジスト膜５の遮光膜７と対応する
部分には露光光線が入射せず感光しない筈であるが、ゲ
ート電極となる部分の近傍に段差があり、しかも多結晶
シリコン膜４の表面で露光光線が反射するので、マスク
６の遮光膜７の外側を通った光の一部が多結晶シリコン
膜４の段差部で反射されてレジスト膜５の遮光膜７に対
応した部分にも入り込んでしまい、感光してはならない
部分が一部感光してしまう。その結果、非感光部分５ａ
の幅が均一にならなけらばならないのに部分的に狭くな
る現象が生じる。そして、ポジ型のレジスト膜５の非感
光部分６が現像によりほとんどそのまま多結晶シリコン
膜４に対するマスクとなるので、多結晶シリコン膜４に
対するパターニングにより生じたゲート電極も部分的に
幅が狭くなるという問題が生じる。ちなみに、多結晶シ
リコンの屈折率４０〜４．３、レジスト膜の屈折率１．
６７である。
部分には露光光線が入射せず感光しない筈であるが、ゲ
ート電極となる部分の近傍に段差があり、しかも多結晶
シリコン膜４の表面で露光光線が反射するので、マスク
６の遮光膜７の外側を通った光の一部が多結晶シリコン
膜４の段差部で反射されてレジスト膜５の遮光膜７に対
応した部分にも入り込んでしまい、感光してはならない
部分が一部感光してしまう。その結果、非感光部分５ａ
の幅が均一にならなけらばならないのに部分的に狭くな
る現象が生じる。そして、ポジ型のレジスト膜５の非感
光部分６が現像によりほとんどそのまま多結晶シリコン
膜４に対するマスクとなるので、多結晶シリコン膜４に
対するパターニングにより生じたゲート電極も部分的に
幅が狭くなるという問題が生じる。ちなみに、多結晶シ
リコンの屈折率４０〜４．３、レジスト膜の屈折率１．
６７である。
【０００６】かかる問題は素子の微細化に伴って寄生抵
抗の増大を招き高速化の妨げになるのみならず、断線の
生じる虞れももたらすので無視できない。これは多結晶
シリコン膜（あるいはタングステンシリサイドＷＳｉ）
の表面において露光光線が反射することに起因して生じ
る問題である。ところで、配線膜がアルミニウムからな
る場合には、そのアルミニウム膜の表面にアモルファス
シリコン膜を反射防止膜として形成したうえでレジスト
膜を塗布し露光することによりその問題を軽減すること
ができる。しかし、多結晶シリコン膜、タングステンシ
リサイドは、屈折率が４．０のアモルファスシリコンと
は屈折率が近いので、アモスファスシリコンを反射防止
膜として用いても反射を防止する機能をほとんど果し得
ない。そのため、多結晶シリコン膜、タングステンシリ
サイドのパターニングのための露光については従来反射
防止膜の形成は行われなかったのである。
抗の増大を招き高速化の妨げになるのみならず、断線の
生じる虞れももたらすので無視できない。これは多結晶
シリコン膜（あるいはタングステンシリサイドＷＳｉ）
の表面において露光光線が反射することに起因して生じ
る問題である。ところで、配線膜がアルミニウムからな
る場合には、そのアルミニウム膜の表面にアモルファス
シリコン膜を反射防止膜として形成したうえでレジスト
膜を塗布し露光することによりその問題を軽減すること
ができる。しかし、多結晶シリコン膜、タングステンシ
リサイドは、屈折率が４．０のアモルファスシリコンと
は屈折率が近いので、アモスファスシリコンを反射防止
膜として用いても反射を防止する機能をほとんど果し得
ない。そのため、多結晶シリコン膜、タングステンシリ
サイドのパターニングのための露光については従来反射
防止膜の形成は行われなかったのである。
【０００７】本発明はこのような問題点を解決すべく為
されたものであり、シリコン膜又はシリコンを含有した
膜のパターニングのためのレジスト膜に対する露光にお
いてシリコン膜又はシリコンを含有した膜での反射を少
なくすることを目的とする。
されたものであり、シリコン膜又はシリコンを含有した
膜のパターニングのためのレジスト膜に対する露光にお
いてシリコン膜又はシリコンを含有した膜での反射を少
なくすることを目的とする。
【０００８】
【課題を解決するための手段】本発明半導体装置の製造
方法は、シリコン膜又はシリコンを含有した膜上に反射
防止膜として窒化膜を形成してレジスト膜に対する露光
をすることを特徴とする。
方法は、シリコン膜又はシリコンを含有した膜上に反射
防止膜として窒化膜を形成してレジスト膜に対する露光
をすることを特徴とする。
【０００９】
【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図１（Ａ）乃至（Ｄ）は
本発明半導体装置の製造方法の一つの実施例を工程順に
示す断面図である。 （Ａ）半導体基板１の表面に選択酸化膜２及びゲート絶
縁膜３を形成した後、多結晶シリコン膜４を形成し、そ
して、該多結晶シリコン膜４上に反射防止膜として窒化
膜、例えばシリコンナイトライド（ＳｉＮ）膜（屈折率
約２．０）８を形成する。シリコンナイトライド膜８の
厚さは例えば５４０±５０オングストロームである。図
１（Ａ）はシリコンナイトライド膜８形成後の状態を示
す。
施例に従って詳細に説明する。図１（Ａ）乃至（Ｄ）は
本発明半導体装置の製造方法の一つの実施例を工程順に
示す断面図である。 （Ａ）半導体基板１の表面に選択酸化膜２及びゲート絶
縁膜３を形成した後、多結晶シリコン膜４を形成し、そ
して、該多結晶シリコン膜４上に反射防止膜として窒化
膜、例えばシリコンナイトライド（ＳｉＮ）膜（屈折率
約２．０）８を形成する。シリコンナイトライド膜８の
厚さは例えば５４０±５０オングストロームである。図
１（Ａ）はシリコンナイトライド膜８形成後の状態を示
す。
【００１０】（Ｂ）次に、ポジ型のレジスト膜５を多結
晶シリコン膜４上に塗布し、その後、図１（Ｂ）に示す
ように、マスク６越しに該レジスト膜５を露光する。す
ると、レジスト膜５のマスク６に形成された遮光膜７と
対応する部分が非感光部分となり、それ以外の部分が感
光する。
晶シリコン膜４上に塗布し、その後、図１（Ｂ）に示す
ように、マスク６越しに該レジスト膜５を露光する。す
ると、レジスト膜５のマスク６に形成された遮光膜７と
対応する部分が非感光部分となり、それ以外の部分が感
光する。
【００１１】（Ｃ）次に、レジスト膜５に対して現像処
理を施す。すると非感光部分５ａのみが残存し、次い
で、該非感光部分５ａをマスクとしてシリコンナイトラ
イドＳｉＮからなる反射防止膜８及び多結晶シリコン膜
４を順次エッチングする。尚、シリコンナイトライド膜
からなる反射防止膜８に対するエッチングは、例えばＣ
ＨＦ3 ＋ＣＦ4 系のガスを反応ガスとしたカソードカッ
プリングによるドライエッチングにより行う。また、多
結晶シリコン膜４のエッチングは、例えば、ＳＦ6 ＋Ｃ
2 Ｃｌ3 Ｆ3 系ガスを用いてのドライエッチングにより
行う。図１（Ｃ）は多結晶シリコン膜４のエッチング終
了直後の状態を示す。
理を施す。すると非感光部分５ａのみが残存し、次い
で、該非感光部分５ａをマスクとしてシリコンナイトラ
イドＳｉＮからなる反射防止膜８及び多結晶シリコン膜
４を順次エッチングする。尚、シリコンナイトライド膜
からなる反射防止膜８に対するエッチングは、例えばＣ
ＨＦ3 ＋ＣＦ4 系のガスを反応ガスとしたカソードカッ
プリングによるドライエッチングにより行う。また、多
結晶シリコン膜４のエッチングは、例えば、ＳＦ6 ＋Ｃ
2 Ｃｌ3 Ｆ3 系ガスを用いてのドライエッチングにより
行う。図１（Ｃ）は多結晶シリコン膜４のエッチング終
了直後の状態を示す。
【００１２】（Ｄ）その後、レジスト膜５ａを除去し、
更に反射防止膜８を熱リン酸を用いて除去する。図
（Ｄ）はレジスト膜５ａ除去後の状態を示す。尚、シリ
コンナイトライド膜からなる反射防止膜８を除去せず残
したままにして後の工程、即ち半導体基板上に層間絶縁
膜を形成する工程を行い、その後該層間絶縁膜に多結晶
シリコン膜４の電極を取り出すためのコンタクトホール
を形成するときに反射防止膜８のコンタクトホールの部
分を除去するようにしても良い。
更に反射防止膜８を熱リン酸を用いて除去する。図
（Ｄ）はレジスト膜５ａ除去後の状態を示す。尚、シリ
コンナイトライド膜からなる反射防止膜８を除去せず残
したままにして後の工程、即ち半導体基板上に層間絶縁
膜を形成する工程を行い、その後該層間絶縁膜に多結晶
シリコン膜４の電極を取り出すためのコンタクトホール
を形成するときに反射防止膜８のコンタクトホールの部
分を除去するようにしても良い。
【００１３】このような半導体装置の製造方法によれ
ば、屈折率が４．０から４．３の多結晶シリコン膜４上
に屈折率が２．０のシリコンナイトライド膜を反射防止
膜８として形成したうえでレジスト膜５を塗布形成し露
光するので、露光の際における多結晶シリコン膜４の表
面の反射率が少なくなり、レジスト膜５の非感光部分５
ａのパターンが露光光線の反射によってマスク６の遮光
膜７と異なるパターンになるという問題を軽減すること
が可能になる。
ば、屈折率が４．０から４．３の多結晶シリコン膜４上
に屈折率が２．０のシリコンナイトライド膜を反射防止
膜８として形成したうえでレジスト膜５を塗布形成し露
光するので、露光の際における多結晶シリコン膜４の表
面の反射率が少なくなり、レジスト膜５の非感光部分５
ａのパターンが露光光線の反射によってマスク６の遮光
膜７と異なるパターンになるという問題を軽減すること
が可能になる。
【００１４】図２は多結晶シリコン膜上にシリコンナイ
トライド膜からなる反射防止膜（厚さ５４５オングスト
ローム）を設けてレジスト膜に対する露光処理を行った
場合（実線で示す）と、反射防止膜を設けないで露光処
理を行った場合（破線で示す）のレジスト膜厚と多結晶
シリコン膜表面における露光光線の反射率の関係を示す
関係図であり、この図から明らかなように、シリコンナ
イトライドＳｉＮからなる反射防止膜を設けた方が設け
ない場合よりも反射率の最大値が小さい。具体的には反
射防止膜を設けない場合、反射率の最大値が２４．２％
になるのに対して反射防止膜を設けた場合、反射率の最
大値が１６．６％にしかならない。
トライド膜からなる反射防止膜（厚さ５４５オングスト
ローム）を設けてレジスト膜に対する露光処理を行った
場合（実線で示す）と、反射防止膜を設けないで露光処
理を行った場合（破線で示す）のレジスト膜厚と多結晶
シリコン膜表面における露光光線の反射率の関係を示す
関係図であり、この図から明らかなように、シリコンナ
イトライドＳｉＮからなる反射防止膜を設けた方が設け
ない場合よりも反射率の最大値が小さい。具体的には反
射防止膜を設けない場合、反射率の最大値が２４．２％
になるのに対して反射防止膜を設けた場合、反射率の最
大値が１６．６％にしかならない。
【００１５】尚、シリコンナイトライド膜の膜厚は５４
５（１＋２Ｎ）［但し、Ｎ＝０、１、２、３、…（整
数）］オングストロームなら露光光線であるｇ線（波長
４３６ｎｍ）に対する反射防止膜として機能する。そし
て、露光光線の波長λ、反射防止膜の屈折率をｎとすれ
ば、屈折率の膜厚ｔはｔ＝（λ／４ｎ）・（１＋２Ｎ）
となるように選べばよい。尚、上記実施例においてパタ
ーニングされる膜が多結晶シリコン膜であったが、類似
した屈折率を有する単結晶シリコンやタングステンシリ
サイドＷＳｉのパターニングのための露光をする場合に
も本発明を適用することができる。また、反射防止膜は
必ずしもシリコンナイトライド膜に限定されずそれ以外
の窒化膜を用いることも可能である。
５（１＋２Ｎ）［但し、Ｎ＝０、１、２、３、…（整
数）］オングストロームなら露光光線であるｇ線（波長
４３６ｎｍ）に対する反射防止膜として機能する。そし
て、露光光線の波長λ、反射防止膜の屈折率をｎとすれ
ば、屈折率の膜厚ｔはｔ＝（λ／４ｎ）・（１＋２Ｎ）
となるように選べばよい。尚、上記実施例においてパタ
ーニングされる膜が多結晶シリコン膜であったが、類似
した屈折率を有する単結晶シリコンやタングステンシリ
サイドＷＳｉのパターニングのための露光をする場合に
も本発明を適用することができる。また、反射防止膜は
必ずしもシリコンナイトライド膜に限定されずそれ以外
の窒化膜を用いることも可能である。
【００１６】
【発明の効果】本発明半導体装置の製造方法は、シリコ
ン膜又はシリコンを含有した膜の表面に窒化膜を形成
し、該窒化膜上にレジスト膜を塗布し、該レジスト膜に
対して露光することを特徴とするものである。従って、
本発明によればシリコン膜又はシリコンを含有した膜の
表面にこれと屈折率が大きく隔った窒化膜が形成されて
いるので、窒化膜を反射防止膜として機能させることが
できる。依って、露光の際の露光光線のシリコン膜又は
シリコンを含有した膜表面における反射率を低くするこ
とができる。
ン膜又はシリコンを含有した膜の表面に窒化膜を形成
し、該窒化膜上にレジスト膜を塗布し、該レジスト膜に
対して露光することを特徴とするものである。従って、
本発明によればシリコン膜又はシリコンを含有した膜の
表面にこれと屈折率が大きく隔った窒化膜が形成されて
いるので、窒化膜を反射防止膜として機能させることが
できる。依って、露光の際の露光光線のシリコン膜又は
シリコンを含有した膜表面における反射率を低くするこ
とができる。
【図１】（Ａ）乃至（Ｄ）は本発明半導体装置の製造方
法の一つの実施例を工程順に示す断面図である。
法の一つの実施例を工程順に示す断面図である。
【図２】多結晶シリコン膜上にレジスト膜を塗布した場
合のレジスト膜厚と多結晶シリコン膜表面における反射
率との関係を示す関係図で、実線はシリコンナイトライ
ドからなる反射防止膜を設けた場合を、破線は反射防止
膜を設けない場合を示す。
合のレジスト膜厚と多結晶シリコン膜表面における反射
率との関係を示す関係図で、実線はシリコンナイトライ
ドからなる反射防止膜を設けた場合を、破線は反射防止
膜を設けない場合を示す。
【図３】発明が解決しようとする問題点を説明するため
のもので、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線
視断面図である。
のもので、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線
視断面図である。
４ 多結晶シリコン膜 ５ レジスト膜 ８ シリコンナイトライド膜（反射防止膜）
Claims (1)
- 【請求項１】 シリコン膜又はシリコンを含有した膜の
表面に窒化膜を形成し、 上記窒化膜上にレジスト膜を塗布し、 上記レジスト膜に対して露光することを特徴とする半導
体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237110A JPH0555130A (ja) | 1991-08-25 | 1991-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237110A JPH0555130A (ja) | 1991-08-25 | 1991-08-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555130A true JPH0555130A (ja) | 1993-03-05 |
Family
ID=17010565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237110A Pending JPH0555130A (ja) | 1991-08-25 | 1991-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555130A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441914A (en) * | 1994-05-02 | 1995-08-15 | Motorola Inc. | Method of forming conductive interconnect structure |
| US5707883A (en) * | 1992-10-23 | 1998-01-13 | Yamaha Corporation | Method for manufacturing a semiconductor device using antireflection coating |
| US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| KR100225327B1 (ko) * | 1995-05-26 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 |
-
1991
- 1991-08-25 JP JP3237110A patent/JPH0555130A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5707883A (en) * | 1992-10-23 | 1998-01-13 | Yamaha Corporation | Method for manufacturing a semiconductor device using antireflection coating |
| US5998300A (en) * | 1992-10-23 | 1999-12-07 | Yamaha Corporation | Method of manufacturing a semiconductor device using antireflection coating |
| US5441914A (en) * | 1994-05-02 | 1995-08-15 | Motorola Inc. | Method of forming conductive interconnect structure |
| US5872385A (en) * | 1994-05-02 | 1999-02-16 | Motorola Inc. | Conductive interconnect structure and method of formation |
| KR100376628B1 (ko) * | 1994-05-02 | 2003-06-25 | 모토로라 인코포레이티드 | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 |
| US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| US6137175A (en) * | 1994-07-04 | 2000-10-24 | Yamaha Corporation | Semiconductor device with multi-layer wiring |
| US6187689B1 (en) | 1994-07-04 | 2001-02-13 | Yamaha Corporation | Manufacture of semiconductor device with fine patterns |
| KR100225327B1 (ko) * | 1995-05-26 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525542A (en) | Method for making a semiconductor device having anti-reflective coating | |
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| JP3410617B2 (ja) | 薄膜のパターニング方法 | |
| JP2000150644A (ja) | 半導体デバイスの製造方法 | |
| US5747388A (en) | Antireflection layer and process for lithographically structuring a layer | |
| US6057587A (en) | Semiconductor device with anti-reflective structure | |
| JP2003282550A (ja) | 半導体素子の製造方法 | |
| JP3284687B2 (ja) | 配線パターンの製造方法 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| US5595938A (en) | Method of manufacturing semiconductor device | |
| KR19980015458A (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| US5869365A (en) | Method of forming T electrode in field effect transistor | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08254714A (ja) | 反射型液晶表示装置の製造方法 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| KR100342874B1 (ko) | 이종 감광막을 이용한 콘택 형성방법 | |
| US5897376A (en) | Method of manufacturing a semiconductor device having a reflection reducing film | |
| JP3104441B2 (ja) | 半導体装置とその製法 | |
| KR100265822B1 (ko) | 포토레지스트 패턴 형성방법 | |
| JP3048919B2 (ja) | 配線パターンの形成方 | |
| KR20030049563A (ko) | 비아홀 형성방법 |