JP2000150644A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2000150644A
JP2000150644A JP10318556A JP31855698A JP2000150644A JP 2000150644 A JP2000150644 A JP 2000150644A JP 10318556 A JP10318556 A JP 10318556A JP 31855698 A JP31855698 A JP 31855698A JP 2000150644 A JP2000150644 A JP 2000150644A
Authority
JP
Japan
Prior art keywords
film
forming
silicon nitride
manufacturing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10318556A
Other languages
English (en)
Inventor
Akihiko Harada
昭彦 原田
Takayuki Saito
隆幸 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10318556A priority Critical patent/JP2000150644A/ja
Priority to US09/300,848 priority patent/US6251774B1/en
Publication of JP2000150644A publication Critical patent/JP2000150644A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は下層配線層の上部にデュアルダマシ
ン構造の配線要素を備える半導体デバイスの製造方法に
関し、下層配線層の損傷を防止することを目的とする。 【解決手段】 下層配線層３０の上に、第１シリコン窒
化膜３２、第１シリコン酸化膜３４、第２シリコン窒化
膜３６および第２シリコン酸化膜３８を順次形成する
（ステップ１〜５）。下層配線層３０の上部に、第２シ
リコン酸化膜３８、および、第２シリコン窒化膜３６を
貫通するビアホール４６を形成する（ステップ６〜
８）。ビアホール４６の内部に、その内壁を覆うように
フォトレジスト４８を埋め込む（ステップ９〜１２）。
フォトレジスト４８による保護膜を形成した後に、第２
シリコン酸化膜３８および第２シリコン窒化膜３６の所
定部位を除去して配線溝５６を形成する（ステップ１
３，１４）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造方法に係り、特に、下層配線層の上部にデュアルダ
マシン構造の配線要素を備える半導体デバイスの製造方
法に関する。
【０００２】
【従来の技術】半導体デバイスの配線材料としては、銅
などの比抵抗の小さな材質が用いられることがある。半
導体デバイスにおいて、銅を用いた多層配線には、一般
にデュアルダマシン構造、すなわち、層間絶縁膜にビア
ホールと配線溝とを形成した後に、それらに金属を埋め
込んで配線を形成する構造が用いられる。
【０００３】図１３（Ａ）〜図１３（Ｃ）は、デュアル
ダマシン構造の配線を有する従来の半導体デバイスの製
造方法を説明するための図を示す。従来の製造方法にお
いて、下層配線１０は、シリコン基板上の所定部位に溝
エッチングストッパ膜および第０絶縁膜を形成した後、
写真製版およびエッチングにより、例えば銅により形成
される。下層配線層１０の上部には、第１シリコン窒化
膜(Si3N4）１２、第１シリコン酸化膜１４、第２シリコ
ン窒化膜(Si3N4）１６、第２シリコン酸化膜１８が順次
形成される。更に、第２シリコン酸化膜１８の上部に、
ビアホール１９に対応する部位に開口部を有する第１フ
ォトレジスト２０が形成される。
【０００４】次に、第１フォトレジスト２０をマスクと
して、ビアホール１９を開口するための異方性ドライエ
ッチングが行われる。上記のエッチングは、ビアホール
１９の内部に第１シリコン窒化膜１２が露出するまで行
われる（図１３（Ａ））。エッチングの過程において、
第１シリコン窒化膜１２は、エッチングの進行を止める
ストッパ膜として機能する。
【０００５】ビアホール１９を開口するためのエッチン
グが終了すると、第２シリコン酸化膜１８の上部から第
１フォトレジスト２０が除去され、代わりに、配線溝に
対応する部位に開口部を有する第２フォトレジスト２２
が形成される（図１３（Ｂ））。
【０００６】次に、第２フォトレジスト２２をマスクと
して、配線溝２４を開口するための異方性ドライエッチ
ングが行われる（図１３（Ｃ））。上記のエッチング
は、先ず、シリコン酸化膜を、シリコン窒化膜に対して
大きな選択比で除去し得る条件で行われる。この際、第
１および第２シリコン窒化膜１２，１６は、共にエッチ
ングの進行を止めるためのストッパ膜として用いられ
る。次に、配線溝２４の内部に露出した第２シリコン窒
化膜１６、および、ビアホール１９の内部に露出してい
る第１シリコン窒化膜１２を除去するためのエッチング
が行われる。これらの処理が適正に行われると、下層配
線層１０の表面を露出させるビアホール１９と、ビアホ
ール１９と通じる配線溝２４とが形成される。
【０００７】
【発明が解決しようとする課題】しかし、第１シリコン
窒化膜１２は、配線溝２４を形成するためのエッチング
の実行中、ビアホール１９の底部において常にエッチャ
ントにさらされる（以下、その部位を「露出部」と称
す）。また、その露出部は、製造条件のバラツキ等に起
因して、ビアホール１９を開口するためのエッチングの
過程で多量にエッチングされることがある。このような
状況下では、配線溝２４を開口するためのエッチングの
過程で、ビアホール１９が第１シリコン窒化膜１２を突
き抜けて、下層配線層１０の表面が露出することがあ
る。この場合、以後エッチングが継続されることによ
り、図１３（Ｃ）に示す如く、下層配線層１０に損傷が
生ずる。
【０００８】また、従来の製造方法において、配線溝２
４を開口するためのエッチングは、上記の如くビアホー
ル１９の開口後に行われる。この場合、第２シリコン酸
化膜１４や第２シリコン窒化膜１６は、ビアホール１９
の開口部付近において、他の部位に比して大きくエッチ
ングの効果を受けやすい。このため、従来の製造方法に
よれば、配線溝２４を開口するためのエッチングの過程
で、第２シリコン窒化膜１６に設けられた貫通孔（ビア
ホール１９による孔）の径は拡大されやすい。
【０００９】図１４は、第２シリコン窒化膜１６の貫通
孔の径がエッチングの過程で拡大された場合に生ずる状
態を示す。図１４において、破線で示す形状は、第１お
よび第２シリコン窒化膜１２，１６がストッパ膜として
適正に機能した場合に得られる理想の状態を示す。図１
４において、下層配線層１０は、理想状態のビアホール
１９の径とほぼ等しい幅を有している。また、下層配線
層１０は、その周囲にバリアメタル２６の層を備えてい
る。
【００１０】配線溝２４の形成過程で第２シリコン窒化
膜１６の貫通孔の径が拡大されると、ビアホール１９の
形状は、図１４に示す如く、上端部の径が下端部の径に
比して大きなテーパ形状となる。ビアホール１９がテー
パ状に形成されると、下層配線層１４の側面がエッチャ
ントにさらされ易くなる。この場合、エッチングの影響
でバリアメタル２６が損傷を受け、配線層の主金属とバ
リアメタル２６とに膜剥がれが生じ易くなる。このよう
に、従来の半導体デバイスの製造方法は、下層配線層１
０の上部にデュアルダマシン構造の配線要素を形成する
際に、下層配線層１０に種々の損傷を生じさせ易いとい
う問題を有するものであった。
【００１１】ところで、従来の半導体装置において配線
層の主金属として用いられる銅は、アルミに比べて高い
反射率を有している。従来の製造方法においては、ビア
ホール１９を開口するための第１フォトレジスト２０を
パターニングする際（図１３（Ａ）参照）、および、配
線溝２４を形成するための第２フォトレジスト２２をパ
ターニングする際（図１３（Ｂ）参照）に、それらの上
方から光（例えばｉ線）を照射してフォトレジストを感
光させる処理が行われる。フォトレジストは、その上部
から照射された直接光と、フォトレジストを通過した
後、基板側で反射して戻ってくる反射光とを受けて感光
する。このため、フォトレジストの感光状態は、反射光
の強度や、直接光と反射光との干渉状態等に大きな影響
を受ける。
【００１２】従来の半導体デバイスが用いるシリコン酸
化膜やシリコン窒化膜は、一般に光を透過させる。この
ため、フォトレジストを通過した光の一部は、シリコン
酸化膜やシリコン窒化膜を透過して、下層配線層１０や
シリコン基板の表面まで到達する。このため、下層配線
層１０の上部に塗布されたフォトレジストは、下層配線
層１０で生成された反射光を受光する。また、下層配線
層１０の形成されていない領域の上部に塗布されたフォ
トレジストは、下層配線層１０の更に下層に位置するシ
リコン基板の表面で反射された反射光を受光する。
【００１３】下層配線層１０で反射された反射光がフォ
トレジストに到達するまでに通過する光路の長さ、およ
び、シリコン基板の表面で反射された反射光がフォトレ
ジストに到達するまでに通過する光路の長さは、光の反
射面とフォトレジストとの間に介在する層間絶縁膜の膜
厚のバラツキに応じて変動する。また、それらの光路差
が変動すると、フォトレジストが受光する直接光と反射
光の干渉状態が変化して、フォトレジストの感光状態に
バラツキが生ずる。この点、従来の製造方法は、層間絶
縁膜の膜厚のバラツキに起因して、第１および第２フォ
トレジスト２０，２２の寸法精度を悪化させ易いもので
あった。
【００１４】更に、下層配線層１０の主金属に反射率の
高い銅等の金属が用いられる場合は、マスクを通過した
光が下層配線層１０によって強く反射されることによ
り、反射光に起因するハレーションが生ずることがあ
る。従来の製造方法においては、第１フォトレジスト２
０のパターニング処理の際、および、第２フォトレジス
ト２２のパターニングの際に、そのハレーションの影響
でフォトレジストのパターン異常が生ずることがある。
このように、従来の製造方法は、写真製版によりフォト
レジストをパターニングする際に、反射光の影響でパタ
ーン精度を悪化させやすいという問題を有していた。
【００１５】本発明は、上記のような課題を解決するた
めになされたもので、下層配線層を損傷させることな
く、その上部にデュアルダマシン構造の配線要素を形成
することのできる半導体デバイスの製造方法を提供する
ことを第１の目的とする。また、本発明は、第１の目的
を達成すると共に、反射光の影響を受けることなく精度
良くフォトレジストをパターニングすることのできる半
導体デバイスの製造方法を提供することを第２の目的と
する。
【００１６】
【課題を解決するための手段】請求項１記載の発明は、
デュアルダマシン構造の配線要素を備える半導体デバイ
スの製造方法であって、下層配線上にメタルの拡散防止
膜を形成するステップと、前記核酸防止膜の上部に第１
絶縁膜を形成するステップと、前記第１絶縁膜の上部に
エッチングストッパ膜を形成するステップと、前記エッ
チングストッパ膜の上部に第２絶縁膜を形成するステッ
プと、前記下層配線の上部に、前記第２絶縁膜、前記エ
ッチングストッパ膜、および、第１絶縁膜を貫通するビ
アホールを形成するステップと、前記ビアホールの内部
に、そのビアホールの内壁を覆う有機層を形成するステ
ップと、前記有機層の形成後に、前記第２絶縁膜の所定
部位をエッチングにより除去して配線溝を形成するステ
ップと、を備えることを特徴とするものである。
【００１７】請求項２記載の発明は、請求項１記載の半
導体デバイスの製造方法であって、前記有機層は、前記
ビアホールが、少なくともその底面から前記第２絶縁膜
の内面に至る領域において覆われるように形成されるこ
とを特徴とするものである。
【００１８】請求項３記載の発明は、請求項１または２
記載の半導体デバイスの製造方法であって、前記有機層
を形成するステップは、前記ビアホールの内部にフォト
レジストを埋め込むステップと、前記フォトレジストを
硬化させるステップとを備えることを特徴とするもので
ある。
【００１９】請求項４記載の発明は、請求項１または２
記載の半導体デバイスの製造方法であって、前記有機層
を形成するステップは、前記ビアホールの内部に、前記
有機層として有機反射防止剤の層を形成するステップを
備えることを特徴とするものである。
【００２０】請求項５記載の発明は、請求項１乃至４の
何れか１項記載の半導体デバイスの製造方法であって、
シリコン基板上にエッチングストッパ膜を形成するステ
ップと、前記エッチングストッパ膜上に第０絶縁膜を形
成するステップと、写真製版および異方性エッチングに
より下層配線用溝を形成するステップと、前記下層配線
用溝の中に高融点金属膜を形成した後に主金属材を埋め
込むステップと、下層配線用溝の外部にある余分な主金
属剤を除去するステップと、前記主金属材の上部に、高
融点金属膜を形成するステップと、を備えることを特徴
とするものである。
【００２１】請求項６記載の発明は、請求項５記載の半
導体装置の製造方法であって、前記下層配線用溝の中に
主金属材を埋め込んだ後に、前記第０絶縁膜の表面が露
出し、前記下層配線用溝の外部に主金属材が無くなるま
で平坦化するステップを備えると共に、前記高融点金属
膜を形成するステップは、前記シリコン基板および前記
主金属材の上部に高融点金属の層を形成するステップ
と、前記高融点金属の層が前記主金属膜を覆う所定の領
域のみに残存するようにエッチングを行うステップと、
を備えることを特徴とするものである。
【００２２】請求項７記載の発明は、請求項５記載の半
導体装置の製造方法であって、前記下層配線用溝の中に
主金属材を埋め込んだ後に、前記主金属材の表面を、前
記第０絶縁膜の表面に比して所定長だけ窪ませるステッ
プを備えると共に、前記高融点金属膜を形成するステッ
プは、前記主金属材の表面を窪ませた後に、前記第０絶
縁膜および前記主金属材の上部に高融点金属の層を形成
するステップと、前記高融点金属の層が前記主金属膜を
覆う所定の領域のみに残存するように、前記第０絶縁膜
の表面が露出するまで前記高融点金属の膜を除去するス
テップと、を備えることを特徴とするものである。
【００２３】請求項８記載の発明は、請求項１乃至４の
何れか１項記載の半導体デバイスの製造方法であって、
前記下層配線層を形成するステップは、第０絶縁膜に下
層配線用溝を形成するステップと、前記下層配線用溝の
中に高融点金属を形成した後に主金属材を埋め込むステ
ップと、前記主金属材の上部に、０．５〜１．０の吸収
係数を有するシリコン窒化膜を形成するステップと、を
備えることを特徴とするものである。
【００２４】請求項９記載の発明は、請求項８記載の半
導体装置の製造方法であって、前記下層配線用溝の中に
主金属材を埋め込んだ後に、前記第０絶縁膜の表面と前
記主金属材の表面とを平坦化するステップを備えると共
に、前記シリコン窒化膜を形成するステップは、前記シ
リコン基板および前記主金属材の上部に０．５〜１．０
の吸収係数を有するシリコン窒化物の層を形成するステ
ップと、前記シリコン窒化物の層が前記主金属膜を覆う
所定の領域のみに残存するようにエッチングを行うステ
ップと、を備えることを特徴とするものである。
【００２５】請求項１０記載の発明は、請求項８記載の
半導体装置の製造方法であって、前記下層配線用溝の中
に主金属材を埋め込んだ後に、前記主金属材の表面を、
前記第０絶縁膜の表面に比して所定長だけ窪ませるステ
ップを備えると共に、前記シリコン窒化膜を形成するス
テップは、前記主金属材の表面を窪ませた後に、前記シ
リコン基板および前記主金属材の上部にシリコン窒化物
の層を形成するステップと、前記シリコン窒化物の層が
前記主金属膜を覆う所定の領域のみに残存するように、
前記第０絶縁膜の表面が露出するまで前記シリコン窒化
物の層を除去するステップと、を備えることを特徴とす
るものである。
【００２６】請求項１１記載の発明は、請求項１乃至１
０の何れか１項記載の半導体デバイスの製造方法であっ
て、前記エッチングストッパ膜は、０．５〜１．０の吸
収係数を有するシリコン窒化膜を含むことを特徴とする
ものである。
【００２７】請求項１２記載の発明は、請求項１乃至１
１の何れか１項記載の半導体デバイスの製造方法であっ
て、前記ビアホールを開口する前に、前記第２絶縁膜の
上部に反射防止用高融点金属膜を形成するステップと、
前記配線溝が形成された後に、前記第２絶縁膜の上部に
残存する前記反射防止用高融点金属膜を除去するステッ
プとを備え、前記ビアホールを開口するステップは、前
記反射防止用高融点金属膜の、前記ビアホールに対応す
る部位を除去するステップを含み、前記配線溝を形成す
るステップは、前記反射防止用高融点金属膜の、前記配
線溝に対応する部位を除去するステップを含むことを特
徴とするものである。
【００２８】請求項１３記載の発明は、請求項１乃至１
１の何れか１項記載の半導体デバイスの製造方法であっ
て、前記ビアホールを開口する前に、前記第２絶縁膜の
上部に０．５〜１．０の吸収係数を有する反射防止用シ
リコン窒化膜を形成するステップと、前記配線溝が形成
された後に、前記第２絶縁膜の上部に残存する前記反射
防止用シリコン窒化膜を除去するステップとを備え、前
記ビアホールを開口するステップは、前記反射防止用シ
リコン窒化膜の、前記ビアホールに対応する部位を除去
するステップを含み、前記配線溝を形成するステップ
は、前記反射防止用シリコン窒化膜の、前記配線溝に対
応する部位を除去するステップを含むことを特徴とする
ものである。
【００２９】請求項１４記載の発明は、請求項１乃至１
１の何れか１項記載の半導体デバイスの製造方法であっ
て、前記ビアホールを開口するステップは、前記第２絶
縁膜の上部に第１有機反射防止膜を成膜するステップ
と、前記第１有機反射防止膜の上部に、前記ビアホール
に対応する部位に開口部を有する第１フォトレジスト膜
を形成するステップとを含み、前記配線溝を形成するス
テップは、前記第２絶縁膜の上部に第２有機反射防止膜
を成膜するステップと、前記第２有機反射防止膜の上部
に、前記配線溝に対応する部位に開口部を有する第２フ
ォトレジスト膜を形成するステップとを含むことを特徴
とするものである。
【００３０】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００３１】実施の形態１．図１（Ａ）〜図１（Ｆ）
は、本発明の実施の形態１の半導体デバイスの製造方法
を説明するための図を示す。図１（Ａ）に示す如く、本
実施形態の製造方法においては、先ず、シリコン基板に
設けられた下層配線溝（図示せず）の中に下層配線層３
０が形成される（ステップ１）。下層配線層３０は、１
３０００オングストロームの膜厚を有しており、銅を主
金属材として形成されている。
【００３２】次に、下層配線層３０の上に、６００オン
グストロームの膜厚を有する第１シリコン窒化膜３２
（ステップ２）、１２０００オングストロームの膜厚を
有する第１シリコン酸化膜３４（ステップ３）、３６０
０オングストロームの膜厚を有する第２シリコン窒化膜
３６（ステップ４）、および、１３０００オングストロ
ームを有する第２シリコン酸化膜３８（ステップ５）が
順次形成される。
【００３３】図１（Ｂ）に示す如く、第２シリコン酸化
膜３８の上部には、公知の有機反射防止材で構成される
第１有機反射防止膜４０（以下、「第１ＢＡＲＣ４
０」：Bottom Anti-Reflective Coatingと称す）が塗布
される（ステップ６）。第１ＢＡＲＣ４０の上には、写
真製版により、第１フォトレジスト４２が形成される
（ステップ７）。第１フォトレジスト４２は、ビアホー
ルを形成すべき位置に開口部４４を備えている。
【００３４】第１フォトレジスト４２のパターニングの
際には、第１フォトレジスト４２の上にマスクを重ねた
状態で、第１フォトレジスト４２に向けて光が照射され
る。第１フォトレジスト４２を通過した光の大部分は、
第１ＢＡＲＣ４０によって反射光とされる。この場合、
層間絶縁膜の膜厚のバラツキに関わらず反射光の光路長
が一定となり、第１フォトレジスト４２が受ける直接光
と反射光との干渉状態は、常にほぼ一定となる。また、
上記の状況下では、下層配線層３０によって強い反射光
が生成されることがないため、写真製版時のハレーショ
ンが有効に防止できる。このため、ステップ７の処理に
よれば、第１フォトレジスト４２を高い寸法精度でパタ
ーニングすることができる。
【００３５】次に、図１（Ｃ）に示す如く、ビアホール
４６を開口するための異方性ドライエッチングが行われ
る（ステップ８）。ステップ８のエッチングは、先ず、
シリコン酸化物の除去に適した条件で行われる。その結
果、ビアホール４６の底部に第２シリコン窒化膜３６が
露出する。次に、シリコン窒化物の除去に適した条件で
エッチングが行われる。その結果、ビアホール４６の底
部に第１シリコン酸化膜３４が露出する。次いで、再
び、シリコン酸化物の除去に適した条件でエッチングが
行われる。その結果、ビアホール４６の底部に第１シリ
コン窒化膜３２が露出する。
【００３６】上記ステップ８のエッチングの条件は、半
導体ウェハ上の全ての部位においてビアホール４６が適
当に開口されるように、すなわち、全てのビアホール４
６の底部に第１シリコン窒化膜３２が露出するように設
定されている。より具体的には、全てのビアホール４６
の底部に第１シリコン窒化膜３２が露出するようにオー
バーエッチング量が定められている。第１シリコン窒化
膜３２のうち、比較的早期にビアホール４６の内部に露
出した部分は、上記のオーバーエッチングの過程におい
て、長期にわたってエッチングストッパ膜として機能す
る。この場合、ビアホール４６を開口するためのエッチ
ングが終了した時点で、それらの部分が他の部位に比し
て明らかに薄くなることがある。
【００３７】図１（Ｄ）に示す如く、ビアホール４６を
開口するためのエッチングが終了すると、第１フォトレ
ジスト４２が除去される（ステップ９）。次いで、ビア
ホール４６の内部にフォトレジスト４８が埋め込まれる
（ステップ１０）。フォトレジスト４８は、少なくとも
ビアホール４６の内壁が、その底面から第２シリコン窒
化膜３６を越える領域まで覆われるように埋め込まれ
る。フォトレジスト４８は、１５０℃のホットプレート
の上で、６００mW/cm2の照度で、１２０秒間DeepUV光が
照射されることにより硬化される（ステップ１１）。第
２シリコン酸化膜３８の上部、および、硬化後のフォト
レジスト４８の上部には、第２ＢＡＲＣ５０が塗布され
る（ステップ１２）。
【００３８】図１（Ｅ）に示す如く、第２ＢＡＲＣ５０
の上には、写真製版により、第２フォトレジスト５２が
形成される（ステップ１３）。第２フォトレジスト５２
は、配線溝を形成すべき位置に開口部５４を備えてい
る。第２フォトレジスト５２のパターニングの際には、
第２フォトレジスト５２の上にマスクを重ねた状態で、
第２フォトレジスト５２に向けて光が照射される。第２
フォトレジスト５２を通過した光の大部分は、第２ＢＡ
ＲＣ５０によって反射光とされる。このため、ステップ
１３の処理によれば、反射光の光路差やハレーションの
問題を回避して、第２フォトレジスト５２を高い寸法精
度でパターニングすることができる。
【００３９】次に、図１（Ｆ）に示す如く、配線溝５６
を開口するための異方性ドライエッチングが行われる
（ステップ１４）。ステップ１４のエッチングは、先
ず、シリコン酸化物の除去に適した条件で行われる。そ
の結果、第２シリコン窒化膜３６が露出するまで配線溝
５６が形成される。次に、シリコン窒化物の除去に適し
た条件でエッチングが行われる。その結果、第１シリコ
ン窒化膜の露出部が除去されて、下層配線層３０の表面
がビアホール４６の内部に露出すると共に、配線溝５６
の底部に残存していた第２シリコン窒化膜３６が除去さ
れる。ステップ１４の処理が終了すると、ビアホール４
６の内部に残存するフォトレジスト４８と、第２シリコ
ン酸化膜３８の上部に残存する第２フォトレジスト５２
が、アッシングによって同時に除去される。
【００４０】上記のエッチングは、ビアホール４６の内
部、すなわち、第１シリコン窒化膜３２の露出部、およ
び、第２シリコン窒化膜３６の貫通孔（ビアホール４６
による孔）の側面が、フォトレジスト４８により保護さ
れた状態で行われる。このため、ビアホール４６の開口
が終了した時点で第１シリコン窒化膜３２の露出部が他
の部位に比して明らかに薄い場合でも、配線溝を形成す
るためのエッチングの過程で、ビアホール４６が不当に
早期に第１シリコン窒化膜３２を突き抜けることがない
と共に、第２シリコン窒化膜３２の貫通孔の径、すなわ
ち、ビアホール４６の上端部の径が不当に拡大されるこ
とはない。従って、本実施形態の製造方法によれば、下
層配線層３０の上部に、下層配線層３０に損傷を与える
ことなく、デュアルダマシン構造の配線要素を形成する
ことができる。
【００４１】ところで、上記の実施形態においては、ビ
アホール４６の内部に埋め込んだフォトレジスト４８を
硬化させるために、フォトレジスト４８にDeep UVを照
射することとしているが、フォトレジスト４８を硬化さ
せる手法はこれに限定されるものではない。例えば、ハ
ードベイク（加熱）によって、或いは、それらの組合せ
によってフォトレジスト４８を硬化させることとしても
良い。
【００４２】尚、上記の実施形態においては、第１シリ
コン酸化膜３４が前記請求項１記載の「第１絶縁膜」
に、第２シリコン窒化膜３６が前記請求項１記載の「エ
ッチングストッパ膜」に、第２シリコン酸化膜３８が前
記請求項１記載の「第２絶縁膜」に、フォトレジスト４
８が前記請求項１記載の「有機層」に、それぞれ相当し
ている。
【００４３】実施の形態２．次に図２を参照して、本発
明の実施の形態２について説明する。図２（Ａ）〜図２
（Ｆ）は、本発明の実施の形態２の半導体デバイスの製
造方法を説明するための図を示す。図２（Ａ）乃至図２
（Ｃ）に示す如く、本実施形態の製造方法によれば、実
施の形態１の場合と同様に、ステップ１〜８の処理が実
行されることによりビアホール４６が形成される。
【００４４】本実施形態の製造方法においては、図２
（Ｄ）に示す如く、第１フォトレジスト４２が除去され
た後に（ステップ９）、ビアホール４６の内部、およ
び、第２シリコン酸化膜３８の上部に、同時に、第２Ｂ
ＡＲＣ５０の層が形成される（ステップ１５）。以後、
実施の形態１の場合と同様に、ステップ１３および１４
の処理が実行されることにより配線溝５６が形成され
る。
【００４５】本実施形態の製造方法において、第２ＢＡ
ＲＣ５０は、第２フォトレジスト５２をパターニングす
る際に反射防止膜として機能すると共に、配線溝５６を
形成するためのエッチングの過程では、実施の形態１に
おけるフォトレジスト４８と同様の保護膜として機能す
る。このため、本実施形態の製造方法によれば、実施の
形態１に比して簡単な工程で、実施の形態１の場合と同
様の効果を得ることができる。
【００４６】尚、上記の実施形態においては、第２ＢＡ
ＲＣ５０が前記請求項１記載の「有機層」に相当してい
る。
【００４７】実施の形態３．次に、図３を参照して、本
発明の実施の形態３について説明する。図３（Ａ）乃至
図３（Ｆ）は、本実施形態の半導体デバイスの製造方法
を説明するための図を示す。本実施形態の製造方法は、
第２ＢＡＲＣ５０の材料として用いられる有機反射防止
剤の埋め込み性が、実施の形態２で用いられるものの埋
め込み性に比して劣る点を除き、実施の形態２と同様で
ある。
【００４８】すなわち、実施の形態２の製造方法では、
埋め込み性の良い有機反射防止剤を用いて第２ＢＡＲＣ
５０が形成されるため、第２ＢＡＲＣ５０が、ビアホー
ル４６の内部全体に埋め込まれている。これに対して、
本実施形態の製造方法では、埋め込み性の悪い有機反射
防止剤を用いて第２ＢＡＲＣ５０が形成されるため、第
２ＢＡＲＣ５０が、ビアホール４６の壁面のみを覆うよ
うに形成される（図３（Ｄ）参照）。
【００４９】第２ＢＡＲＣ５０は、ビアホール４６の壁
面のみを覆うように形成されている場合でも、配線溝５
６を形成するためのエッチングの過程において、第１シ
リコン窒化膜３２の露出部、および、第２シリコン窒化
膜３６の貫通孔付近を有効に保護する。従って、本実施
形態の製造方法によっても、実施の形態１および２の場
合と同様に、下層配線層３０に損傷を与えることなく、
その上部にデュアルダマシン構造の配線要素を形成する
ことができる。
【００５０】実施の形態４．次に、図４を参照して、本
発明の実施の形態４について説明する。図４（Ａ）〜図
４（Ｇ）は、本発明の実施の形態４の半導体デバイスの
製造方法を説明するための図（左：断面図、右：平面
図）を示す。図４（Ａ）に示す如く、本実施形態の製造
方法においては、実施の形態１の場合と同様に、ステッ
プ１〜５の処理により、下層配線層３０、第１シリコン
窒化膜３２、第１シリコン酸化膜３４、第２シリコン窒
化膜３６および第２シリコン酸化膜３８が順次形成され
る。
【００５１】本実施形態において、第１および第２シリ
コン酸化膜３４，３８は、３〜４％のフッ素を含有して
いる。このようなシリコン酸化膜は、フッ素を含有しな
いものに比して小さな誘電率を示す。また、第１および
第２シリコン窒化膜３２，３６は、パシベーション用に
広く用いられているSi3N4膜、すなわち、シリコンと窒
素との比が３：４の膜である。シリコン窒化膜は、シリ
コンリッチとなるほど吸収率が高くなり、窒素リッチと
なるほど誘電率が低下する。本実施形態のように、窒素
比率の高いシリコン窒化膜によれば、吸収率は確保でき
ない反面、誘電率を小さく抑制することができる。従っ
て、本実施形態の構造によれば、半導体デバイスの配線
容量を十分に小さく抑制することができる。
【００５２】第２シリコン窒化膜３８の上部には、６０
０〜１０００オングストローム程度の膜厚を有する高融
点金属膜５８が形成される（ステップ１６）。本実施形
態において、高融点金属膜５８には、チタン窒化膜が用
いられる。高融点金属膜５８の上部には、写真製版によ
り、実施の形態１の場合と同様に第１フォトレジスト４
２が形成される（ステップ７）。
【００５３】第１フォトレジスト４２の写真製版の際に
第１フォトレジストを透過する光は、その殆どが高融点
金属膜５８によって反射される。このため、本実施形態
の製造方法によれば、第１フォトレジスト４２の下部に
ＢＡＲＣを形成していないにも関わらず、また、第１お
よび第２シリコン窒化膜３２，３６の吸収率が比較的小
さいにも関わらず、反射光のハレーションや光路差に影
響されることなく、第１フォトレジスト４２を精度良く
パターニングすることができる。
【００５４】図４（Ｂ）に示す如く、第１フォトレジス
ト４２の開口部４４に露出している高融点金属膜５８
は、エッチングにより除去される（ステップ１７）。次
いで、図４（Ｃ）に示す如く、実施の形態１の場合と同
様にステップ８〜１１の処理が実行されることにより、
ビアホール４６が形成され、更に、その内部にフォトレ
ジスト４８（有機層）が形成される。
【００５５】ステップ１１の処理（第１フォトレジスト
４２の除去）が終了すると、次に、ステップ１３の処理
が実行されることにより、高融点金属膜５８の上部に、
第２フォトレジスト５２が形成される。第２フォトレジ
スト５２の写真製版の際にその内部を透過する光は、第
１フォトレジスト４２の写真製版の場合と同様に、その
殆どが高融点金属膜５８によって反射される。このた
め、本実施形態の製造方法によれば、第２フォトレジス
ト５２の下部にＢＡＲＣを形成していないにも関わら
ず、反射光のハレーションや光路差に影響されることな
く、第２フォトレジスト５２を精度良くパターニングす
ることができる
【００５６】本実施形態の製造方法では、次に、図４
（Ｅ）に示す如く、第２フォトレジスト５２の開口部５
４に露出している高融点金属膜５８が、エッチングによ
り除去される（ステップ１８）。
【００５７】次いで、図４（Ｆ）に示す如く、実施の形
態１の場合と同様にステップ１４の処理により配線溝５
６が形成される。配線溝５６を形成するためのエッチン
グは、第１シリコン窒化膜３２の露出部、および、第２
シリコン窒化膜３６の貫通孔付近がフォトレジスト４８
により保護された状態で行われる。このため、本実施形
態の製造方法によれば、実施の形態１の場合と同様に、
下層配線層３０に損傷を与えることなく、その上部にデ
ュアルダマシン構造の配線要素を精度良く形成すること
ができる。
【００５８】配線溝５６が形成され、更に、アッシング
によって第２フォトレジスト５２等が除去されると、図
４（Ｇ）に示す如く、ウェットエッチングによって第２
シリコン酸化膜３８の上部から高融点金属膜５８が除去
される（ステップ１９）。上記の処理が終了すると、実
施の形態１の場合と同様に所望の構造を得ることができ
る。
【００５９】図５（Ａ）および図５（Ｂ）は、本実施形
態の製造方法と対比される方法で製造される半導体デバ
イスの断面図および平面図を示す。より具体的には、図
５（Ａ）および図５（Ｂ）は、第２シリコン酸化膜３８
の上部に高融点金属膜５８を形成することなく第２フォ
トレジスト５２を形成した場合に実現される状態を示
す。
【００６０】図６は、図５に示す構造に対して第２シリ
コン酸化膜３８の上部から光（ｉ線）を照射した場合に
得られる反射率と、層間絶縁膜（３２〜３８等）の厚さ
との関係を示す。また、図７は、図４に示す構造（本実
施形態の構造）に対して高融点金属膜５８の上部から光
（ｉ線）を照射した場合に得られる反射率と、層間絶縁
膜の厚さとの関係を示す。
【００６１】第２シリコン酸化膜３８の表面に高融点金
属膜５８が形成されていない場合は、半導体デバイスに
向けて照射された光は、層間絶縁膜を透過して、シリコ
ン基板や下層配線層３０で反射される。この場合、層間
絶縁膜の膜厚に応じて反射光の光路長が変化し、その結
果、入射光と反射光の干渉状態が変化する。この場合、
光の反射率は、図６に示す如く層間絶縁膜の膜厚に応じ
て変動する。このため、第２シリコン酸化膜３８の表面
に高融点金属膜５８が形成されていない場合は、第２フ
ォトレジスト５２の感光状態が、層間絶縁膜の膜厚のバ
ラツキの影響を受けやすい。
【００６２】更に、第２シリコン酸化膜３８の表面に高
融点金属膜５８が形成されていない場合は、下層配線層
３０で強い反射光が発生し、第２フォトレジスト５２の
写真製版の際に、反射光によるハレーションが生ずる。
このため、高融点金属膜５８が形成されていない場合
は、図５（Ｂ）に示す如く、第２フォトレジスト５２の
開口部４４にパターン誤差が生じ易い。
【００６３】これに対して、第２シリコン酸化膜３８の
表面に高融点金属膜５８が形成されている場合は、半導
体デバイスに向けて照射された光が高融点金属膜５８に
より反射されるため、図７に示す如く、層間絶縁膜（３
２〜３８等）の膜厚が変化しても、光の反射率はほぼ一
定値に保たれる。更に、この場合は、照射光が下層配線
層１０に到達しないため、ハレーションの問題が生ずる
こともない。このため、本実施形態の製造方法によれ
ば、図４（Ｄ）等に示す如く、第２フォトレジスト５２
を精度良く形成することができる。
【００６４】このように、本実施形態の製造方法におい
て、第２シリコン酸化膜３８の表面に形成される高融点
金属膜５８は、パターン誤差の原因となる反射光の発生
を防ぐＡＲＣとして機能する。また、高融点金属膜５８
をＡＲＣとして用いることによれば、実施の形態１乃至
３の場合と異なり、第１および第２フォトレジスト４
２，５２を形成する度にＡＲＣの成膜を行う必要がな
い。このため、本実施形態の製造方法によれば、簡単な
工程で、高度な形状精度を有する半導体デバイスを製造
することができる。
【００６５】尚、上記の実施形態においては、高融点金
属膜５８が、前記請求項１２記載の「反射防止用高融点
金属膜」に相当している。
【００６６】実施の形態５．次に、本発明の実施の形態
５について説明する。本実施形態の半導体デバイスの製
造方法は、実施の形態４の製造方法における高融点金属
膜５８を、０．５〜１．０の吸収率を有するシリコン窒
化膜、すなわち、シリコンと窒素との比が１：１のSiN
膜とすることで実現される。上記のシリコン窒化膜によ
れば、高融点金属膜５８の場合と同様に第２シリコン酸
化膜３８の上でＡＲＣとして機能する。このため、本実
施形態の製造方法によっても、実施の形態４の場合と同
様に、寸法精度の優れた半導体デバイスを形成すること
ができる。
【００６７】また、シリコン窒化膜は、高融点金属膜５
８と異なり絶縁膜である。従って、第２シリコン酸化膜
３８の上に形成したシリコン窒化膜は、必ずしも除去す
る必要がない。このため、本実施形態の製造方法によれ
ば、実施の形態４の製造方法に比して、更なる工程の簡
略化が可能である。
【００６８】尚、上記の実施形態においては、第２シリ
コン酸化膜の上に形成されるシリコン窒化膜（SiN膜）
が前記請求項１３記載の「反射防止用シリコン窒化膜」
に相当している。
【００６９】実施の形態６．次に、図８を参照して本発
明の実施の形態６について説明する。図８（Ａ）乃至図
８（Ｈ）は、本実施形態の半導体デバイスの製造方法の
主要部を説明するための図を示す。
【００７０】図８（Ａ）に示す如く、本実施形態の製造
方法では、先ず、６００オングストロームの膜厚を有す
るシリコン窒化膜６０の上に、ＣＶＤにより、１３００
０オングストロームの膜厚を有するシリコン酸化膜６２
が形成される（ステップ２０）。
【００７１】次に、図８（Ｂ）に示す如く、写真製版お
よび異方性エッチングにより、シリコン酸化膜６２に下
層配線用溝６４がパターニングされる（ステップ２
１）。
【００７２】図８（Ｃ）に示す如く、シリコン酸化膜６
２の上部、および、下層配線用溝６４の内部には、スパ
ッタ法、或いは、ＣＶＤ法により、５００〜１０００オ
ングストローム程度の膜厚を有する高融点金属膜６６が
形成される（ステップ２２）。高融点金属膜６６は、チ
タン、チタン窒化物、タンタル、或いは、タンタル窒化
物等により形成されている。
【００７３】図８（Ｄ）に示す如く、高融点金属膜６６
の上部（下層配線用溝６４の内部を含む）には、スパッ
タ法、ＣＶＤ法、メッキ法、或いは、それらの組合せに
よって、１５０００〜２００００オングストロームの膜
厚を有する主金属材６８が形成される（ステップ２
３）。本実施形態において、主金属材６８は銅により形
成されている。
【００７４】図８（Ｅ）に示す如く、主金属材６８およ
び高融点金属６６は、ＣＭＰ法により、或いは、全面エ
ッチバックの手法により、主金属材６８の表面とシリコ
ン酸化膜６２の表面とが平坦化される（ステップ２４）
【００７５】図８（Ｆ）に示す如く、平坦化されたシリ
コン酸化膜６２および主金属材６８の上部には、ステッ
プ２２の場合と同様の手法でチタンを堆積させることに
より、１００〜１０００オングストローム程度の膜厚を
有する高融点金属膜７０が形成される（ステップ２
５）。
【００７６】図８（Ｇ）に示す如く、高融点金属膜７０
のうち、主金属材６８および高融点金属膜６６の何れと
も重ならない部分は、写真製版およびエッチングにより
除去される（ステップ２６）。上記の処理が実行される
ことにより、高融点金属７０は、下層配線用溝６４に対
応する部分だけが残る。その結果、主金属材６８および
高融点金属膜６６，７０により下層配線層３０が形成さ
れる。尚、ステップ２６の処理において、写真製版は、
下層配線用溝６４のパターニング（ステップ２１参照）
に用いられたマスク（レチクル）と、その際に用いられ
たフォトレジストと逆の極性（ネガ或いはポジ）を有す
るフォトレジストとを用いて行われる。
【００７７】図８（Ｈ）に示す如く、シリコン酸化膜６
２および下層配線層３０の上部には、実施の形態１乃至
５の場合と同様にステップ３〜５の処理が行われること
により、第１シリコン酸化膜３４、第２シリコン窒化膜
３６、および、第２シリコン酸化膜３８が順次形成され
る。以後、実施の形態１乃至５の何れかと同様、或いは
近似する処理が実行されることにより、下層配線層３０
の上部にデュアルダマシン構造の配線要素が形成され
る。
【００７８】本実施形態の製造方法において、下層配線
層３０の主金属材６８を覆う高融点金属材７０は、第１
または第２フォトレジスト４２，５２の写真製版の際に
反射光によるハレーションを防止するＡＲＣとして機能
する。また、本実施形態において、第２シリコン窒化膜
３６は、０．５〜１．０の吸収率を有するシリコンリッ
チな窒化膜で形成される。より具体的には、シリコンと
窒素との比が１：１のSiNにより形成される。このよう
な第２シリコン窒化膜３６によれば、第１または第２フ
ォトレジスト４２，５２の写真製版の際に、照射光の透
過を有効に防止して、反射光によるハレーションを有効
に防止することができる。
【００７９】実施の形態１乃至５においては、反射光の
ハレーション等に起因するパターン精度の悪化を防止す
るために、第２シリコン酸化膜３８の上に、有機反射防
止膜や高融点金属膜等を形成している。しかしながら、
本実施形態の製造方法においては、上記の如く、下層配
線層３０の高融点金属膜７０や第２シリコン窒化膜３６
により、ＡＲＣの機能を満たすことができる。このた
め、本実施形態の製造方法においては、第２シリコン酸
化膜３８の上部のＡＲＣを省略しても、反射光に起因す
るパターン精度の誤差を有効に抑制して、高精度な寸法
精度を有する半導体デバイスを製造することができる。
【００８０】また、本実施形態の製造方法において、主
金属材６８を覆う高融点金属膜７０は、ＡＲＣとして機
能することに加えて、主金属材６８（銅）の酸化、およ
び、拡散を防止するバリアメタルとしても機能する。更
に、高融点金属膜７０は、第１シリコン酸化膜３４のエ
ッチングを行う際に、そのエッチングの進行を止めるス
トッパ膜としても機能する。このため、本実施形態の製
造方法によれば、実施の形態１乃至５で必要とされてい
た第１シリコン窒化膜３２を、下層配線層３０の上に形
成する必要がない。第１シリコン窒化膜３２を省略する
ことができると、層間絶縁膜の誘電率が低下して配線容
量が低下する。従って、本実施形態の製造方法によれ
ば、実施の形態１乃至５の場合に比して、配線容量の小
さな半導体デバイスを製造することができる。
【００８１】実施の形態７．次に、図９を参照して本発
明の実施の形態７について説明する。図９（Ａ）〜図９
（Ｅ）は、本実施形態の半導体デバイスの製造方法の主
要部を説明するための図を示す。
【００８２】図９（Ａ）は、実施の形態６における図８
（Ｅ）と同じ状態を示す。本実施形態の製造方法では、
実施の形態６の場合と同様にステップ２０〜２４の処理
が実行されることにより、図９（Ａ）の状態が形成され
る。図９（Ｂ）に示す如く、本実施形態の製造方法で
は、主金属材６８の表面がシリコン酸化膜６２の表面に
比して１００〜１０００オングストローム程度低くなる
ように、オーバーエッチング或いはオーバーポリッシン
グが行われる（ステップ２７）。
【００８３】オーバーエッチング或いはオーバーポリッ
シングされたシリコン酸化膜６２および主金属材６８の
上には、実施の形態８のステップ２５と同様の手法で、
１００〜１０００オングストローム程度の高融点金属膜
７０が形成される（図９（Ｃ））。
【００８４】図９（Ｄ）に示す如く、高融点金属膜７０
は、その表面とシリコン酸化膜６２の表面とが平坦とな
るまで、全面エッチバック法、或いは、ＣＭＰ法により
除去される（ステップ２８）。上記の処理が実行される
ことにより、シリコン酸化膜６２の中に、下層配線層３
０が形成される。
【００８５】以後、上述した実施の形態６の場合と同様
の処理が実行されることにより、所望の構成が実現され
る。本実施形態の製造方法において、下層配線層３０の
高融点金属膜７０は、実施の形態６の場合と同様に、Ａ
ＲＣ、バリアメタル、および、エッチングストッパ膜と
して機能する。このため、本実施形態の製造方法によっ
ても、実施の形態６の場合と同様に簡単な工程で優れた
寸法精度を有する半導体デバイスを製造することができ
る。また、本実施形態の製造方法によれば、下層配線層
３０の表面とシリコン酸化膜６２の表面とを平坦化する
ことができる。このため、本実施形態の製造方法によれ
ば、実施の形態６の場合に比して更に容易に、下層配線
層３０の上に精度良く配線要素を形成することができ
る。
【００８６】実施の形態８．次に、図１０を参照して本
発明の実施の形態７について説明する。図１０（Ａ）〜
図１０（Ｃ）は、本実施形態の半導体デバイスの製造方
法の主要部を説明するための図を示す。
【００８７】図１０（Ａ）は、実施の形態６における図
８（Ｅ）と同じ状態を示す。本実施形態の製造方法で
は、実施の形態６の場合と同様にステップ２０〜２４の
処理が実行されることにより、図１０（Ａ）の状態が形
成される。図１０（Ｂ）に示す如く、本実施形態の製造
方法では、シリコン酸化膜６２および主金属材６８の上
部に、第１シリコン窒化膜３２が形成される（ステップ
２）。本実施形態において、第１シリコン窒化膜３２に
は、０．５〜１．０の吸収率を有するシリコンリッチな
膜、すなわち、シリコンと窒素との比が１：１のSiN膜
である。
【００８８】第１シリコン窒化膜３２が形成された後、
上述した実施の形態６および７の場合と同様の処理が実
行されることにより、所望の構成が実現される。本実施
形態の製造方法において、第１シリコン窒化膜３２は、
実施の形態６または７における高融点金属膜７０と同様
に、ＡＲＣ、バリア層、および、エッチングストッパ膜
として機能する。このため、本実施形態の製造方法によ
れば簡単な工程で優れた寸法精度を有する半導体デバイ
スを製造することができる。
【００８９】実施の形態９．次に、図１１を参照して本
発明の実施の形態７について説明する。図１１（Ａ）〜
図１１（Ｃ）は、本実施形態の半導体デバイスの製造方
法の主要部を説明するための図を示す。
【００９０】図１１（Ａ）は、実施の形態６における図
８（Ｅ）と同じ状態を示す。本実施形態の製造方法で
は、実施の形態６の場合と同様にステップ２０〜２４の
処理が実行されることにより、図１１（Ａ）の状態が形
成される。図１１（Ｂ）に示す如く、本実施形態の製造
方法では、シリコン酸化膜６２および主金属材６８の上
部に、第１シリコン窒化膜３２が形成される（ステップ
２）。本実施形態において、第１シリコン窒化膜３２に
は、実施の形態８（図１０参照）の場合と同様に、０．
５〜１．０の吸収率を有するシリコンリッチな膜、すな
わち、シリコンと窒素との比が１：１のSiN膜が用いら
れる。
【００９１】図１１（Ｃ）に示す如く、第１シリコン窒
化膜３２のうち、主金属材６８および高融点金属膜６６
の何れとも重ならない部分は、写真製版およびエッチン
グにより除去される（ステップ２９）。上記の処理が実
行されることにより、第１シリコン窒化膜３２は、下層
配線用溝６４に対応する部分だけが残る。尚、ステップ
２９の処理において、写真製版は、下層配線用溝６４の
パターニング（ステップ２１参照）に用いられたマスク
（レチクル）と、その際に用いられたフォトレジストと
逆の極性（ネガ或いはポジ）を有するフォトレジストと
を用いて行われる。
【００９２】以後、上述した実施の形態６乃至８の場合
と同様の処理が実行されることにより、所望の構成が実
現される。本実施形態の製造方法において、第１シリコ
ン窒化膜３２は、実施の形態８（図１０参照）の場合と
同様に、ＡＲＣ、バリア層、および、エッチングストッ
パ膜として機能する。このため、本実施形態の製造方法
によれば簡単な工程で優れた寸法精度を有する半導体デ
バイスを製造することができる。
【００９３】本実施形態の製造方法によれば、実施の形
態８の場合に比して、第１シリコン窒化膜３２の残存面
積を小さくすることができる。半導体デバイスの配線容
量は、シリコン窒化膜の面積が小さい程少量となる。従
って、本実施形態の製造方法によれば、実施の形態８の
場合に比して、配線抵抗の小さな半導体デバイスを製造
することができる。
【００９４】実施の形態１０．次に、図１２を参照して
本発明の実施の形態７について説明する。図１２（Ａ）
〜図１２（Ｅ）は、本実施形態の半導体デバイスの製造
方法の主要部を説明するための図を示す。
【００９５】図１２（Ａ）は、実施の形態６における図
８（Ｅ）と同じ状態を示す。本実施形態の製造方法で
は、実施の形態６の場合と同様にステップ２０〜２４の
処理が実行されることにより、図１２（Ａ）の状態が形
成される。図１２（Ｂ）に示す如く、本実施形態の製造
方法では、次に、実施の形態７（図９参照）の場合と同
様に、ステップ２７の処理が実行される。その結果、オ
ーバーエッチングまたはオーバーエッチングによって、
主金属材６８の表面がシリコン酸化膜６２の表面に比し
て１００〜１０００オングストローム程度低くされる。
【００９６】オーバーエッチング或いはオーバーポリッ
シングされたシリコン酸化膜６２および主金属材６８の
上には、第１シリコン窒化膜３２が形成される（ステッ
プ２）。本実施形態において、第１シリコン窒化膜３２
には、実施の形態８または９（図１０および１１参照）
の場合と同様に、０．５〜１．０の吸収率を有するシリ
コンリッチな膜、すなわち、シリコンと窒素との比が
１：１のSiN膜が用いられる（図１２（Ｃ））。
【００９７】図１２（Ｄ）に示す如く、第１シリコン窒
化膜３２は、その表面とシリコン酸化膜６２の表面とが
平坦となるまで、全面エッチバック法、或いは、ＣＭＰ
法により除去される（ステップ３０）。上記の処理が実
行されることにより、シリコン酸化膜６２の中に、下層
配線層３０が形成される。
【００９８】以後、上述した実施の形態６乃至９の場合
と同様の処理が実行されることにより、所望の構成が実
現される。本実施形態の製造方法において、第１シリコ
ン窒化膜３２は、実施の形態８および９（図１０および
１１参照）の場合と同様に、ＡＲＣ、バリアメタル、お
よび、エッチングストッパ膜として機能する。このた
め、本実施形態の製造方法によれば簡単な工程で優れた
寸法精度を有する半導体デバイスを製造することができ
る。
【００９９】また、本実施形態の製造方法によれば、第
１シリコン酸化膜３２の残存面積を小さくすることがで
きると共に、第１シリコン酸化膜３２の表面とシリコン
酸化膜６２の表面とを平坦化することができる。このた
め、本実施形態の製造方法によれば、配線容量の小さな
半導体デバイスを製造すると共に、下層配線層３０の上
に、容易に、高精度な配線要素を形成することができ
る。
【０１００】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
記載の発明によれば、ビアホールの内部に有機層が形成
された後に配線溝を形成するためのエッチングが行われ
る。この場合、有機層が保護膜となるため、配線溝を形
成するためのエッチングによって下層配線層が損傷を受
けることがない。
【０１０１】請求項２記載の発明によれば、有機層はエ
ッチングストッパ膜の上部まで形成されている。この場
合、配線溝を形成するためのエッチングの過程におい
て、エッチングストッパ層の貫通孔（ビアホールによる
孔）が有機層により保護される。従って、本発明によれ
ば、ビアホールの上端の径が拡大されることによる下層
配線層の損傷を防止することができる。
【０１０２】請求項３記載の発明によれば、フォトレジ
ストを用いることにより、簡単な工程で有機層を形成す
ることができる。
【０１０３】請求項４記載の発明によれば、有機反射防
止剤を用いることにより、簡単な工程で有機層を形成す
ることができる。また、本発明によれば、第２絶縁膜の
上に有機反射防止膜を形成する場合には、有機反射防止
膜を形成する際に、その工程と兼ねて有機層を容易に形
成することができる。
【０１０４】請求項５記載の発明によれば、下層配線層
の主金属材を高融点金属膜で覆うことができる。高融点
金属膜によれば、反射光のハレーションを防止すること
ができる。従って、本発明によれば、写真製版の際に、
ハレーションに影響されることなく、優れた寸法精度で
フォトレジストをパターニングすることができる。
【０１０５】請求項６記載の発明によれば、下層配線層
の主金属材の上面のみを覆う高融点金属膜を簡単な工程
で形成することができる。
【０１０６】請求項７記載の発明によれば、下層配線層
の主金属材の上面のみを覆う高融点金属膜を、簡単な工
程で、下層配線用溝の内部に形成することができる。こ
の場合、高融点金属膜の幅が下層配線層の幅からはみ出
すことがないため、配線要素間のショートマージンを小
さくすることができる。また、高融点金属膜の表面と、
シリコン基板の表面とが平坦となるため、下層配線層の
上部に形成する配線要素を容易に精度良く形成すること
ができる。
【０１０７】請求項８記載の発明によれば、下層配線層
の主金属材を、０．５〜１．０の吸収率を有するシリコ
ン窒化膜で覆うことができる。上記のシリコン窒化膜に
よれば、反射光のハレーションを防止することができ
る。従って、本発明によれば、写真製版の際に、ハレー
ションに影響されることなく、優れた寸法精度でフォト
レジストをパターニングすることができる。
【０１０８】請求項９記載の発明によれば、下層配線層
の主金属材の上面のみを覆うように、０．５〜１．０の
吸収率を有するシリコン窒化膜を簡単な工程で形成する
ことができる。従って、本発明によれば、ハレーション
を防止する機能を実現しつつ、配線容量を小さく抑制す
ることができる。
【０１０９】請求項１０記載の発明によれば、下層配線
層の主金属材の上面のみを覆うように、下層配線用溝の
内部に０．５〜１．０の吸収率を有するシリコン窒化膜
を、簡単な工程で形成することができる。この場合、シ
リコン窒化膜の表面と、シリコン基板の表面とが平坦と
なるため、下層配線層の上部に形成する配線要素を容易
に精度良く形成することができる。
【０１１０】請求項１１記載の発明によれば、配線溝の
エッチングの際にストッパ膜として機能するエッチング
ストッパ膜が、０．５〜１．０の吸収率を有するシリコ
ン窒化膜で形成される。この場合、エッチングストッパ
膜によって光の透過量が抑制されるため、ハレーション
の影響を更に軽減することができる。
【０１１１】請求項１２記載の発明によれば、第２絶縁
膜の表面に反射防止用高融点金属膜が形成される。この
場合、反射防止用高融点金属膜の表面で効率良く光が反
射されるため、反射光に光路差が生ずることがない。従
って、本発明によれば、極めて精度良くフォトレジスト
をパターニングすることができる。
【０１１２】請求項１３記載の発明によれば、第２絶縁
膜の表面に０．５〜１．０の吸収率を有する反射防止用
シリコン窒化膜が形成される。この場合、反射防止用シ
リコン窒化膜の表面で効率良く光が反射されるため、反
射光に光路差が生ずることがない。従って、本発明によ
れば、極めて精度良くフォトレジストをパターニングす
ることができる。
【０１１３】請求項１４記載の発明によれば、第２絶縁
膜とフォトレジストとの間に有機反射防止膜が形成され
た状態でフォトレジストの感光処理が行われる。この場
合、フォトレジストに照射された光が効率良く有機反射
防止膜の表面で反射されるため、反射光に光路差が生ず
ることがない。従って、本発明によれば、極めて精度良
くフォトレジストをパターニングすることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の半導体デバイスの製
造方法を説明するための図である。
【図２】 本発明の実施の形態２の半導体デバイスの製
造方法を説明するための図である。
【図３】 本発明の実施の形態３の半導体デバイスの製
造方法を説明するための図である。
【図４】 本発明の実施の形態４の半導体デバイスの製
造方法を説明するための図である。
【図５】 反射防止用高融点金属膜が用いられない場合
に得られる状態を説明するための図である。
【図６】 反射防止用高融点金属膜が用いられない場合
における層間絶縁膜の膜厚と反射膜との関係を示す図で
ある。
【図７】 反射防止用高融点金属膜が用いられる場合に
おける層間絶縁膜の膜厚と反射膜との関係を示す図であ
る。
【図８】 本発明の実施の形態６の半導体デバイスの製
造方法の主要部を説明するための図である。
【図９】 本発明の実施の形態７の半導体デバイスの製
造方法の主要部を説明するための図である。
【図１０】 本発明の実施の形態８の半導体デバイスの
製造方法の主要部を説明するための図である。
【図１１】 本発明の実施の形態９の半導体デバイスの
製造方法の主要部を説明するための図である。
【図１２】 本発明の実施の形態１０の半導体デバイス
の製造方法の主要部を説明するための図である。
【図１３】 従来の半導体デバイスの製造方法の主要部
を説明するための図である。
【図１４】 従来の半導体デバイスの製造方法の問題点
を説明するための図である。
【符号の説明】
３０ 下層配線層、 ３２ 第１シリコン窒化膜、
３４ 第１シリコン酸化膜、 ３６ 第２シリコン
窒化膜、 ３８ 第２シリコン酸化膜、４０ 第１有
機反射防止膜（第１ＢＡＲＣ）、 ４２ 第１フォト
レジスト、４６ ビアホール、 ４８ フォトレジス
ト、 ５０ 第２有機反射防止膜（第２ＢＡＲＣ）、
５２ 第２フォトレジスト、 ５６ 配線溝、５
８；７０ 高融点金属膜、 ６４ 下層配線用溝、
６８ 主金属材。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA16 DB03 DB07 DB08 DB23 DB26 EA22 EA28 EB01 EB03 5F033 KK11 KK18 KK21 KK32 KK33 MM02 NN30 PP06 PP15 QQ09 QQ10 QQ16 QQ22 QQ23 QQ32 QQ35 QQ37 QQ48 RR04 RR05 RR06 RR11 RR21 RR27 SS12 SS22 TT02 XX03 XX24 XX28 XX32

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 デュアルダマシン構造の配線要素を備え
    る半導体デバイスの製造方法であって、 下層配線上にメタルの拡散防止膜を形成するステップ
    と、 前記核酸防止膜の上部に第１絶縁膜を形成するステップ
    と、 前記第１絶縁膜の上部にエッチングストッパ膜を形成す
    るステップと、 前記エッチングストッパ膜の上部に第２絶縁膜を形成す
    るステップと、 前記下層配線の上部に、前記第２絶縁膜、前記エッチン
    グストッパ膜、および、前記第１絶縁膜を貫通するビア
    ホールを形成するステップと、 前記ビアホールの内部に、そのビアホールの内壁を覆う
    有機層を形成するステップと、 前記有機層の形成後に、前記第２絶縁膜の所定部位をエ
    ッチングにより除去して配線溝を形成するステップと、 を備えることを特徴とする半導体デバイスの製造方法。
  2. 【請求項２】 前記有機層は、前記ビアホールが、少な
    くともその底面から前記第２絶縁膜の内面に至る領域に
    おいて覆われるように形成されることを特徴とする請求
    項１記載の半導体デバイスの製造方法。
  3. 【請求項３】 前記有機層を形成するステップは、 前記ビアホールの内部にフォトレジストを埋め込むステ
    ップと、 前記フォトレジストを硬化させるステップとを備えるこ
    とを特徴とする請求項１または２記載の半導体デバイス
    の製造方法。
  4. 【請求項４】 前記有機層を形成するステップは、 前記ビアホールの内部に、前記有機層として有機反射防
    止剤の層を形成するステップを備えることを特徴とする
    請求項１または２記載の半導体デバイスの製造方法。
  5. 【請求項５】 前記下層配線層を形成するステップは、 シリコン基板上にエッチングストッパ膜を形成するステ
    ップと、 前記エッチングストッパ膜上に第０絶縁膜を形成するス
    テップと、 写真製版および異方性エッチングにより下層配線用溝を
    形成するステップと、 前記下層配線用溝の中に高融点金属膜を形成した後に主
    金属材を埋め込むステップと、 下層配線用溝の外部にある余分な主金属剤を除去するス
    テップと、 前記主金属材の上部に、高融点金属膜を形成するステッ
    プと、 を備えることを特徴とする請求項１乃至４の何れか１項
    記載の半導体デバイスの製造方法。
  6. 【請求項６】 前記下層配線用溝の中に主金属材を埋め
    込んだ後に、前記第０絶縁膜の表面が露出し、前記下層
    配線用溝の外部に主金属材が無くなるまで平坦化するス
    テップを備えると共に、 前記高融点金属膜を形成するステップは、 前記シリコン基板および前記主金属材の上部に高融点金
    属の層を形成するステップと、 前記高融点金属の層が前記主金属膜を覆う所定の領域の
    みに残存するようにエッチングを行うステップと、 を備えることを特徴とする請求項５記載の半導体装置の
    製造方法。
  7. 【請求項７】 前記下層配線用溝の中に主金属材を埋め
    込んだ後に、前記主金属材の表面を、前記第０絶縁膜の
    表面に比して所定長だけ窪ませるステップを備えると共
    に、 前記高融点金属膜を形成するステップは、 前記主金属材の表面を窪ませた後に、前記第０絶縁膜お
    よび前記主金属材の上部に高融点金属の層を形成するス
    テップと、 前記高融点金属の層が前記主金属膜を覆う所定の領域の
    みに残存するように、前記第０絶縁膜の表面が露出する
    まで前記高融点金属の膜を除去するステップと、 を備えることを特徴とする請求項５記載の半導体装置の
    製造方法。
  8. 【請求項８】 前記下層配線層を形成するステップは、 第０縁膜に下層配線用溝を形成するステップと、 前記下層配線用溝の中に高融点金属膜を形成した後に主
    金属材を埋め込むステップと、 前記主金属材の上部に、０．５〜１．０の吸収係数を有
    するシリコン窒化膜を形成するステップと、 を備えることを特徴とする請求項１乃至４の何れか１項
    記載の半導体デバイスの製造方法。
  9. 【請求項９】 前記下層配線用溝の中に主金属材を埋め
    込んだ後に、前記第０絶縁膜の表面と前記主金属材の表
    面とを平坦化するステップを備えると共に、 前記シリコン窒化膜を形成するステップは、 前記シリコン基板および前記主金属材の上部に０．５〜
    １．０の吸収係数を有するシリコン窒化物の層を形成す
    るステップと、 前記シリコン窒化物の層が前記主金属膜を覆う所定の領
    域のみに残存するようにエッチングを行うステップと、 を備えることを特徴とする請求項８記載の半導体装置の
    製造方法。
  10. 【請求項１０】 前記下層配線用溝の中に主金属材を埋
    め込んだ後に、前記主金属材の表面を、前記第０絶縁膜
    の表面に比して所定長だけ窪ませるステップを備えると
    共に、 前記シリコン窒化膜を形成するステップは、 前記主金属材の表面を窪ませた後に、前記シリコン基板
    および前記主金属材の上部にシリコン窒化物の層を形成
    するステップと、 前記シリコン窒化物の層が前記主金属膜を覆う所定の領
    域のみに残存するように、前記第０絶縁膜の表面が露出
    するまで前記シリコン窒化物の層を除去するステップ
    と、 を備えることを特徴とする請求項８記載の半導体装置の
    製造方法。
  11. 【請求項１１】 前記エッチングストッパ膜は、０．５
    〜１．０の吸収係数を有するシリコン窒化膜を含むこと
    を特徴とする請求項１乃至１０の何れか１項記載の半導
    体デバイスの製造方法。
  12. 【請求項１２】 前記ビアホールを開口する前に、前記
    第２絶縁膜の上部に反射防止用高融点金属膜を形成する
    ステップと、 前記配線溝が形成された後に、前記第２絶縁膜の上部に
    残存する前記反射防止用高融点金属膜を除去するステッ
    プとを備え、 前記ビアホールを開口するステップは、前記反射防止用
    高融点金属膜の、前記ビアホールに対応する部位を除去
    するステップを含み、 前記配線溝を形成するステップは、前記反射防止用高融
    点金属膜の、前記配線溝に対応する部位を除去するステ
    ップを含むことを特徴とする請求項１乃至１１の何れか
    １項記載の半導体デバイスの製造方法。
  13. 【請求項１３】 前記ビアホールを開口する前に、前記
    第２絶縁膜の上部に０．５〜１．０の吸収係数を有する
    反射防止用シリコン窒化膜を形成するステップと、 前記配線溝が形成された後に、前記第２絶縁膜の上部に
    残存する前記反射防止用シリコン窒化膜を除去するステ
    ップとを備え、 前記ビアホールを開口するステップは、前記反射防止用
    シリコン窒化膜の、前記ビアホールに対応する部位を除
    去するステップを含み、 前記配線溝を形成するステップは、前記反射防止用シリ
    コン窒化膜の、前記配線溝に対応する部位を除去するス
    テップを含むことを特徴とする請求項１乃至１１の何れ
    か１項記載の半導体デバイスの製造方法。
  14. 【請求項１４】 前記ビアホールを開口するステップ
    は、 前記第２絶縁膜の上部に第１有機反射防止膜を成膜する
    ステップと、 前記第１有機反射防止膜の上部に、前記ビアホールに対
    応する部位に開口部を有する第１フォトレジスト膜を形
    成するステップとを含み、 前記配線溝を形成するステップは、 前記第２絶縁膜の上部に第２有機反射防止膜を成膜する
    ステップと、 前記第２有機反射防止膜の上部に、前記配線溝に対応す
    る部位に開口部を有する第２フォトレジスト膜を形成す
    るステップとを含むことを特徴とする請求項１乃至１１
    の何れか１項記載の半導体デバイスの製造方法。
JP10318556A 1998-11-10 1998-11-10 半導体デバイスの製造方法 Pending JP2000150644A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10318556A JP2000150644A (ja) 1998-11-10 1998-11-10 半導体デバイスの製造方法
US09/300,848 US6251774B1 (en) 1998-11-10 1999-04-28 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10318556A JP2000150644A (ja) 1998-11-10 1998-11-10 半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009113316A Division JP2009200521A (ja) 2009-05-08 2009-05-08 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2000150644A true JP2000150644A (ja) 2000-05-30

Family

ID=18100458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10318556A Pending JP2000150644A (ja) 1998-11-10 1998-11-10 半導体デバイスの製造方法

Country Status (2)

Country Link
US (1) US6251774B1 (ja)
JP (1) JP2000150644A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
JP2002093904A (ja) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc デュアルダマシン配線の形成方法
WO2002003457A3 (en) * 2000-06-30 2002-06-06 Infineon Technologies Corp Via first dual damascene process for copper metallization
WO2002078082A2 (en) * 2001-03-23 2002-10-03 International Business Machines Corporation Electronic structure
KR100364812B1 (ko) * 2000-12-30 2002-12-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20020095447A (ko) * 2001-06-14 2002-12-26 닛본 덴기 가부시끼가이샤 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법
JP2003023069A (ja) * 2001-05-17 2003-01-24 Samsung Electronics Co Ltd 半導体素子の金属配線層形成方法
JP2003100718A (ja) * 2001-09-26 2003-04-04 Tokyo Electron Ltd エッチング方法
KR20030051014A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 반도체 소자의 비아 콘택 제조 방법
JP2003528442A (ja) * 1999-06-30 2003-09-24 インテル・コーポレーション デュアル・ダマシン処理中に下層の配線層を保護する方法
JP2004006878A (ja) * 2002-05-31 2004-01-08 Sharp Corp デュアルダマシン半導体デバイス
KR20040009751A (ko) * 2002-07-25 2004-01-31 동부전자 주식회사 반도체 소자의 다마신 패턴 형성방법
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
US6825566B1 (en) 1999-12-15 2004-11-30 Oki Electric Industry Co., Ltd. Semiconductor device with reduced interconnection capacity
JP2006040986A (ja) * 2004-07-23 2006-02-09 Sony Corp 固体撮像装置及びその製造方法
JP2015082507A (ja) * 2013-10-21 2015-04-27 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2016076596A (ja) * 2014-10-06 2016-05-12 株式会社ディスコ エッチングマスクの形成方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
US6383917B1 (en) * 1999-10-21 2002-05-07 Intel Corporation Method for making integrated circuits
US6576550B1 (en) 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
TW451417B (en) * 2000-08-07 2001-08-21 United Microelectronics Corp Manufacturing method for dual damascene structure
US6465358B1 (en) * 2000-10-06 2002-10-15 Intel Corporation Post etch clean sequence for making a semiconductor device
JP2002217287A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6709874B2 (en) * 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation
US6458705B1 (en) * 2001-06-06 2002-10-01 United Microelectronics Corp. Method for forming via-first dual damascene interconnect structure
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
US6800558B1 (en) * 2002-01-10 2004-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist scum for copper dual damascene process
US6743713B2 (en) 2002-05-15 2004-06-01 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
ITMI20021985A1 (it) * 2002-09-18 2004-03-19 St Microelectronics Srl Metodo per la fabbricazione di dispositivi elettronici a semiconduttore
JP4058327B2 (ja) * 2002-10-18 2008-03-05 富士通株式会社 半導体装置の製造方法
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100546099B1 (ko) * 2003-05-30 2006-01-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US6903011B2 (en) * 2003-06-05 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Displacement method to grow cu overburden
JP2004363482A (ja) * 2003-06-06 2004-12-24 Renesas Technology Corp 半導体装置の製造方法
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US20050196951A1 (en) * 2004-03-08 2005-09-08 Benjamin Szu-Min Lin Method of forming dual damascene structures
US7001836B2 (en) * 2004-03-25 2006-02-21 Taiwan Semiconductor Manufacturing Company Two step trench definition procedure for formation of a dual damascene opening in a stack of insulator layers
US7833896B2 (en) * 2004-09-23 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum cap for reducing scratch and wire-bond bridging of bond pads
US7354856B2 (en) * 2005-03-04 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene structures with tapered via portions and improved performance
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
US20060223309A1 (en) * 2005-03-31 2006-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-damascene process for manufacturing semiconductor devices
KR100650878B1 (ko) * 2005-11-30 2006-11-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100859380B1 (ko) * 2006-12-13 2008-09-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2009026989A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR101694549B1 (ko) * 2010-10-21 2017-01-09 (주)미코바이오메드 나노 갭 패턴 형성 방법, 나노 갭 패턴을 갖는 바이오 센서 및 바이오 센서 제조 방법
US9711403B2 (en) * 2011-01-17 2017-07-18 Xintec Inc. Method for forming chip package
US9269678B2 (en) 2012-10-25 2016-02-23 United Microelectronics Corp. Bond pad structure and method of manufacturing the same
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
CN111681957B (zh) * 2020-07-24 2022-03-11 上海华虹宏力半导体制造有限公司 刻蚀方法及半导体器件的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326698B2 (ja) 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JP3333313B2 (ja) 1994-04-21 2002-10-15 富士通株式会社 半導体装置の製造方法
JP3304754B2 (ja) 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US5741626A (en) 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US5693563A (en) 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
JPH10189592A (ja) 1996-12-25 1998-07-21 Nippon Steel Corp 半導体装置の製造方法
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
TW410455B (en) * 1998-02-16 2000-11-01 United Microelectronics Corp Forming method for dual damascene structure
US6042999A (en) * 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528442A (ja) * 1999-06-30 2003-09-24 インテル・コーポレーション デュアル・ダマシン処理中に下層の配線層を保護する方法
JP4675534B2 (ja) * 1999-06-30 2011-04-27 インテル・コーポレーション デュアル・ダマシン処理中に下層の配線層を保護する方法
US6825566B1 (en) 1999-12-15 2004-11-30 Oki Electric Industry Co., Ltd. Semiconductor device with reduced interconnection capacity
US7015137B2 (en) 1999-12-15 2006-03-21 Oki Electric Industry Co., Ltd. Semiconductor device with reduced interconnection capacity
WO2002003457A3 (en) * 2000-06-30 2002-06-06 Infineon Technologies Corp Via first dual damascene process for copper metallization
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
JP2002093904A (ja) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc デュアルダマシン配線の形成方法
JP4532768B2 (ja) * 2000-08-31 2010-08-25 株式会社ハイニックスセミコンダクター デュアルダマシン配線の形成方法
KR100364812B1 (ko) * 2000-12-30 2002-12-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
GB2391388A (en) * 2001-03-23 2004-02-04 Ibm Electronic structure
GB2391388B (en) * 2001-03-23 2005-10-26 Ibm Electronic structure
WO2002078082A3 (en) * 2001-03-23 2003-02-27 Ibm Electronic structure
WO2002078082A2 (en) * 2001-03-23 2002-10-03 International Business Machines Corporation Electronic structure
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
JP2003023069A (ja) * 2001-05-17 2003-01-24 Samsung Electronics Co Ltd 半導体素子の金属配線層形成方法
KR20020095447A (ko) * 2001-06-14 2002-12-26 닛본 덴기 가부시끼가이샤 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법
JP2003100718A (ja) * 2001-09-26 2003-04-04 Tokyo Electron Ltd エッチング方法
KR20030051014A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 반도체 소자의 비아 콘택 제조 방법
JP2004006878A (ja) * 2002-05-31 2004-01-08 Sharp Corp デュアルダマシン半導体デバイス
KR20040009751A (ko) * 2002-07-25 2004-01-31 동부전자 주식회사 반도체 소자의 다마신 패턴 형성방법
JP2006040986A (ja) * 2004-07-23 2006-02-09 Sony Corp 固体撮像装置及びその製造方法
JP2015082507A (ja) * 2013-10-21 2015-04-27 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2016076596A (ja) * 2014-10-06 2016-05-12 株式会社ディスコ エッチングマスクの形成方法

Also Published As

Publication number Publication date
US6251774B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
JP2000150644A (ja) 半導体デバイスの製造方法
US5449639A (en) Disposable metal anti-reflection coating process used together with metal dry/wet etch
KR100495960B1 (ko) 반도체소자및반도체소자제조방법
US6136679A (en) Gate micro-patterning process
EP0501178B1 (en) Bilayer metallization cap for photolithography
US5986344A (en) Anti-reflective coating layer for semiconductor device
US6057587A (en) Semiconductor device with anti-reflective structure
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
KR100295426B1 (ko) 배선형성방법
JP4058327B2 (ja) 半導体装置の製造方法
JP4532768B2 (ja) デュアルダマシン配線の形成方法
US6214721B1 (en) Method and structure for suppressing light reflections during photolithography exposure steps in processing integrated circuit structures
JP2004096105A (ja) 半導体装置の製造でコンタクト形成方法
JP3455442B2 (ja) 配線構造の製造方法
US5422312A (en) Method for forming metal via
JPH07201990A (ja) パターン形成方法
JP2814951B2 (ja) 半導体装置の製造方法
JP3353473B2 (ja) 半導体装置の製造方法
US6071824A (en) Method and system for patterning to enhance performance of a metal layer of a semiconductor device
KR100269330B1 (ko) 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
JPH0555130A (ja) 半導体装置の製造方法
KR100475136B1 (ko) 반도체 소자의 콘택 영역 형성 방법
JP2009200521A (ja) 半導体デバイスの製造方法
JP3608978B2 (ja) 半導体装置の製造方法
US20010023132A1 (en) Method for controlling critical dimension of contact opening

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020