JP3608978B2

JP3608978B2 - 半導体装置の製造方法

Info

Publication number: JP3608978B2
Application number: JP12636499A
Authority: JP
Inventors: 宏吉野
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1999-05-06
Filing date: 1999-05-06
Publication date: 2005-01-12
Anticipated expiration: 2019-05-06
Also published as: JP2000323371A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に半導体装置への微細パターンの形成方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化および高密度化は依然として精力的に進められており、現在では０．１３μｍ程度の寸法基準で設計されたメモリデバイスあるいはロジックデバイス等の超高集積の半導体デバイスが開発試作されている。このように半導体デバイスの高集積化に伴って、半導体素子の寸法はますます微細化される。そして、ゲート電極、配線、コンタクト孔（スルーホールも含むものとする）寸法の縮小および半導体素子を構成する材料の膜厚の低減が特に重要になる。
【０００３】
上記の半導体素子の微細化においては、フォトリソグラフィ技術での感光性レジスト膜への微細パターン転写の技術が最も重要となる。現在、上記パターン転写では縮小投影露光法が用いられ、パターン寸法の縮小に伴い、この場合に使用される感光用照射光は短波長化される。そして、ＫｒＦからのエキシマレーザ光（波長：２４８ｎｍ程度）が実用化され、ＡｒＦからのエキシマレーザ光（波長：１９３ｎｍ程度）の実用化が検討されている。
【０００４】
しかし、上記縮小投影露光時に感光性レジスト膜下の半導体素子の構成材料表面から生じる反射光の量が短波長化に伴い増大する。そして、いわゆるこのハレーションにより微細パターンの転写ができなくなる。
【０００５】
このために、上記のような反射光量の低減を図る反射防止膜が必須となっている。この反射防止膜として現在２つの方式のものが用いられている。その１つの方式のものは、露光時の入射光を吸収し半導体素子の構成材料表面に到達しないようにするものである。この代表的なものに有機膜であるＡＲＣ（Ａｎｔｉ−ＲｅｆｌｅｃｔｉｏｎＣｏａｔｉｎｇ）といわれる光吸収膜がある。
【０００６】
他の方式のものは、露光時の感光用照射光の入射光を相互干渉させ半導体素子の構成材料表面からの反射量を低減させる膜である（以下、干渉膜という）。この場合の干渉膜には、感光用照射光の透過する材料が用いられる。例えば、このような干渉膜には、特開平９−６９４７９号公報に記載されている有機ＳＯＧ（スピン・オン・グラス）、ＳｉＯ_２あるいはシリコン窒化膜等がある。
【０００７】
上記のようなフォトリソグラフィ技術にさらにドライエッチング技術を加味して微細化される半導体素子の構成要素パターンの寸法、その中でも特にコンタクト孔の寸法の制御は、半導体装置の高集積化にとって非常に難しくなる。これは、半導体装置の配線の多層化に伴い、化学機械研磨（ＣＭＰ）法の技術等による層間絶縁膜表面の平坦化が進み、設けるべきコンタクト孔の深さが半導体チップ内の位置で非常に異なってくるためである。
【０００８】
次に、フォトリソグラフィ技術で光吸収膜が用いられてコンタクト孔が形成される場合を、図５に基づいて説明する（以下、第１の従来例と記す）。図５は、半導体装置の一部断面図である。
【０００９】
図５に示すように、シリコン基板１０１表面に選択的に素子分離絶縁膜１０２が形成される。そして、ＭＯＳトランジスタのソース領域あるいはドレイン領域である拡散層１０３が形成される。また、ゲート絶縁膜を介してシリコン基板１０１上にゲート電極１０４、素子分離絶縁膜１０２上に第１配線層１０５が形成される。
【００１０】
さらに、全面に化学気相成長（ＣＶＤ）法によるシリコン酸化膜の成膜、ＣＭＰ法によるこのシリコン酸化膜の平坦化でもって第１層間絶縁膜１０６が形成される。そして、第２配線層１０７が形成され、上記第１層間絶縁膜の形成方法と同様にして第２層間絶縁膜１０８が形成される。
【００１１】
そして、第２層間絶縁膜１０８表面に光吸収膜１０９が形成される。ここで、光吸収膜１０９は膜厚が２００ｎｍ程度の有機膜である。この光吸収膜１０９上にレジスト膜１１０が形成される。ここで、光吸収膜１０９およびレジスト膜１１０は公知の回転塗布とベーク等の工程を通して形成される。
【００１２】
このレジスト膜１１０に上述した方法でコンタクト孔用のパターン転写が行われ、レジスト開口１１１が形成される。そして、このようなレジスト膜１１０をエッチングマスクにしたドライエッチングで、光吸収膜１０９が開口され、さらに、第１層間絶縁膜と第２層間絶縁膜にコンタクト孔１１２が形成される。
【００１３】
次に、フォトリソグラフィ技術で干渉膜が用いられる場合を、図６に基づいて説明する（以下、第２の従来例と記す）。図６は、図５と同様に半導体装置の一部断面図である。ここで、図５と同様のものは同一符号で示される。
【００１４】
図６に示すように、シリコン基板１０１表面に素子分離絶縁膜１０２、拡散層１０３が形成される。そして、ゲート電極１０４、第１配線層１０５が形成され、第１層間絶縁膜１０６が形成される。さらに、第２配線層１０７、第２層間絶縁膜１０８が形成される。
【００１５】
そして、第２層間絶縁膜１０８表面に干渉膜１１３が形成される。ここで、干渉膜１１３は膜厚が４０ｎｍ程度のシリコン窒化膜である。この干渉膜１１３上にレジスト膜１１０が形成される。ここで、干渉膜１１３はＣＶＤ法で形成される。
【００１６】
このレジスト膜１１０に上述した方法でコンタクト孔用のパターン転写が行われる。このパターン転写でレジスト開口１１１ａ，１１１ｂ，１１１ｃが形成される。そして、図示されていないが、ドライエッチング工程でコンタクト孔が形成される。
【００１７】
【発明が解決しようとする課題】
上述したような従来の技術では、それぞれ次のような問題点が存在する。すなわち、第１の従来例では、図５に示すように、出来上がりのコンタクト孔１１２の寸法がレジスト開口１１１の寸法より大きくなる。例えば、レジスト開口１１１の寸法が０．１３μｍ程度に形成されると、コンタクト孔１１２の寸法は０．２μｍ程度になる。
【００１８】
これは、レジスト膜１１１をエッチングマスクにするドライエッチング工程において、通常のＡＲＣである光吸収膜１０９をドライエッチングする際にレジスト膜１１０もエッチングされるため、ＡＲＣ膜厚が厚い場合にはレジスト開口１１１の寸法が大きくなる。そして、下部の第２、第１層間絶縁膜のドライエッチングでも出来上がりのコンタクト孔１１２の寸法が大きくなる。
【００１９】
このような光吸収膜のサイドエッチングの増加は、光吸収膜の膜厚の低減により減少してくる。ここで、光吸収膜の膜厚低減をしようとすると、光吸収膜の複素屈折率（ｎ＋ｉｋ）のｋ値の増大が必要になる。しかし、ｋ値の増大は上記感光用照射光の反射量の増大を招き、このハレーションにより微細パターンの転写が難しくなる。
【００２０】
また、第２の従来例では、図６に示したように、レジスト膜１１０に形成されるレジスト開口の寸法が、コンタクト孔の形成領域により変化する。すなわち、図６に示すように、第１配線層１０５上に所定の寸法のレジスト開口１１１ａが形成されると、拡散層１０３上にはレジスト開口１１１ａより大きな寸法のレジスト開口１１１ｂが形成される。これに対して、第２配線層１０７上にはレジスト開口１１１ａより小さな寸法のレジスト開口１１１ｃが形成される。
【００２１】
この場合には、感光用照射光は、それぞれ、第１配線層１０５表面、拡散層１０３表面、第２配線層１０７表面で反射する。そして、感光用照射光の入射光と相互干渉するようになる。
【００２２】
この場合に、レジスト膜下の第１あるいは第２層間絶縁膜の膜厚により、上記相互干渉後の感光用照射光の強度が異なってくる。そして、図７に示すように、出来上がりのレジスト開口の寸法は、層間絶縁膜の膜厚と共に周期的に変化するようになる。このようにして、それぞれ寸法の異なるレジスト開口が形成されることになる。そして、このようなレジスト膜をエッチングマスクに層間絶縁膜のドライエッチングがなされると、場所により寸法の異なるコンタクト孔が形成されるようになる。
【００２３】
本発明の目的は、半導体素子の微細寸法パターンを形成する方法において、前述の問題点を解決し、コンタクト孔のような微細パターンを簡便にしかも高精度に形成する方法を提供することにある。
【００２４】
【課題を解決するための手段】
このため半導体基板上に絶縁膜を形成する工程と、ＡｒＦのエキシマレーザ光の感光用照射光に対応する感光性レジスト膜をパターニングするフォトリソグラフィ工程で用いられ、前記感光用照射光の反射防止膜を、反射率が高い反射層と、前記感光用照射光に対する複素屈折率（ｎ＋ｉｋ）のｋ値が大きく、前記反射層上に積層し、前記感光用照射光の前記反射層表面からの反射光の強度とその表面からの反射光の強度とが同じでありかつ位相が半波長分ずれている干渉層とで構成し、前記絶縁膜上に形成する工程と、前記反射防止膜上に前記感光性レジスト膜を形成し所定の形状にパターニングする工程とを含み、前記反射層が導電体で構成されており、前記パターニングした感光性レジスト膜をマスクにして前記反射防止膜と前記絶縁膜とをドライエッチングし前記絶縁膜にコンタクト孔を形成する工程と、前記感光性レジスト膜と干渉層とを除去する工程と、前記反射層をパターニングし配線層の一部とする工程と、を含む。
【００２６】
また、前記干渉層はシリコン酸化膜、シリコン窒化膜あるいはシリコンオキシナイトライド膜で構成される。
【００２９】
本発明では、反射防止膜は積層する反射層と干渉層とで構成される。そして、フォトリソグラフィ技術の露光工程で、感光用照射光は反射層表面で反射し上記干渉層表面での反射光と相互に干渉し消滅するようになる。このような積層膜構造は、感光用照射光に対して透明な層間絶縁膜上でも反射防止膜として効果的に機能する。そして、半導体装置の層間絶縁膜に微細なコンタクト孔が高精度に形成できるようになる。
【００３０】
【発明の実施の形態】
次に、図面を参照して本発明の詳細な説明を行う。図１乃至図３は、本発明の第１の実施の形態を説明するための図である。ここで、図１はコンタクト孔形成領域の半導体装置の断面図である。そして、図２乃至図３は、フォトリソグラフィの露光時の感光用照射光の反射率を示すグラフである。
【００３１】
図１に示すように、シリコン基板１表面に絶縁膜を介して配線層２が形成され、全面にシリコン酸化膜でもって層間絶縁膜３が形成される。ここで、層間絶縁膜３の表面はＣＭＰ法等で平坦化されている。
【００３２】
次に、層間絶縁膜３表面に光の反射層４が形成される。この反射層４は膜厚２０ｎｍ程度の無定形のシリコン薄膜である。ここで、反射層４であるシリコン薄膜にはリンあるいはヒ素等の不純物が含まれていてもよい。
【００３３】
そして、この反射層４上に積層するように光の干渉層５が形成される。ここで、干渉層５は、膜厚３０ｎｍのＡＲＣである。このようにして、本発明では、積層する反射層４と干渉層５とで反射防止膜６が形成される。
【００３４】
そして、この反射防止膜６上にレジスト膜７が形成される。ここで、レジスト膜７は公知の回転塗布とベーク等の工程を通して形成される。このレジスト膜７に上述した方法でコンタクト孔用のパターン転写が行われ、レジスト開口８が形成される。
【００３５】
このような方法であれば、シリコン基板１上、配線層２上に関係なく同一寸法のレジスト開口８が形成されるようになる。この理由について図２と図３に基づいて説明する。図２および図３は、本発明の反射防止膜を用いる場合の、感光用照射光の反射率と層間絶縁膜であるシリコン酸化膜との関係を示すシミュレーション結果である。ここで、反射防止膜のうち反射層（シリコン薄膜）の膜厚をパラメータとして示している。
【００３６】
上記シミュレーションは、図１の構造に即して行われている。すなわち、図２の模式図に示されているように、シリコン基板上にシリコン酸化膜が形成され、このシリコン酸化膜上に反射層（シリコン薄膜）と干渉層（膜厚３０ｎｍのＡＲＣ）とが積層して形成されている。そして、レジスト膜が形成され、ＡｒＦのエキシマレーザ光（波長：１９３ｎｍ）で露光がなされる。
【００３７】
図２に示されるように、反射層の膜厚が５ｎｍの場合には、露光時の感光用照射光の反射率は、シリコン酸化膜の厚さに従って周期的に変動する。そして、反射層の膜厚が大きくなると、例えば、膜厚２０ｎｍ程度になると、反射率はシリコン酸化膜の厚さに依存せずほぼゼロになる。このために、図１で説明したようにレジスト開口の寸法は、反射防止膜下の層間絶縁膜の膜厚に依存せず一定となる。そして、ドライエッチング工程を通して、コンタクト孔の深さに依存しないで開口寸法の一定なコンタクト孔が形成できるようになる。
【００３８】
ここで、感光用照射光の反射層表面からの反射光の強度と干渉層表面からの反射光の強度とが同じであり、そして、これらの反射光の位相が感光用照射光の半波長分ズレていると非常に効果的となる。この場合には、感光用照射光は反射層表面で反射し上記干渉層表面での反射光と相互に干渉し消滅するようになる。
【００３９】
これに対して、図３に示すように、上記の構造で反射層のない場合、すなわち第２の従来例に相当する場合では、感光用照射光の反射率はシリコン酸化膜の厚さにより周期的に変動するようになる。このために、ドライエッチング工程を通して、コンタクト孔の深さにより異なる開口寸法のコンタクト孔が形成されるようになる。
【００４０】
次に、図４に基づいて本発明の第２の実施の形態を説明する。ここで、図４は、従来の技術で説明したのと同様な半導体装置の一部断面図である。
【００４１】
図４に示すように、導電型がｐ型のシリコン基板１１表面に選択的に素子分離絶縁膜１２が形成される。そして、ＭＯＳトランジスタのソース領域あるいはドレイン領域であり導電型がｎ型の拡散層１３が形成される。また、ゲート絶縁膜を介してシリコン基板１１上にゲート電極１４、素子分離絶縁膜１２上に第１配線層１５が形成される。ここで、ゲート電極１４および第１配線層１５はタングステンポリサイドで構成される。
【００４２】
さらに、第１の従来例で説明したように、表面の平坦化された第１層間絶縁膜１６が形成され、第２配線層１７が形成される。ここで、第２配線層１７はアルミ金属で構成される。そして、上記第１層間絶縁膜の形成方法と同様にして第２層間絶縁膜１８が形成される。
【００４３】
そして、第２層間絶縁膜１８表面に本発明の反射層４と干渉層５とで反射防止膜６が形成される。ここで、反射層４は膜厚１０ｎｍ程度の窒化チタン膜で構成され、干渉層５は膜厚２５ｎｍのシリコン窒化膜で構成される。
【００４４】
次に、反射防止膜６上にレジスト膜７が形成される。そして、このレジスト膜７に上述した方法でコンタクト孔用のパターン転写が行われ、レジスト開口８が形成される。このようなレジスト膜７をエッチングマスクにしたドライエッチングで、反射防止膜６が開口され、さらに、第１層間絶縁膜と第２層間絶縁膜にコンタクト孔１９が形成される。
【００４５】
このようにして、一度のフォトリソグラフィ工程と一度のドライエッチング工程とでもってコンタクト孔が形成できるようになる。
【００４６】
次に、図示していないが、レジスト膜７が公知のアッシング法で除去され、干渉層５も除去される。そして、コンタクト孔１９内に埋め込まれるようにして、反射層４上にタングステンのような金属膜が堆積される。さらには、この金属膜と反射層とがパターニングされ上層の配線層が形成される。
【００４７】
また、上記のドライエッチグ工程では、レジスト膜７をエッチングマスクにしたドライエッチングで、反射防止膜６が開口され、次にレジスト膜７がアッシングで除去される。そして、反射防止膜６をエッチングマスクにして、第２層間絶縁膜１８と第１層間絶縁膜１６とがドライエッチングされ、コンタクト孔１９が形成されてもよい。
【００４８】
この場合には、第２層間絶縁膜１８が上記アッシング工程に弱く比誘電率の小さな有機絶縁膜で構成される場合に効果的となる。
【００４９】
以上の実施の形態では、本発明がコンタクト孔あるいはスルーホール形成に適用される場合について説明された。本発明はこれに限定されるものでなく、その他の半導体素子の構成要素、例えばハードマスクを用いる配線層の形成にも同様に適用できることに言及しておく。
【００５０】
そして、本発明の反射層としては、感光用照射光がＫｒＦのエキシマレーザ光となる場合には、Ｐｏｌｙ−Ｓｉ、ＷＳｉ、Ｗ、Ａｌ系合金、Ｃｕ、Ｔｉが使用できる。また、感光用照射光がＡｒＦのエキシマレーザ光となる場合には、Ｐｏｌｙ−Ｓｉ、ＷＳｉ、Ａｌ系合金が使用できる。
【００５１】
また、干渉層としては、その他、ＳｉＯＮ膜、アモルファスカーボン膜が使用できることにも言及しておく。
【００５２】
また、本発明は、感光用照射光がＦ_２のエキシマレーザ光となる場合でも同様に適用できるものである。
【００５３】
【発明の効果】
以上に説明したように、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、フォトリソグラフィ技術の露光工程で用いる感光用照射光の反射防止膜を反射層とこの反射層上に積層する干渉層とで構成して上記絶縁膜上に形成する工程と、このような反射防止膜上に感光性レジスト膜を形成し所定の形状にパターニングする工程とを含む。そして、感光用照射光は反射層表面で反射し上記干渉層表面での反射光と相互に干渉し消滅するようになる。
【００５４】
また、本発明の半導体装置の製造方法は、上記反射層を導電体で形成し、パターニングした感光性レジスト膜をマスクにして反射防止膜と前記絶縁膜とをドライエッチングし上記絶縁膜にコンタクト孔を形成する工程と、上記感光性レジスト膜と干渉層とを除去した後上記反射層をパターニングし配線層の一部とする工程とを含む。
【００５５】
このために、感光用照射光に対して透明な層間絶縁膜上でも反射防止膜として効果的に機能し、半導体装置の層間絶縁膜に微細なコンタクト孔が高精度に形成できるようになる。
【００５６】
また、層間絶縁膜に形成されるコンタクト孔の深さに依存しないで、開口寸法が一定になるコンタクト孔の形成が容易になる。
【００５７】
このようにして、本発明は、半導体素子の微細化による半導体装置の高集積化および高速化を促進するようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半導体装置の一部断面図である。
【図２】上記実施の形態の効果を説明するためのシミュレーション結果のグラフである。
【図３】上記実施の形態を説明するためのシミュレーションのグラフである。
【図４】本発明の第２の実施の形態を説明するための半導体装置の一部断面図である。
【図５】第１の従来例を説明するための半導体装置の一部断面図である。
【図６】第２の従来例を説明するための半導体装置の一部断面図である。
【図７】第２の従来例でレジスト開口寸法の変動を説明するためのグラフである。
【符号の説明】
１，１１，１０１シリコン基板
２配線層
３層間絶縁膜
４反射層
５干渉層
６反射防止膜
７，１１０レジスト膜
８，１１１，１１１ａ，１１１ｂ，１１１ｃレジスト開口
１２，１０２素子分離絶縁膜
１３，１０３拡散層
１４，１０４ゲート電極
１５，１０５第１配線層
１６，１０６第１層間絶縁膜
１７，１０７第２配線層
１８，１０８第２層間絶縁膜
１９，１１２コンタクト孔
１０９光吸収膜
１１３干渉膜

Claims

半導体基板上に絶縁膜を形成する工程と、ＡｒＦのエキシマレーザ光の感光用照射光に対応する感光性レジスト膜をパターニングするフォトリソグラフィ工程で用いられ、前記感光用照射光の反射防止膜を、反射率が高い反射層と、前記感光用照射光に対する複素屈折率（ｎ＋ｉｋ）のｋ値が大きく、前記反射層上に積層し、前記感光用照射光の前記反射層表面からの反射光の強度とその表面からの反射光の強度とが同じでありかつ位相が半波長分ずれている干渉層とで構成し、前記絶縁膜上に形成する工程と、前記反射防止膜上に前記感光性レジスト膜を形成し所定の形状にパターニングする工程とを含み、前記反射層が導電体で構成されており、前記パターニングした感光性レジスト膜をマスクにして前記反射防止膜と前記絶縁膜とをドライエッチングし前記絶縁膜にコンタクト孔を形成する工程と、前記感光性レジスト膜と干渉層とを除去する工程と、前記反射層をパターニングし配線層の一部とする工程と、を含むことを特徴とする半導体装置の製造方法。
前記反射層がシリコン薄膜あるいは窒化チタン薄膜で構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
前記干渉層がシリコン酸化膜、シリコン窒化膜あるいはシリコンオキシナイトライド膜で構成されることを特徴とする請求項１または請求項２のうち１つの請求項に記載の半導体装置の製造方法。