KR100295426B1 - 배선형성방법 - Google Patents

배선형성방법 Download PDF

Info

Publication number
KR100295426B1
KR100295426B1 KR1019980026620A KR19980026620A KR100295426B1 KR 100295426 B1 KR100295426 B1 KR 100295426B1 KR 1019980026620 A KR1019980026620 A KR 1019980026620A KR 19980026620 A KR19980026620 A KR 19980026620A KR 100295426 B1 KR100295426 B1 KR 100295426B1
Authority
KR
South Korea
Prior art keywords
film
wiring
pattern
antireflection film
material layer
Prior art date
Application number
KR1019980026620A
Other languages
English (en)
Other versions
KR19990013545A (ko
Inventor
스구루 다바라
히로시 나카야
Original Assignee
우에시마 세이스케
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우에시마 세이스케, 야마하 가부시키가이샤 filed Critical 우에시마 세이스케
Publication of KR19990013545A publication Critical patent/KR19990013545A/ko
Application granted granted Critical
Publication of KR100295426B1 publication Critical patent/KR100295426B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Abstract

WSi2로 만들어진 배선물질층(14)을 반도체 기판(10)을 덮는 절연막 위에 형성한 후에, TiON 또는 TiN 으로 된 제1반사방지막(16), 유기물질로 된 제2반사방지막(18)을 차례로 상기 배선물질층위에 형성한다. 레지스트 패턴(20a 내지 20c)은 포토 리소그라피에 의해 상기 제2반사방지막(18)위에 형성된다. 제1반사방지막(16)이 상기 레지스트 패턴(20a 내지 20c) 및 제2반사방지막(18)의 패턴(18a 내지 18c)을 마스크로 하여 드라이 에칭 처리된 후에, 제2반사방지막(18)은 상기 레지스트 패턴(20a 내지 20c)을 마스크로 사용하여 드라이 에칭 처리된다. 배선물질층(14)의 드라이 에칭 처리는 레지스트 패턴(20a 내지 20c), 제2반사방지막의 패턴(18a 내지 18c) 및 제1반사방지막의 패턴(16a, 16b)을 마스크로 하여 수행된다. 레지스트 패턴(20a 내지 20c) 및 제2반사방지막(18)의 패턴(18a 내지 18c)이 제거된다. 적층막들은 각각이 배선물질층(14)의 패턴 중 하나 및 제1반사방지막(16)의 패턴 중 하나를 포함하며, 배선층을 형성한다. 레지스트 패턴(20a 내지 20c) 및 제2반사방지막(18)의 패턴은 제1반사방지막(16)의 에칭 처리 후에 제거될 수 있으며, 배선물질층(14)은 상기 제1반사방지막(16)을 마스크로 사용하여 에칭 처리될 수 있다.

Description

배선 형성 방법{WIRING FORMING METHOD}
본 발명은 LSI등에서의 미세 배선을 형성하는 데 적합한 배선형성방법에 관한 것이며, 특히, 레지스트 층 아래의 배선막 위에 반사방지막을 형성하는 것에 의해 배선 패터닝의 치수정밀도를 향상시키는 배선형성방법에 관한 것이다.
반도체 집적회로를 제조하는 데는 배선을 형성하는 공정이 필수적이다. 이러한 배선형성공정은 집적도를 향상시킴에 따라 보다 복잡해지며, 미세한 배선의 형성과 다층의 배선 형성이 요구되게 된다. 반도체 기판에 격리지역(isolation regions)과 다수의 소자를 형성한 후에, 이러한 다수의 소자를 상호 접속하기 위한 배선을 형성한다. 배선 패턴은 배선층을 성장시키는 것에 의해 형성되고, 레지스트 패턴을 이 배선층 위에 형성하고, 마스크로서 레지스트 패턴을 사용하여 배선층을 에칭한다. 그러나, 이 배선층이 형성되는 베이스가 평탄하지 못하다면, 배선층의 표면 역시 평탄하지 못하게 되고 오목 볼록한 부분(요철부분)을 가지게 된다. 일반적으로, 이 배선층은 빛, 특히, 단파장 광선에 대해 반사율이 크다.
배선층의 평탄하지 못한 표면 위에 레지스트 층을 도포하고, 이 레지스트 층을 노광하면, 배선층으로부터 광선이 반사되는 문제가 발생한다.
배선층 표면의 오목부는 오목거울을 형성하고, 이 오목 거울로부터 반사된 광선은 노광되지 않은 지역에서 집광될 수 있다( 헐레이션 현상: halation).이 헐레이션 현상은 배선 패턴을 두껍게 하거나 얇게 하며, 또는 배선을 단선시키거나분리된 지점(spot)을 형성시킨다.
배선층 표면의 볼록부는 볼록거울을 형성할 수 있으며, 볼록 거울로부터 반사된 광선은 노광되지 않은 지점으로 확산될 수 있으며, 이러한 현상은 노광 정밀도를 떨어뜨린다.
이러한 현상은, 레지스터 층을 노광시키는 시간에서 표면 아래로부터의 반사를 줄이는 것으로 저감시킬 수 있다.
반사율이 큰 배선 물질층 위에, 포토-리소그라피 처리(photolithography)에 의해 소망하는 패턴을 가지는 레지스트 층을 형성하는 경우에는, 레지스트 층 아래(배선물질층 위에)에 반사방지막을 제공하여서, 배선물질층으로부터의 광선의 반사를 억제에 의해 패턴 전사(pattern transfer)의 정밀도를 향상시키도록 하는 방법이 알려져 있다.
그래서, 이러한 종류의 반사방지막으로서는, TiON, TiN, SiON, SiN 등의 무기계열의 단층막이 사용되는 경우가 많지만, 도포 등의 간단한 공정에서 막을 형성할 수 있는 유기계열의 단층막이 사용되는 경우도 있다(예를 들면, 일본특허공개 제61-231182호, 제62-62523호, 제62-63427호).
반사방지막으로서 TiON(또는 TiN)의 단층막을 사용하는 경우, 원자외선 노광으로 사용되는 KrF 엑시머 레이저광의 파장(248nm)에 대하여 반사방지효과가 충분하지 않다.
도 13은, 막 두께에 대한 반사율의 의존성을 도시한 것이며, 이 의존성은WSi2(규화 텅스텐)층 위에 제공되는 TiON 막에 대해서 컴퓨터 시뮬레이션을 행하여 얻은 것이다.
다층 구조의 반사특성(reflectivity)은 다음의 조건에서 컴퓨터 시뮬레이션으로 얻어진다. 기판 위에 m~개의 층이 적재되었다. 최상층은 대기( n_0 `=`1~, k_0`=`0~) 중에 노출되며 제1층이라고 한다.
그 아래층은 제2층, 제3층, ... 및 제m~층이라고 한다. 이 기판은 소위 (m+1~)층이다. 제i층 복소 굴절률(complex refrective index :)의 실수부와 허수부를 각각 n_i~와 k_i~라고 하자. 그러면. 이 복소 반사율은 r`이라 표기하고, 복소 투과율은 t~라고 표기한다. 최상부면, 제1경계면, 제2경계면, 제3 경계면...에서의 복소 반사율은 각각 r_0`, r_1, r_2~, r_3~... 등으로 표기되고, 기판면에서의 복소 반사율은 r_m`으로 표기한다. 제1경계면, 제2경계면, 제3경계면... 에서의 복소 투과율은 각각 t_1`, t_2`, t_3`...로 표기하고, 기판 표면에서의 복소 투과율은 t_m`으로 표기한다. 이러한 표기는 도 14에 도시된다.
기판 표면 위에서의 반사 강도 R_m~는 다음의 수학식 1과 같다.
j번째 층의 복소 반사율 r_j-1`은 다음의 수학식 2와 같이 기술된다.
여기서,,
n_0 =1~,
,
lambda` : 파장
d = 층의 두께
채택된 시뮬레이션은 r_m`을 대입하여서, r_m-1`을 얻고, 그리고 r_m-1`을 대입하여서 r_m-2`를 얻고, ... r_1`을 대입하여서 r_0~를 얻는다.
반사 강도는 다음 수학식 3과 같다.
R_i = vert r_i vert ^2`
이 경우에서의 시뮬레이션 조건은 다음과 같다.
광선의 파장 : 248 nm
TiON 막의 굴절률 "n~" 및 감쇠 계수(extinction coefficient) "k`" :
n = 2.28 , k` = 1.5
WSi2층의 굴절률 "n`" 및 감쇠 계수 "k~" :
n = 2.5 , k` = 3.15
TiON / WSi2경계에서의 반사율 : 54.9%
도 13에 명백히 기재된 것처럼, 막의 두께가 비록 최적값으로 설정된 경우에도, 반사율은 단지 30%정도로 감쇠될 뿐이며, 그러므로 광선의 반사를 방지하는 효과는 만족스럽지 못하다.
반사방지막으로 SiON(또는 SiN)의 단일막을 사용하는 경우, 막 형성에는 CVD(chemical Vapor Deposition)장치가 요구되어, 단순화에서 결점이 된다. 만일 이상적인 굴절률 및 감쇠 계수를 갖는 막을 추구한다면, 막 두께의 균일성과 생산성 모두를 실현하는 것이 어렵게 된다.
반사방지막으로 유기물 계통의 단일막을 사용하는 경우에, 배선 패턴의 크기의 정밀도가 저하된다.
이 유기물 계통의 반사방지막은, 레지스트와 동일한 종류의 유기물질로 만들어진다. 주성분으로 산소를 포함하는 에칭 가스가 이 유기물 막의 드라이 에칭(dry etching)에서 자주 사용된다. 이 유기물질 반사방지막은 레지스트 층을 형성한 이후에 레지스트 패턴을 마스크로 사용하는 이방성(anisotropic) 드라이 에칭 처리에 사용될 때, 반사방지막뿐만 아니라, 레지스트 층 역시 에칭된다. 도 12에 도시된 필름 두께 범위(B)에서, 반사방지막은 두껍고, 따라서 에칭에 소요되는 시간이 길다. 이 때문에, 레지스트 층에서 시프트(shift)의 양(얇게 하는 양)이 크고, 그 결과 배선 패턴의 치수의 정밀도가 저하한다.
도 12는, 필름 두께에 대한 반사율의 의존도를 보여주는 도면이다. 이 의존도는 WSi2층위에 제공된 유기물 반사방지막 Q에 대해서 컴퓨터 시뮬레이션을 실행하여 얻어진다. 이 유기물 반사방지막 Q는 주 파장이 248nm인 KrF 엑시머 레이저 광선을 효과적으로 흡수하는 유기물 그룹을 포함하는 측방 사슬(side chain)을 가지는 아크릴 산 (acrylic acid) 수지로 형성될 수 있다. 예를 들면, 다음의 화학식 1과 같다.
야기서 R은 파장이 248nm인 광선을 흡수하는 부분이며, 예를 들면, 다음의 화학식 2에 예시된 것과 같은 것이다.
x = 10 몰% 내지 80몰% 이고, y = 20 몰 % 내지 90몰%이다.
컴퓨터 시뮬레이션은 전술한 공식을 사용한다. 이 경우에, 시뮬레이션 조건은 다음과 같다.
광선의 파장 : 248nm
막 Q의 굴절률 "n~" 및 감쇠 계수(extinction coefficient) "k`" :
n = 1.654 , k` = 0.23
WSi2층의 굴절률 "n`" 및 감쇠 계수 "k~" :
n = 2.5 , k` = 3.15
TiON / WSi2경계에서의 반사율 : 54.9%
도 2로부터, 예를 들면, 막 두께 범위 A에서 막 두께의 변화에 대한 반사율의 변화가 고려될 수 있다. 보통의 경우, 배선이 형성되는 표면은 평탄하지 않으며, 오목 볼록한 부분은 가지며, 유기물질 반사방지막이 회전 도포법(spin coating) 등의 방법으로 이러한 표면 위에 형성된다.
볼록한 부분의 상부에 위치하는 반사방지막의 일 부분과, 오목한 부분의 바닥부위에 위치하는 반사방지막의 다른 부분은 두께 면에서 서로가 많이 다르다.
이 경우에, 유기물 반사방지막이 범위 A 같은 막 두께 범위 내에서 형성될 때, 반사율 변화가 너무 커서 정밀한 패턴의 전사 정밀도가 떨어지게 된다.
이러한 점을 고려해서, 유기물질 반사방지막은 반사율 변화가 작은 범위 B 와 같은 막 두께의 범위 내에서 형성된다. 그러나, 막 두께 범위B에서, 반사방지막은 약 100nm의 큰 두께를 가진다.
유기물질 반사방지막은 비 평탄별 위에 회전 도포법 등의 방법으로 형성되며, 표면의 볼록부 상부에 위치하는 반사방지막의 부분과, 표면의 오목부 하부에 위치하는 반사방지막의 다른 부분은 서로 많이 다르다. 이 반사방지막을 레지스트 층 등을 마스크로 하여 이방성 드라이 에칭 처리시키는 것에 의해서, 볼록부 또는 높은 위치부의 상부, 그리고 오목부 또는 낮은 위치부의 바닥으로부터 반사방지막을 완전히 제거하기 위해서는, 반사방지막이 상대적으로 얇은 볼록부 또는 높은 위치부의 상부에 배선물질층이 나타난 후, 이 배선물질층이 반사방지막이 상대적으로 두꺼운 낮은 위치부 또는 오목부의 바닥에도 나타날 때까지 과도한 에칭 처리가 균일하게 수행된다. 이러한 이유로, 레지스트 층의 크기에서의 시프트 양이 증가되고, 배선 패턴의 치수 정밀도가 떨어지게 된다.
그러므로, 본 발명의 목적은, 배선 패턴의 치수정밀도를 개선할 수 있는 배선 형성방법을 제공하는 것이다.
도 1은, 본 발명의 제 1 실시예의 배선 형성 방법에 따른 배선물질층을 형성하는 단계를 보여주기 위한 기판의 단면도,
도 2는, 도 1 단계에 이어서, 제1반사방지막을 형성하는 단계를 보여주기 위한 기판의 단면도,
도 3은, 도 2의 단계에 이어서, 제2반사방지막을 형성하는 단계를 보여주기 위한 기판의 단면도,
도 4는, 도 3의 단계에 이어서, 레지스트 층을 형성하는 단계를 보여주기 위한 기판의 단면도,
도 5는, 도 4의 단계에 이어서, 제2반사방지막에 드라이 에칭 처리를 수행하는 단계를 보여주기 위한 기판의 단면도,
도 6은, 도 5의 단계에 이어서, 제1반사방지막에 드라이 에칭 처리를 수행하는 단계를 보여주기 위한 기판의 단면도,
도 7은, 도 6의 단계에 이어서, 배선물질층을 드라이 에칭 처리하는 단계를 보여주기 위한 기판의 단면도,
도 8은, 도 7의 단계에 이어서, 레지스트 층과 제2반사방지막을 제거하는 단계를 보여주기 위한 기판의 단면도,
도 9는, 본 발명의 제 2 실시예의 배선 형성방법에 따라, 도 6의 단계에 이어서, 레지스트 층과 제2반사방지막을 제거하는 단계를 보여주기 위한 기판의 단면도,
도 10은, 도 9의 단계에 이어서, 배선물질층에 드라이 에칭 처리를 시행하는 단계를 보여주기 위한 기판의 단면도,
도 11은, 드라이 에칭 처리를 위해 사용하는 ECR 형식의 플라즈마 에칭처리 장치를 도시하는 단면도,
도 12는, 필름의 두께에 대한 반사율의 의존성을 도시하는 그래프이며, 이때, 이 의존성은 TiON필름 및 이 TiON필름 위에 적층된 유기물질 반사방지막을 포함하는 적층막 R과 유기물질 반사방지막 Q에 대하여 컴퓨터 시뮬레이션을 행하여 얻어지는 것이다. 또한
도 13은, 막 두께에 대한 반사율의 의존성을 도시하는 그래프이며, 이때의 의존성은 TiON 막에 대하여 컴퓨터 시뮬레이션을 수행하여 얻어진다. 그리고,
도 14는, 컴퓨터 시뮬레이션에서 사용되는 다층구조의 모델의 설명하는 다이어 그램이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 절연막
14 : 배선물질층 16, 18 : 반사방지막
20a 내지 20c : 레지스트 층 22a 내지 22c : 배선층
본 발명의 일 측면에 따르면, 기판의 주면 중 하나의 면을 덮는 절연막 위에 배선물질층을 형성하는 단계와; 상기 배선물질층의 위에 TiON 또는 TiN 중 하나로 된 제1반사방지막을 형성하는 단계와; 상기 제1반사방지막에 유기물질로 된 제2반사방지막을 중첩 형성하는 단계와; 상기 제1반사방지막과 제2반사방지막을 포함하는 적층막 위에 레지스트 층을 형성하는 단계와; 상기 레지스트 층을 사전 설정된 배선 패턴에 따라 노광하는 단계와; 노광된 레지스트 층을 현상하여 레지스트 패턴을 형성하는 단계와; 상기 레지스트 패턴에 대응하는 제2반사방지막의 패턴을 남기도록, 상기 레지스트 층을 마스크로 사용하는 이방성 드라이 에칭처리에 의해 상기 제2반사방지막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 배선 형성 방법을 제공한다.
이 방법에 따르면, TiON 또는 TiN으로 된 제1반사방지막을 유기물질로 된 제2반사방지막의 하부에 제공하므로, 제2반사방지막의 두께를 줄일 수 있게된다. 또한, 이 제2반사방지막의 두께에서의 감소는 레지스트 패턴을 마스크로 사용하여제2반사방지막을 드라이 에칭 처리하는 데 요구되는 시간을 줄일 수 있다. 따라서, 레지스트 패턴의 치수에서의 시프트 양이 줄게되어 배선 패턴의 치수정밀도를 높일 수 있다.
제1반사방지막 및 그 아래 형성된 배선물질층은 마스크로서 제2반사방지막의 패턴 및 레지스트 패턴을 사용하여 선택적으로 에칭될 수 있다.
제1반사방지막의 패턴을 형성하기 위하여, 제1반사방지막은 마스크로서 제2반사방지막의 패턴 및 레지스트 패턴을 사용하는 이방성 드라이 에칭 처리에 의해 선택적으로 제거될 수 있으며, 그 후, 레지스트 패턴 및 제2반사방지막이 제거될 수 있다. 제1반사방지막의 패턴은 이후의 에칭처리에서 마스크로 사용될 수 있다.
레지스트 층은 제1반사방지막 및 제2반사방지막을 에칭할 때, 마스크로서 기능 하는 얇은 것이면 족하다. 레지스트 층을 얇게 하는 것이 가능하므로, 레지스트 층에 배선패턴을 전사할 때의 해상도를 향상시킬 수 있으며, 초점 심도를 레지스트 층 두께보다 충분히 크게 할 수도 있게 되어, 미세한 배선 패턴을 정밀도를 높여서 레지스트 층으로 전사하는 것이 가능하게 된다.
이상과 같이, TiON(또는 TiN)막 및 그 위에 적층 형성된 유기 물질 반사방지막을 포함하는 적층막은 레지스트 층 아래에 제공되는 반사방지막으로 사용되며, 이것은 상기 유기물질 반사방지막을 얇게 형성할 수 있도록 하고, 그래서 유기물질 반사방지막을 에칭할 때, 레지스트 층의 치수에서의 시프트 양을 저감하는 것이 가능하고, 그 결과 배선 패턴의 치수 정밀도를 향상시키는 것이 가능하게 된다.
레지스트 층과 유기물질 반사방지막의 패턴을 제거한 후에, TiON(또는 TiN)막의 패턴을 마스크로 하여서 배선물질층을 에칭 처리하는 것이 가능하다. 이는 레지스트 층을 얇게 하여, 미세 배선 패턴의 레지스트 층으로의 전사의 정밀도를 향상시키고, 그 결과 배선 형성의 생산성을 높이도록 한다.
이하, 본 발명의 배선 형성방법을 첨부된 도면을 참고하여 설명하도록 한다.
도 1 내지 도 8은, 본 발명의 제 1 실시예에 따른 배선 형성방법을 설명하는 도면이다. 다음의 단계 (1) 내지 (8)은 도 1 및 도 8에 각각 도시된 것에 대응하는 것이며, 이하 각 단계를 순차적으로 설명한다.
(1) 구멍(11)을 가지는 실리콘 산화 절연막(12)이 실리콘 등으로 만들어진 반도체 기판(10)의 표면 위에 LOCOS(Local Oxidation of Silicon : 실리콘의 국소 산화)에 의해 형성된다. 절연막(12)에 의해 다른 소자로부터 분리되도록, 게이트 산화막(13)이 트랜지스터를 위한 구멍(11) 내에 열산화(thermal oxidation)에 의해 형성된다. 게이트 전극과 게이트 배선을 형성하기 위한 배선물질층(14)이 기판 표면 위에 형성된다. 배선물질층(14)으로는, 그 위에, 예를 들면 다결정 실리콘(poly silicon) 층(14a) 및 WSi2층(14b) 등이 쌓여져 형성된 적층막(WSi2/다결정실리콘 형태의 폴리사이드 층)을 형성하는 것이 가능하다.
(2) 배선물질층(14)의 위에 TiON(또는 TiN)으로 된 제 1의 반사방지막(16)을 스퍼터링(sputtering) 방법 등으로 형성한다. 반사방지막(16)의 두께는 약 40nm로하는 것이 가능하다.
(3) 제2반사방지막(유기물질 반사방지막)(18)은 유기물질로 만들어지는 데, 회전 도포법(spin coating method)으로 반사방지막(16) 위에 형성된다.
반사방지막의 두께는 예를 들면 약 45nm이다. 반사방지막은 248nm의 광선을 흡수하는 전술한 측방 사슬을 가지는 아크릴 중합체(acrylic polymer)일 수 있다.
(4) 반사방지막(18)의 위에 레지스트 층이 도포되고, 레지스트 패턴(20a 내지 20c)이 소망하는 배선 패턴에 따라 포토-리소그라피(photolithography)에 의해 형성된다. 즉, 레지스트 층이 반사방지막(18) 위에 회전 도포법 등에 의해 0.5㎛이상의 두께로 형성된 후에, 배선 패턴이 KrF 엑시머 레이저 광을 광원으로 하는 원자외선 노광장치를 사용하여 포토 마스크로부터 레지스트 층에 전사된다. 이때, 반사방지막(16, 18)의 적층막이 막(16)과 배선물질층(14)과의 경계면으로부터 광반사를 억제하므로, 레지스트 층으로의 패턴 전사의 정밀도가 향상된다. 이 노광 후에, 레지스트 층은 현상되어 레지스트 패턴을 얻을 수 있다.
도 12에는, 이 막 두께에 대한 반사율의 의존성(R)이 도시되어 있다. 이 경우 의존성은 WSi2층 위에 제공되는 적층막(R)에 대해서 컴퓨터 시뮬레이션을 형성하여 얻은 것이다. 이 경우, 적층막(R)은 반사방지막(16)에 대응하는 TiON 막과, 이 TiON막에 중첩되어 형성되는 상기 반사방지막에 대응하는 유기물질 반사방지막을포함한다.
전술한 것과 같은 조건에서 컴퓨터 시뮬레이션이 이루어 졌다. TiON막은 그 것이 40nm의 두께를 가질 때 동일한 효과를 가지므로, TiON막의 두께는 40nm로 고정되었다. 유기물질막의 두께는 0 내지 150nm의 범위에서 가변되었다. 도 12의 가로 좌표는 유기물질막(18)의 두께를 표현한다. 이 컴퓨터 시뮬레이션은 다음의 조건에서 이루어진 것이다.
광선의 파장 : 248nm
막(16)에 대응하는 TiON막의 굴절률 "n~" 및 감쇠 계수 "k`" :
n = 2.28 , k` = 1.5
막(18)에 대응하는 유기물질막의 굴절률 "n~" 및 감쇠 계수 "k`" :
n = 1.654 , k` = 0.23
WSi2층(14b)의 굴절률 "n`" 및 감쇠 계수 "k~" :
n = 2.5 , k` = 3.15
TiON / WSi2경계에서의 반사율 : 54.9%
도 12에 의하면, A 및 B의 어느 하나의 막 두께 범위에서도, 유기물질 반사방지막 Q에 비해서 적층막 R의 쪽이 막 두께의 변화에 대한 반사율의 변동이 적고, 또한 A에 의한 막 두께 범위에서는, 유기물질 반사방지막Q에 비해서 적층막R 쪽이 반사율이 낮은 것을 알 수 있다.
이상의 실시예에서는, B와 같은 막 두께 범위에서 막(16, 18)의 적층막을 형성하였으므로, 배선물질층(14) 표면이 평탄하지 못해서 적층막의 두께가 변동하더라도, 반사율의 변동이 적고, 패턴의 전사 정밀도가 양호하게 된다. 적층막을 얇게 하고자 소망할 때에는, 막(16, 18)을 포함하는 적층막이 범위 A 같은 막 두께 범위 내에서 형성될 수 있다.
레지스트 층의 노광처리가 종료한 후, 레지스트 층에 현상 처리를 행하는 것에 의해서, 소망하는 배선 패턴에 대응하는 레지스트 패턴(20a 내지 20c)을 얻는다.
(5)레지스트 패턴을 마스크로 이용하는 이방성 드라이 에칭 처리에 의해서, 반사방지막(18)을 선택적으로 제거하여, 레지스트 패턴(20a 내지 20c)에 대응하는 반사방지막(18)의 일부분(18a 내지 18c)을 남긴다. 반사방지막(18)의 드라이 에칭은 산소 및/또는 질소 플라즈마를 사용하거나 또는 염소 플라즈마를 사용하여 행할 수 있다.
일 예로서, 반사방지막(18)의 드라이 에칭은, 도 11에 도시한 전자가속공명장치(Electron Cyclotron Resonance : ECR)방식 플라즈마 에칭 처리장치를 사용하여 수행된다.
도 11에 도시한 에칭 처리장치에서, 반도체 기판(10) 등과 같은 처리될 웨이퍼를 지지하는 웨이퍼 스테이지(32)가 에칭실(30)의 바닥에 제공된다.
도시하지 않은 냉매 순환 시스템은 냉매를 웨이퍼 스테이지(32)에 제공된 냉매로(32a)를 따라 순환시키고, 그리하여 웨이퍼(32)의 온도를 사전 설정된 값으로유지한다. 13.56 MHz의 고주파 전원(RF)은 웨이퍼 스테이지(32)와 접지점 사이에 접속된다. 에칭실(30)의 하부에 만들어진 배기관(36)은 도시하지 않은 배기 시스템 에 접속된다. 에칭실(30)은, 배기관(36)을 매개로 하여서 배기되는 것에 의해 진공상태로 된다.
에칭 가스(EG)는 가스 공급관(38)을 통해서 에칭실(30)로 공급된다. 에칭 가스의 플라즈마는 전자기 코일(40a, 40b)을 사용하여 에칭실(30)의 축 방향으로 작동하는 자계(B)를 인가하고, 또한 2.45GHz 의 마이크로 파를 설명하지 않은 마그네트론으로부터 에칭실(3)로 인가하는 것에 의해서 발생된다. 이 플라즈마 때문에, 처리될 웨이퍼(34)의 표면에서 에칭이 진행된다. 도 11에 도시한 에칭 처리장치를 이용하여 반사방지막(18)을 에칭 처리하는 경우에, 다음의 에칭 조건이 예로서 채택될 수있다.
에칭실의 압력 : 1m Torr
가스의 유량 : Cl2= 20 sccm
마이크로 파 전력 : 600W
고주파 전력 : 60W
웨이퍼 스테이지에서의 냉각 온도 : -20 내지 + 20℃
다른 실시예로는 다음의 에칭 조건이 채택될 수도 있다.
에칭실의 압력 : 1m Torr
가스의 유량 : O2/ Cl2= 20 / 5 sccm
마이크로 파 전력 : 600W
고주파 전력 : 60W
웨이퍼 스테이지에서의 냉각 온도 : +5 내지 + 20℃
(6)레지스트 패턴(20a 내지 20c)과 반사방지막(18)의 남겨진 부분(18a 내지 18c)을 마스크로 하는 이방성 드라이 에칭 처리에 의해 반사방지막(16)을 선택적으로 제거하여서, 레지스트 패턴(20a 내지 20c)에 대응하여 반사방지막(16)의 일부분(16a 내지 16c)을 남기도록 한다.
반사방지막(16)의 드라이 에칭은 염소를 포함하는 가스(Cl2,HCl등)의 플라즈마를 사용하여 수행될 수 있다.
그 일례로서, 도 11의 에칭처리장치를 사용하여서, TiON (또는 TiN)으로 만들어진 배선물질층(16)을 드라이 에칭하는 경우, 에칭 조건은 다음과 같이 할 수 있다.
에칭실의 압력 : 1m Torr
가스의 유량 : Cl2= 25 sccm
마이크로 파 전력 : 600W
고주파 전력 : 60W
웨이퍼 스테이지에서의 냉각 온도 : -20 내지 + 20℃
또 다른 실시예로서는 다음과 같은 조건에서 에칭을 할 수 있다.
에칭실의 압력 : 1m Torr
가스의 유량 : Cl2/ O2= 20 / 5 sccm
마이크로 파 전력 : 600W
고주파 전력 : 60W
웨이퍼 스테이지에서의 냉각 온도 : +5 내지 + 20℃
(7) 레지스트 패턴(20a 내지 20c)과 반사방지막(18)의 남은 부분(18a 내지 18c)과 반사방지막(16)의 남은 부분(16a 내지 16c)을 마스크로 하는 이방성 드라이 에칭 처리에 의해 배선물질층(14)을 선택적으로 제거하여 레지스트 패턴(20a 내지 20c)에 대응하여 배선물질층(14)의 일 부분(14a 내지 14c)을 남겨놓는다. 배선물질층(14)의 드라이 에칭은, 염소 또는 브롬을 포함하는 가스(Cl2,HCl, Br2, HBr 등을 포함하는 가스)와 산소를 혼합하는 혼합 가스의 플라즈마를 사용하여서 행하도록 하는 것이 가능하다.
그 일례로서, 도 11의 에칭처리장치를 사용하여서, WSi2/ 다결정실리콘 형의 폴리사이드로 만들어진 배선물질층(14)을 드라이 에칭하는 경우, 에칭 조건은 다음과 같이 할 수 있다.
에칭실의 압력 : 1m Torr
가스의 유량 : Cl2/ O2= 25 / 9 sccm
마이크로 파 전력 : 1400W
고주파 전력 : 40W
웨이퍼 스테이지에서의 냉각 온도 : -20 내지 + 20℃
(8) 반사방지막(18)의 남은 부분(18a 내지 18c) 및 레지스트 패턴(20a 내지 20c)은 산소 플라즈마 아민(amin)계의 용제를 사용하는 화학처리 및/ 또는 산소 플라즈마를 사용하는 애싱(ashing)처리에 의해 제거된다. 애싱 처리는 다음의 조건하에서 마이크로 파 다운-스트림(down-stream : down flow) 애싱 처리기를 이용하여 이루어진다.
유속 : O2/ N2O = 6 / 0.5 (slm) (N2O는 사용되지 않을 수도 있다)
압력 : 4 Torr
마이크로 파 전력 : 400W
기판 스테이지 온도 : 200 - 240℃ 및
처리 시간 : 60 sec
아민 계의 용재를 사용하는 화학처리는 다음의 혼합 용액을 사용할 수도 있다.
(1) 디메틸 술폭사이드(dimethyl-sulfoxide : C2H6OS, DMSO 및 메틸 술록사이드라고 불리기도 한다) 30 %, 및
(2) 모노에탄올라미네(monoethanolamine : C2H7NO) 70% 의 혼합용액
그리고, 이 기판을 85 내지 90℃로 가열된 혼합 용액 내에서 10분 동안 씻어낸다. 이 결과, 배선물질층(14)의 남은 부분(14a)과, 반사방지막(16)의 남은 부분(16a)을 포함하는 적층막, 배선물질층(14)의 남은 부분(14b)과, 반사방지막(16)의 남은 부분(16b)을 포함하는 적층막, 및 배선물질층(14)의 남은 부분(14c)과, 반사방지막(16)의 남은 부분(16c)을 포함하는 적층막, 이 각각 배선 패턴(22a 내지 22c)으로 남게 된다.
다른 제거방법으로는, H2SO2/ H2O2에 의한 약품처리가 사용될 수 있다. 이러한 약품처리로 반사방지막(16)의 남은 부분(16a 내지 16c) 역시, 레지스트 패턴(20a 내지 20c) 및 반사방지막(18)의 남은 부분(18a 내지 18c)에 부가하여 제거될 수 있다. 이 경우에, 배선물질층(14)의 남은 부분(14a 내지 14c)은 배선 패턴으로 남는다.
전술한 실시예에 따르면, TiON 또는 TiN으로 만들어진 제 1 반사방지막(16)은 유기 물질로 만들어진 제2반사방지막(18)의 아래에 제공된다. 이로서, 제2반사방지막이 얇게 형성되도록 한다. 전술한 것처럼, 반사방지막(16)의 두께가 40nm이고 반사방지막(18)의 두께가 35nm일 때, 도 12에 도시된 적층막(R)의 두께는 75nm가된다. 충분한 반사방지 효과를 얻기 위해서, 반사율이 약 3% 이하이고, 반사방지막의 두께는 반사율 변이가 작은 범위에 놓이는 것이 바람직하다. 적층막 R의 경우에, 이러한 조건은 막의 두께가 75nm일 때 만족된다.
도 12에서, 75nm 적층막R에 의해서 얻어지는 것과 동일한 정도의 반사율을 달성하는 것이 가능하도록 하는 반사방지막Q의 두께는 약 110nm이다. 그러므로, 단일로 사용되는 유기 물질 반사방지막 Q와 비교할 때, 유기물질 반사방지막(18)의 두께는 약 절반 이하이며, 도 5에 도시한 에칭 스텝을 수행하는 데 요구되는 시간 역시 약 절반 이하가 된다. 따라서, 레지스트 패턴( 20a 등)의 크기에서의 시프트 양이 감소되며, 배선 패턴의 치수에서의 정밀도가 개선된다.
도 9 및 도 10은 본 발명의 제 2 실시예에 따른 배선형성방법을 도시하는 것이다. 이 제 2 실시예에서, 도 9에서 도시된 단계 이전에 수행되는 단계는 도 1 내지 도 6에서 도시된 것과 동일하다. 그러나, 레지스트 패턴(20a 내지 20c)은 반사방지막(18, 16)의 드라이 에칭 처리에서 사용되는 마스크로서만 기능할 정도의 두께로 형성된다. 이 레지스트 층에 요구되는 두께는 0.3㎛ 이상이다.
도 6의 단계에서 계속되는 도 9의 단계에서, 레지스트 패턴(20a 내지 20c) 및 반사방지막(18)의 남은 부분(18a 내지 18c)은 아민 계의 용제를 이용하는 약품처리 및/또는 산소 플라즈마를 사용하는 애싱 처리에 의해 제거된다. 반사방지막(16)의 남은 부분(16a 내지 16c)은 그 자리에 남는다.
도 10의 단계에서, 마스크로서 반사방지막(16)의 남은 부분(16a 내지 16c)을 사용하는 이방성 드라이 에칭 처리에 의해, 배선물질층(14)이 선택적으로 제거되어 배선물질층(14)의 일부(14A 내지 14C)가 남은 부분(16a 내지 16c)의 패턴과 대응하여 남는다. 배선물질층(14)의 드라이 에칭은 도 7에 도시한 단계에 대하여 전술한 것과 동일한 방법으로 수행된다. 그 결과, 남은 부분(14a 및 16a)을 포함하는 적층막, 남은 부분(14b 및 16b)을 포함하는 적층막, 및 남은 부분(14c 및 16c)을 포함하는 적층막이 배선층(22a 내지 22c)으로 각각 남는다.
전술한 제 2 실시예에서, TiON 또는 TiN으로 만들어진 제 1반사방지막이 유기물질로 만들어진 제 2 반사방지막의 아래에 제공된다. 이것은 전술한 제 1 실시예에서와 같이 배선 패턴의 치수 정밀도를 향상시키도록 한다.
또한, 배선물질층(14)은 레지스트 층(20a 내지 20c)과 반사방지막(18)의 남은 부분(18a 내지 18c)을 제거한 후, 반사방지막(16)의 남은 부분(16a 내지 16c)을 마스크로서 배선물질층(14)을 패턴화 하므로, 레지스트 도포 공정에 의해 레지스트 층은 얇게 형성될 수 있다. 이러한 이유로, 레지스트 층에 배선 패턴을 전사할 때, 해상도 및 초점 심도를 개선할 수 있고, 레지스트 층에 미세한 배선 패턴을 정밀도를 높여서 전사하는 것이 가능하다. 따라서, 미세한 배선의 형성에서 생산성을 높일 수 있다.
전술한 바와 같은 본 발명에 따른 배선 형성 방법에 따라, 미세한 배선 패턴의 레지스트 층으로의 전사의 정밀도를 향상시키고, 그 결과 배선 패턴의 치수 정밀도를 개선하고, 배선 형성의 생산성을 높이도록 하였다.
본 발명은, 상기한 실시형태에 한정되는 것은 아니며, 여러 가지의 변형된 형태로서 실시할 수 있다. 예를 들면, 배선은 게이트 배선에 한정되지 않고, 소스/드레인 배선, 상층 배선 등에 사용될 수 있다. 배선물질층(14)의 재료로는, WSi2/ 다결정 실리콘의 폴리사이드에 한정되지 않고, 다른 형태의 폴리사이드, W 등의 융점이 높은 금속, MoSi2등의 실리사이드, 다결정 실리콘, 알루미늄 Al, 알루미늄 합금, 구리(Cu), 구리합금 등을 사용하여도 좋다. 이러한 반도체 장치의 일반적인 지식과 관련해서, 참고 자료로 USP 5,707,883을 제시하며, 그 내용은 이 참고자료에 잘 설명되어 있다.

Claims (10)

  1. 기판의 주면 중 하나의 면을 덮는 절연막 위에 배선물질층을 형성하는 단계와;
    상기 배선물질층의 위에 TiON 와 TiN 중 하나로 된 제 1 반사방지막을 형성하는 단계와;
    상기 제 1 반사방지막에 유기물질로 된 제 2 반사방지막을 중첩 형성하는 단계와;
    상기 제 1 반사방지막과 제 2 반사방지막을 포함하는 적층막 위에 레지스트 층을 도포하고, 상기 레지스트 층을 사전 설정된 배선 패턴에 따라 노광하는 단계와;
    노광된 레지스트 층을 현상하여 레지스트 패턴을 형성하는 단계와;
    상기 레지스트 패턴에 대응하는 제 2 반사방지막의 패턴을 남기도록, 상기 제 2 반사방지막을 선택적으로 제거하는 단계와;
    상기 레지스트 패턴에 대응하는 제 1 반사방지막의 패턴을 남기도록, 상기 제 1 반사방지막을 선택적으로 제거하는 단계와;
    상기 레지스트 패턴에 대응하는 배선물질층의 패턴을 남기도록 상기 배선물질층을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 배선 형성 방법.
  2. (삭제)
  3. 제 1 항에 있어서, 상기 제 2 반사방지막을 선택적으로 제거하는 단계는 상기 레지스트 패턴을 마스크로 사용하는 이방성 드라이 에칭 처리에 의해 상기 제 2 반사방지막을 선택적으로 제거하는 단계인 것을 특징으로 하는 배선 형성 방법.
  4. 제 3 항에 있어서, 상기 제 1 반사방지막을 선택적으로 제거하는 단계는 상기 레지스트 패턴과 상기 제 2 반사방지막의 패턴을 마스크로 사용하는 이방성 드라이 에칭 처리에 의해 상기 제 1 반사방지막을 선택적으로 제거하는 단계인 것을 특징으로 하는 배선 형성 방법.
  5. 제 4 항에 있어서, 상기 배선물질층을 선택적으로 제거하는 단계는 상기 레지스트 패턴, 상기 제 2 반사방지막의 패턴, 및 상기 제 1 반사방지막의 패턴을 마스크로 사용하는 이방성 드라이 에칭 처리에 의해 상기 배선물질층을 선택적으로 제거하는 단계이며,
    최소한 상기 레지스트 패턴과 상기 제 2 반사방지막의 패턴을 제거하고, 상기 배선물질층의 패턴을 배선층으로 남기는 단계를 추가로 포함하는 것을 특징으로 하는 배선 형성 방법.
  6. 제 4 항에 있어서, 상기 제 1 반사방지막을 선택적으로 제거하는 단계 이후 및 상기 배선물질층을 선택적으로 제거하는 단계 이전에 상기 레지스트 패턴 및 상기 제 2 반사방지막의 패턴을 제거하고, 상기 제 1 반사방지막의 패턴을 그 자리에 남기는 단계를 추가로 포함하고,
    상기 배선물질층을 선택적으로 제거하는 단계는 상기 제 1 반사방지막의 패턴을 마스크로 사용하는 이방성 드라이 에칭 처리에 의해 상기 배선물질층을 선택적으로 제거하는 단계인 것을 특징으로 하는 배선 형성 방법.
  7. 제 6항에 있어서, 상기 적층막은 각각 상기 배선물질층의 패턴 중 하나 및 상기 제1반사방지막의 패턴 중 하나를 포함하며, 배선 패턴들을 형성하는 것을 특징으로 하는 배선 형성 방법.
  8. 제 1항에 있어서, 상기 제 2 반사방지막은 248nm 의 파장을 가지는 광선을 흡수하는 측방 사슬을 가지는 아크릴 산 수지를 포함하는 것을 특징으로 하는 배선 형성 방법.
  9. 제 8항에 있어서, 상기 측방 체인은 다음 화학식의 물질 중 하나를 포함하는 것을 특징으로 하는 배선 형성 방법.
    또는
  10. 제 9항에 있어서, 상기 아크릴 산 수지는 다음의 화학식을 갖는 물질인 것을 특징으로 하는 배선 형성 방법.
    이때, R은 파장 248nm의 광선을 흡수하는 부분이며, x 는 10 몰% 내지 80몰% 이고, y 는 20 몰 % 내지 90몰%이다.
KR1019980026620A 1997-07-02 1998-07-02 배선형성방법 KR100295426B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-191985 1997-07-02
JP19198597 1997-07-02

Publications (2)

Publication Number Publication Date
KR19990013545A KR19990013545A (ko) 1999-02-25
KR100295426B1 true KR100295426B1 (ko) 2001-10-19

Family

ID=16283720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026620A KR100295426B1 (ko) 1997-07-02 1998-07-02 배선형성방법

Country Status (3)

Country Link
US (3) US6348404B1 (ko)
KR (1) KR100295426B1 (ko)
TW (1) TW399234B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW399234B (en) * 1997-07-02 2000-07-21 Yamaha Corp Wiring forming method
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
KR100541671B1 (ko) * 1999-06-23 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6599682B2 (en) * 2000-04-26 2003-07-29 Tokyo Ohka Kogyo Co., Ltd. Method for forming a finely patterned photoresist layer
US6694275B1 (en) * 2000-06-02 2004-02-17 Timbre Technologies, Inc. Profiler business model
US6709971B2 (en) * 2002-01-30 2004-03-23 Intel Corporation Interconnect structures in a semiconductor device and processes of formation
KR100851951B1 (ko) * 2002-06-21 2008-08-12 주식회사 포스코 폭발 방지를 위한 종풍조업 고로의 내부 잔존물질 냉각방법
JP3953982B2 (ja) * 2002-06-28 2007-08-08 富士通株式会社 半導体装置の製造方法及びパターンの形成方法
JP2005079226A (ja) * 2003-08-29 2005-03-24 Renesas Technology Corp 半導体装置の製造方法
KR100669560B1 (ko) * 2005-05-16 2007-01-15 주식회사 하이닉스반도체 반도체 소자의 도전 배선 형성 방법
JP4771490B2 (ja) * 2008-10-03 2011-09-14 学校法人東海大学 磁気共鳴イメージング装置
US20130126984A1 (en) * 2011-11-22 2013-05-23 Globalfoundries Inc. Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer
CN104616980B (zh) * 2013-11-05 2017-11-28 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
US11092894B2 (en) 2014-12-31 2021-08-17 Rohm And Haas Electronic Materials Korea Ltd. Method for forming pattern using anti-reflective coating composition comprising photoacid generator
CN109256335B (zh) * 2017-07-13 2020-08-04 长鑫存储技术有限公司 一种半导体结构的图形形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231182A (ja) 1985-04-05 1986-10-15 Nippon Gakki Seizo Kk エツチング方法
JPS6262523A (ja) 1985-09-13 1987-03-19 Sony Corp パタ−ン形成方法
JPS6263427A (ja) 1985-09-13 1987-03-20 Sony Corp パタ−ン形成方法
JP2611215B2 (ja) 1987-03-23 1997-05-21 ソニー株式会社 パターン形成方法
JPH0653331A (ja) 1992-07-31 1994-02-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06140396A (ja) 1992-10-23 1994-05-20 Yamaha Corp 半導体装置とその製法
JP3339156B2 (ja) 1993-12-28 2002-10-28 ソニー株式会社 微細パターンの製造方法と半導体装置の製造方法
JP3339153B2 (ja) 1993-12-28 2002-10-28 ソニー株式会社 半導体装置の製造方法
JPH07211616A (ja) 1994-01-21 1995-08-11 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JP3257245B2 (ja) 1994-05-18 2002-02-18 ソニー株式会社 微細パターンの形成方法
US5759746A (en) 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
JP3511802B2 (ja) * 1996-05-27 2004-03-29 ソニー株式会社 金属配線の形成方法
US5886102A (en) * 1996-06-11 1999-03-23 Shipley Company, L.L.C. Antireflective coating compositions
JPH10125680A (ja) 1996-10-18 1998-05-15 Sumitomo Metal Ind Ltd 多層配線の形成方法
US5980768A (en) * 1997-03-07 1999-11-09 Lam Research Corp. Methods and apparatus for removing photoresist mask defects in a plasma reactor
TW399234B (en) * 1997-07-02 2000-07-21 Yamaha Corp Wiring forming method

Also Published As

Publication number Publication date
US20030029035A1 (en) 2003-02-13
TW399234B (en) 2000-07-21
KR19990013545A (ko) 1999-02-25
US6835651B2 (en) 2004-12-28
US6348404B1 (en) 2002-02-19
US6509261B2 (en) 2003-01-21
US20020052107A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100495960B1 (ko) 반도체소자및반도체소자제조방법
US6136679A (en) Gate micro-patterning process
US6884734B2 (en) Vapor phase etch trim structure with top etch blocking layer
KR100295426B1 (ko) 배선형성방법
US8309462B1 (en) Double spacer quadruple patterning with self-connected hook-up
KR100277150B1 (ko) 반도체 장치 제조 방법
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
KR20020071843A (ko) 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US6475892B1 (en) Simplified method of patterning polysilicon gate in a semiconductor device
JP3918488B2 (ja) 配線形成法
US6107167A (en) Simplified method of patterning polysilicon gate in a semiconductor device
KR100843899B1 (ko) 반도체 소자의 제조방법
KR20010064079A (ko) 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
US6686129B2 (en) Partial photoresist etching
JP3358547B2 (ja) 配線形成法
US5512500A (en) Method of fabricating semiconductor device
JPH07201990A (ja) パターン形成方法
US6337264B2 (en) Simplified method of patterning polysilicon gate in a semiconductor device including an oxime layer as a mask
KR20010051264A (ko) 집적 회로 제조 방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR100546721B1 (ko) 반도체 소자의 제조 방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee