JP3511802B2 - 金属配線の形成方法 - Google Patents

金属配線の形成方法

Info

Publication number
JP3511802B2
JP3511802B2 JP13238096A JP13238096A JP3511802B2 JP 3511802 B2 JP3511802 B2 JP 3511802B2 JP 13238096 A JP13238096 A JP 13238096A JP 13238096 A JP13238096 A JP 13238096A JP 3511802 B2 JP3511802 B2 JP 3511802B2
Authority
JP
Japan
Prior art keywords
film
etching
forming
metal
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13238096A
Other languages
English (en)
Other versions
JPH09321023A (ja
Inventor
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13238096A priority Critical patent/JP3511802B2/ja
Priority to US08/862,360 priority patent/US5914277A/en
Priority to KR1019970021054A priority patent/KR970077226A/ko
Publication of JPH09321023A publication Critical patent/JPH09321023A/ja
Application granted granted Critical
Publication of JP3511802B2 publication Critical patent/JP3511802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は金属配線の形成方法
に係り、特にタングステン(W)等の高融点金属を材料
とする金属配線の形成方法に関するものである。
【0002】
【従来の技術】LSI(Large Scale Integration )の
微細化に伴い、金属配線として、電気抵抗が小さく耐熱
性に優れたタングステン配線の採用が行われてきてい
る。しかし、タングステン膜はリソグラフィ工程におい
て露光する際に膜表面からの反射の影響を受け易く、解
像度が劣化するため、レジストによる微細なパターニン
グが非常に困難であるという問題があった。そのため、
その解決案として、タングステン膜上に反射を防止する
膜を予め形成しておき、その上部にレジストパタ−ンを
形成する方法が検討されてきている。こうした反射防止
膜として知られている代表例には、無機系のものと有機
系のものがある。
【0003】例えば、無機系の反射防止膜としてはTi
N等が知られている。しかし、このTiN等を反射防止
膜として使用しても、タングステン膜表面自体に凹凸が
あって、入射光に対して垂直な方向での膜厚が変動する
ため、このタングステン膜表面の凹凸によって反射が完
全には防止されない。即ち、タングステン膜の場合、T
iN等の無機系の反射防止膜によって反射防止を完全に
することは非常に困難である。
【0004】他方、有機系の反射防止膜を用いる方法と
しては、タングステン膜表面に有機系材科を塗布する方
法がある。この方法においては、露光波長の光を吸収す
る色素を含有した有機材料を、予めタングステン膜の全
面に塗布する。この場合、色素が露光波長に対して吸収
特性をもっているため、ある程度の膜厚が形成されてい
ると、反射防止を行うことが可能となる。こうした有機
系の反射防止膜を用いた従来のタングステン配線の形成
方法を、図5を用いて説明する。
【0005】図5に示すように、基板10上にシリコン
酸化膜12を形成した後、このシリコン酸化膜12上
に、チタン系材料からなる中間膜14を介して、タング
ステン膜16をCVD(Chemical Vapor Deposition )
法を用いて形成する。なお、シリコン酸化膜12とタン
グステン膜16との間に介在させたチタン系材料からな
る中間膜14は、シリコン酸化膜12とタングステン膜
16との密着性を改善するためのものである。
【0006】続いて、タングステン膜16上に有機反射
防止膜18を塗布する。このとき、タングステン膜16
表面には凸凹があるものの、有機反射防止膜18を塗布
した段階で表面は平坦化される。そしてこの平坦化され
た有機反射防止膜18上に、リソグラフィ法を用いて、
配線パターンにパターニングしたレジスト20を形成す
る。このとき、タングステン膜16上に有機反射防止膜
18が形成されていることにより、タングステン膜表面
の凹凸による露光光の反射が低減されるため、パターン
解像度が改善され、所定の微細な配線パターンのレジス
ト20を形成することができる。
【0007】次いで、この配線パターンにパターニング
したレジスト20をマスクとして、有機反射防止膜18
及びタングステン膜16を選択的にドライエッチングし
て、所定の微細な配線パターンのタングステン配線を形
成する。
【0008】
【発明が解決しようとする課題】ところで、上記図5に
示す従来の有機反射防止膜を用いたタングステン配線の
形成方法において、所定の微細な配線パターンのタング
ステン配線を形成するには、配線パターンにパターニン
グしたレジスト20をマスクとして、有機反射防止膜1
8及びタングステン膜16を選択的にドライエッチング
する際に、レジスト20の細りがないようにエッチング
を行う必要がある。
【0009】しかしながら、レジスト20をマスクとす
る有機反射防止膜18及びタングステン膜16のエッチ
ングを、例えば酸素系のエッチングガスを用いて行う場
合、低圧で高イオンエネルギー領域での加工が必要とな
るが、高イオンエネルギーでエッチングを行うと、図6
に示すように、有機反射防止膜18が除去された時点で
下地のタングステン膜16がスパッタされるため、この
スパッタされたタングステンがレジスト20側壁に付着
して、タングステン付着部22が形成され、レジストパ
ターンが実効的に太くなってしまうという問題がある。
【0010】こうした事態を防ぐためには、イオンエネ
ルギーを下げてタングステン膜16のスバッタを減少さ
せる必要があるが、この場合には、酸素ラジカルによる
レジストパターンの細りが発生してしまうという問題が
生ずる。
【0011】また、高イオンエネルギー領域での加工に
おいてオーバーエッチを減少させることにより、タング
ステン膜16のスバッタを低減させることが可能である
が、タングステン膜16表面の凹部に有機反射防止膜1
8の残りがある場合には、その部分がマスクとなって、
針状のエッチング残りが発生してしまうという問題もあ
る。
【0012】そこで本発明は、上記問題を解決するため
に考案されたものであり、金属膜をパターニングする
際、レジストの細りを防止すると共に、スパッタされた
金属膜がレジスト側壁に付着することを防止して、高精
度の金属配線の加工が可能となる金属配線の形成方法を
提供することを目的とする。
【0013】
【課題を解決するための手段】上記課題は、以下の本発
明に係る金属配線の形成方法により達成される。即ち、
請求項1に係る金属配線の形成方法は、基板上に、金属
膜を形成する第1の工程と、金属膜上に、表面は平坦な
反射防止膜を形成する第2の工程と、反射防止膜上に、
所定の形状にパターニングしたレジストを形成する第3
の工程と、レジストをマスクとして、反射防止膜と金属
膜とのエッチングレートが等しくなる条件により反射防
止膜及び金属膜をエッチングする第4の工程とを含む
属配線の形成方法において、前記第4の工程の後、前記
レジストをマスクとして、前記第4の工程におけるエッ
チングよりも前記レジストに対する前記金属膜の選択比
が高い条件により、前記金属膜をエッチングする第5の
工程を有することを特徴とする。
【0014】このように請求項1に係る金属配線の形成
方法においては、反射防止膜と金属膜とのエッチングレ
ートが等しくなる条件で反射防止膜及び金属膜をエッチ
ングすることにより、反射防止膜の平坦な表面を転写す
る形でエッチングを進行させることが可能となるため、
金属膜表面に凹凸形状部分があっても、平坦にエッチン
グ除去することができる。従って、針状の残渣を発生さ
せることなく、所定の微細な配線パターンの金属配線を
形成することができる。また、上記請求項1記載の金属
配線の形成方法において、反射防止膜は有機形反射防止
膜であり、第2の工程は、金属膜上に有機系反射防止膜
を塗布して、有機系反射防止膜の表面を平坦にする工程
であるのが好ましい。反射防止膜として有機系塗布膜を
使用することにより、金属膜上に形成する反射防止膜の
表面を容易に平坦化することができる。
【0015】また、上記の金属配線の形成方法におい
て、第4の工程の後、レジストをマスクとして、第4の
工程におけるエッチングよりもレジストに対する金属膜
の選択比が高い条件により、金属膜をエッチングする第
5の工程を有するものとすることができる。反射防止膜
と金属膜とのエッチングレートが等しくなる条件で反射
防止膜及び金属膜をエッチングして、金属膜表面の凹凸
形状部分を平坦にエッチング除去した後、レジストに対
する金属膜の選択比が高い条件で金属膜をエッチングす
ることにより、レジストの微細な配線パターンを忠実に
転写することが可能となるため、針状の残渣を発生させ
ることなく、所定の微細な配線パターンの金属配線を形
成することができる。
【0016】また、上記の金属配線の形成方法におい
て、第4の工程におけるエッチングが、塩素系ガス及び
フッ素系ガスを含むエッチングガスを使用するドライエ
ッチングであることが好ましい。このようにレジストを
マスクとする反射防止膜及び金属膜のエッチングとして
ドライエッチングを用いることにより、高精度で再現性
がよく、微細加工性に優れているドライエッチングの利
点を活用することができると共に、エッチングガスの組
成を調整して反射防止膜と金属膜とのエッチングレート
が等しくなる条件に設定することが容易に可能である。
従って、反射防止膜の平坦な表面を転写する形でエッチ
ングを進行させることができ、金属膜表面の凹凸形状部
分があっても、平坦にエッチング除去することができ
る。
【0017】また、上記の金属配線の形成方法におい
て、第5の工程におけるエッチングは、塩素系ガス及び
フッ素系ガスを含むエッチングガスを使用するドライエ
ッチングであるのが好ましい。このように、第5の工程
におけるエッチングにドライエッチングを用いることに
より、高精度で再現性がよく、微細加工性に優れている
ドライエッチングの利点を活用することができると共
に、エッチングガスの組成を調整してレジストに対する
金属膜の選択比が高い条件に設定することが容易に可能
である。従って、レジストの微細な配線パターンを忠実
に転写することが可能となるため、所定の微細な配線パ
ターンの金属配線を形成することができる。
【0018】また、上記の金属配線の形成方法におい
て、金属膜は高融点金属膜であるのが好ましい。このよ
うに金属配線の形成方法において、金属膜として高融点
金属膜を用いることにより、所定の微細な配線パターン
の高融点金属配線を形成することができる。従って、電
気抵抗が低く、耐熱性に優れている高融点金属の利点を
活用した半導体装置の製造に寄与することができる。
【0019】また、上記の金属配線の形成方法におい
て、高融点金属膜としてタングステン膜を用いるのが好
ましい。このように上記金属配線の形成方法において、
高融点金属膜としてタングステン膜を用いることによ
り、所定の微細な配線パターンのタングステン配線を形
成することができる。
【0020】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図1乃至図4は、それ
ぞれ本発明の一の実施の形態に係るタングステン配線の
形成方法を説明するための工程断面図である。基板10
上にシリコン酸化膜12を形成した後、このシリコン酸
化膜12上に、このシリコン酸化膜12とタングステン
膜との密着性を改善するためのチタン系材料からなる中
間膜14を形成する。そしてこのチタン系材料からなる
中間膜14上に、CVD法を用いてタングステン膜16
を形成する。
【0021】続いて、このタングステン膜16上に、有
機反射防止膜18を塗布する。このとき、タングステン
膜表面に凸凹があるものの、有機反射防止膜18を塗布
した段階で表面は平坦化される。そしてこの平坦化され
た有機反射防止膜18上に、リソグラフィ法を用いて、
配線パターンにパターニングしたレジスト20を形成す
る。このとき、タングステン膜16上には有機反射防止
膜18が形成されていることにより、タングステン膜表
面の凹凸による露光光の反射が低減されるため、パター
ン解像度が改善され、所定の微細な配線パターンのレジ
スト20を形成することができる(図1参照)。
【0022】次いで、例えばECR(Electron Cyclotr
on Resonance;電子サイクロトロン共鳴)タイプのドラ
イエッチング装置を用いて第1ステップのドライエッチ
ングを行う。即ち、配線パターンにパターニングしたレ
ジスト20をマスクとして、有機反射防止膜18及びタ
ングステン膜16を連続的に選択エッチングする。この
とき、有機反射防止膜18及びタングステン膜16のエ
ッチングレートが概略等しくなる条件により、即ち有機
反射防止膜18とタングステン膜16との選択比が十分
に低い条件により、この第1ステップのドライエッチン
グを行う点に本実施の形態の特徴がある。従って、有機
反射防止膜18のみならず、有機反射防止膜18とタン
グステン膜16との境界の凹凸形状の部分においても、
有機反射防止膜18の平坦な表面が転写される形でエッ
チングが進行する。そのため、タングステン膜16表面
の凹凸形状部分を十分に除去した段階で第1ステップの
エッチングを終了すると、露出したタングステン膜16
表面は平坦化されている(図2参照)。
【0023】次いで、レジスト20をマスクとして、表
面が平坦化された残りのタングステン膜16を選択エッ
チングする第2ステップのドライエッチングを行う。こ
の第2ステップのドライエッチングは、タングステン膜
16のエッチングレートがレジスト20のエッチングレ
ートよりも十分に大きい条件により、即ちレジスト20
に対するタングステン膜16の選択比が十分に高い条件
により行う点に特徴がある。従って、レジスト20に対
して選択比のあるタングステン膜16の加工が可能とな
るため、レジスト20の微細な配線パターンを忠実に転
写することができる。
【0024】また、この第2ステップのドライエッチン
グにおいても、そのエッチング開始の段階で既にタング
ステン膜16のエッチング面が平坦となっているため、
平坦な表面が転写される形でタングステン膜16のエッ
チングが進行する。そしてこの第2ステップのドライエ
ッチングにより、残りのタングステン膜16及びチタン
系材料からなる中間膜14をエッチング除去する(図3
参照)。
【0025】次いで、レジスト20を除去する。こうし
て基板10上のシリコン酸化膜12上に、チタン系材料
からなる中間膜14を介して、所定の微細な配線パター
ンのタングステン配線16aを形成する(図4参照)。
【0026】このように本実施の形態に係るタングステ
ン配線の形成方法によれば、有機反射防止膜18とタン
グステン膜16とのエッチングレートが等しくなる第1
ステップのドライエッチングにより、有機反射防止膜1
8の平坦な表面が転写される形でエッチングを進行させ
ることができ、有機反射防止膜18及びタングステン膜
16表面の凹凸形状の部分をエッチング除去した段階
で、タングステン膜16表面を平坦化することができ
る。このため、タングステン膜16表面の凹部に有機反
射防止膜18が残存することはない。
【0027】次いで、このエッチング面が平坦化されて
いる残りのタングステン膜16について、レジスト20
に対するタングステン膜16の選択比が十分に高い第2
ステップのドライエッチングを行うことにより、レジス
ト20の微細な配線パターンを忠実に転写することがで
き、所定の微細な配線パターンのタングステン配線16
aを高精度に形成することができる。そしてこの形成さ
れたタングステン配線16aには、タングステン膜16
表面の凹部に有機反射防止膜18が残存することに起因
する針状の残渣は発生していないため、その信頼性も高
くなる。
【0028】なお、ここでは、有機反射防止膜18及び
タングステン膜16表面をエッチングする第1ステップ
のドライエッチと、残りのタングステン膜16をエッチ
ングする第2ステップのドライエッチとを組み合わせて
いるが、第1ステップのドライエッチのみを用いた場合
でも、針状の残渣を発生させることなくタングステン膜
16をエッチングすることは可能である。但し、有機反
射防止膜18とタングステン膜16とのエッチングレー
トが等しくなる第1ステップのドライエッチは、レジス
ト20に対しても選択比が低いことが通例であるため、
レジスト20の微細な配線パターンを忠実に転写するこ
とは非常に困難である。従って、本実施の形態において
は、有機反射防止膜18とタングステン膜16とのエッ
チングレートが等しくなる第1ステップのドライエッチ
とレジスト20に対するタングステン膜16の選択比が
十分に高い第2ステップのドライエッチとの組み合わせ
ることにより、微細な配線パターンのタングステン配線
16aを高精度に形成することとした。
【0029】また、上記実施の形態に係るタングステン
配線の形成方法においては、反射防止膜として有機反射
防止膜18を用いているが、有機系、無機系を問わず、
露光光の反射を防止することが可能な膜であれば、特に
制限はない。また、タングステン配線16aを形成する
場合を示しているが、この場合に限定する必要はなく、
モリブデン(Mo)等の他の高融点金属を材料とする配
線の形成についても、本発明を適用することが可能であ
る。更に、高融点金属に限定されず、表面モホロジーの
悪い金属を材料とする配線の形成についても、本発明を
適用することが可能である。
【0030】
【実施例】上記実施の形態において述べた第1ステップ
及び第2ステップのドライエッチングについて、その具
体的な条件を説明する。 (第1の実施例) 有機反射防止膜18とタングステン膜16とのエッチン
グレートが等しくなる第1ステップのドライエッチング
は、ECRタイプのドライエッチング装置を用いて、次
の条件により行う。即ち、 エッチングガス:Cl2/SF6=100/100scc
m 圧力:2Pa(パスカル、1Pa=7.5×10-3to
rr) マイクロ波パワー:1600W RFバイアス:40W である。この条件下でのタングステン膜16と有機反射
防止膜18のエッチングレートはそれぞれ400nm/
分である。従って、有機反射防止膜18の平坦な表面が
転写される形でエッチングが進行し、タングステン膜1
6表面の凹凸形状も平坦化される形でエッチング除去さ
れる。
【0031】レジスト20に対するタングステン膜16
の選択比が十分に高い第2ステップのドライエッチは、
同じくECRタイプのドライエッチング装置を用いて、
次の条件により行う。即ち、 エッチングガス:Cl2 /SF6 /Ar=50/300
/200sccm 圧力:2Pa マイクロ波パワー:1600W RFバイアス:30W である。この条件下でのタングステン膜16とレジスト
膜20のエッチングレートはそれぞれ700nm/分と
250nm/分である。従って、上記第1ステップのド
ライエッチ後の残りのタングステン膜16について、レ
ジスト20に対する選択比の高い加工が可能となり、所
定の微細な配線パターンのタングステン配線16aを形
成することができる。
【0032】(第2の実施例) 有機反射防止膜18とタングステン膜16とのエッチン
グレートが等しくなる第1ステップのドライエッチング
は、ECRタイプのドライエッチング装置を用いて、次
の条件により行う。即ち、 エッチングガス:Cl2/SF6/Ar=50/300/
200sccm 圧力:2Pa マイクロ波パワー:1600W RFバイアス:70W である。上記第1の実施例における第1ステップのドラ
イエッチングと比較すると、RFバイアス、即ち基板バ
イアスが30Wから70Wに高くなっている点に特徴が
ある。この条件下でのタングステン膜16と有機反射防
止膜18のエッチングレートはそれぞれ700nm/分
である。従って、エッチング速度が速くなる点を除けば
上記第1の実施例における第1ステップのドライエッチ
ングと同様にして、有機反射防止膜18の平坦な表面が
転写される形でエッチングが進行し、タングステン膜1
6表面の凹凸形状も平坦化される形でエッチング除去さ
れる。
【0033】レジスト20に対するタングステン膜16
の選択比が十分に高い第2ステップのドライエッチは、
上記第1の実施例における第2ステップのドライエッチ
ングと同様の条件により行う。即ち、 エッチングガス:Cl2 /SF6 /Ar=50/300
/200sccm 圧力:2Pa マイクロ波パワー:1600W RFバイアス:30W である。
【0034】なお、上記第1及び第2の実施例において
は、有機反射防止膜18とタングステン膜16とのエッ
チングレートを等しくしたり、レジスト20に対するタ
ングステン膜16の選択比を十分に高くしたりすること
を、主にエッチングガスの塩素系ガスとフッ素系ガスと
の組成比を変えることにより実現しているが、こうした
エッチングガスの組成を変化させることによるだけでな
く、レジスト20のエッチング速度を上昇させるガス系
を添加することによっても選択比の調整を行うことが可
能である。
【0035】
【発明の効果】以上、詳細に説明した通り、本発明に係
る金属配線の形成方法によれば、レジストをマスクとし
て、反射防止膜と金属膜とのエッチングレートが等しく
なる条件により反射防止膜及び金属膜をエッチングする
工程を含んでいるため、反射防止膜の平坦な表面を転写
する形でエッチングを進行させることが可能となり、金
属膜表面の凹凸形状部分があっても、平坦にエッチング
除去することができる。また、この金属膜表面の凹凸形
状部分を平坦にエッチング除去した後、レジストに対す
る金属膜の選択比が高い条件により金属膜をエッチング
する工程を有するため、レジストの微細な配線パターン
を忠実に転写することが可能となる。従って、金属膜表
面の凹部に反射防止膜が残存することに起因する針状の
残渣を発生させることなく高い信頼性をもって、微細な
配線パターンの金属配線を高精度に形成することができ
る。本発明に係る金属配線の形成方法は、表面モホロジ
ーの悪い金属を材料とする配線を形成する際に適用する
ことができるが、高融点金属配線、例えばタングステン
配線の微細な配線パターンを形成する際に特に有用であ
る。
【図面の簡単な説明】
【図1】本発明の一の実施の形態に係るタングステン配
線の形成方法を説明するための工程断面図(その1)で
ある。
【図2】本発明の一の実施の形態に係るタングステン配
線の形成方法を説明するための工程断面図(その2)で
ある。
【図3】本発明の一の実施の形態に係るタングステン配
線の形成方法を説明するための工程断面図(その3)で
ある。
【図4】本発明の一の実施の形態に係るタングステン配
線の形成方法を説明するための工程断面図(その4)で
ある。
【図5】従来のタングステン配線の形成方法を説明する
ための工程断面図(その1)である。
【図6】従来のタングステン配線の形成方法を説明する
ための工程断面図(その2)である。
【符号の説明】
10……基板、12……シリコン酸化膜、14……チタ
ン系材料からなる中間膜、16……タングステン膜、1
6a……タングステン配線、18……有機反射防止膜、
20……レジスト、22……タングステン付着部。
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/027 H01L 21/28 H01L 21/3213

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に、金属膜を形成する第1の工程
    と、 前記金属膜上に、表面が平坦な反射防止膜を形成する第
    2の工程と、 前記反射防止膜上に、所定の形状にパターニングしたレ
    ジストを形成する第3の工程と、 前記レジストをマスクとして、前記反射防止膜と前記金
    属膜とのエッチングレートが等しくなる条件により、前
    記反射防止膜及び前記金属膜をエッチングする第4の工
    程とを含む 金属配線の形成方法において、 前記第4の工程の後、前記レジストをマスクとして、前
    記第4の工程におけるエッチングよりも前記レジストに
    対する前記金属膜の選択比が高い条件により、前記金属
    膜をエッチングする第5の工程を有することを特徴とす
    る金属配線の形成方法。
  2. 【請求項2】 請求項1記載の金属配線の形成方法にお
    いて、 前記反射防止膜が、有機系反射防止膜であり、 前記第2の工程が、前記金属膜上に有機系反射防止膜を
    塗布して、前記有機系反射防止膜の表面を平坦にする工
    程であることを特徴とする金属配線の形成方法。
  3. 【請求項3】 請求項1または2に記載の金属配線の形
    成方法において、 前記第4の工程におけるエッチングが、塩素系ガス及び
    フッ素系ガスを含むエッチングガスを使用するドライエ
    ッチングであることを特徴とする金属配線の形成方法。
  4. 【請求項4】 請求項1乃至3のいずれかに記載の金属
    配線の形成方法において、 前記第5の工程におけるエッチングが、塩素系ガス及び
    フッ素系ガスを含むエッチングガスを使用するドライエ
    ッチングであることを特徴とする金属配線の形成方法。
  5. 【請求項5】 請求項1乃至のいずれかに記載の金属
    配線の形成方法において、 前記金属膜が、高融点金属膜であることを特徴とする金
    属配線の形成方法。
  6. 【請求項6】 請求項記載の金属配線の形成方法にお
    いて、 前記高融点金属膜が、タングステン膜であることを特徴
    とする金属配線の形成方法。
JP13238096A 1996-05-27 1996-05-27 金属配線の形成方法 Expired - Fee Related JP3511802B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13238096A JP3511802B2 (ja) 1996-05-27 1996-05-27 金属配線の形成方法
US08/862,360 US5914277A (en) 1996-05-27 1997-05-23 Method for forming metallic wiring pattern
KR1019970021054A KR970077226A (ko) 1996-05-27 1997-05-27 금속 배선 패턴을 형성하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13238096A JP3511802B2 (ja) 1996-05-27 1996-05-27 金属配線の形成方法

Publications (2)

Publication Number Publication Date
JPH09321023A JPH09321023A (ja) 1997-12-12
JP3511802B2 true JP3511802B2 (ja) 2004-03-29

Family

ID=15080038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13238096A Expired - Fee Related JP3511802B2 (ja) 1996-05-27 1996-05-27 金属配線の形成方法

Country Status (3)

Country Link
US (1) US5914277A (ja)
JP (1) JP3511802B2 (ja)
KR (1) KR970077226A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202649B2 (ja) * 1997-04-17 2001-08-27 日本電気株式会社 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法
TW399234B (en) * 1997-07-02 2000-07-21 Yamaha Corp Wiring forming method
US6075293A (en) * 1999-03-05 2000-06-13 Advanced Micro Devices, Inc. Semiconductor device having a multi-layer metal interconnect structure
KR100555484B1 (ko) * 1999-09-03 2006-03-03 삼성전자주식회사 반도체장치의 텅스텐 배선 제조방법
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
KR100494147B1 (ko) * 2002-10-08 2005-06-13 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
JP2006196692A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体装置の製造方法
US8129270B1 (en) * 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5167762A (en) * 1991-01-02 1992-12-01 Micron Technology, Inc. Anisotropic etch method

Also Published As

Publication number Publication date
JPH09321023A (ja) 1997-12-12
KR970077226A (ko) 1997-12-12
US5914277A (en) 1999-06-22

Similar Documents

Publication Publication Date Title
JP3511802B2 (ja) 金属配線の形成方法
JP3441011B2 (ja) アモルファスカーボンを用いた半導体装置製造方法
JPH06140396A (ja) 半導体装置とその製法
JPH0786244A (ja) ドライエッチング方法
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JPH0845906A (ja) パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
JP3279016B2 (ja) ドライエッチング方法
JPH10326830A (ja) 半導体装置の製造方法
JPH03174724A (ja) パターン形成方法
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JPH0794467A (ja) ドライエッチング方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JPS61185928A (ja) パタ−ン形成法
JP3725811B2 (ja) 半導体装置の製造方法
JP3118946B2 (ja) ドライエッチング方法
JP3109059B2 (ja) ドライエッチング方法
JP3453614B2 (ja) 半導体素子の微細パターン間隙の形成方法
JP3277652B2 (ja) ドライエッチング方法
JP4792666B2 (ja) ステンシルマスク、その製造方法及び露光方法
JP3344027B2 (ja) ドライエッチング方法
JPH0864580A (ja) 半導体装置の製造方法
JPH07263406A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031229

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees